JP4956750B2 - イメージセンサのための画素及びイメージセンサデバイス - Google Patents
イメージセンサのための画素及びイメージセンサデバイス Download PDFInfo
- Publication number
- JP4956750B2 JP4956750B2 JP2007093506A JP2007093506A JP4956750B2 JP 4956750 B2 JP4956750 B2 JP 4956750B2 JP 2007093506 A JP2007093506 A JP 2007093506A JP 2007093506 A JP2007093506 A JP 2007093506A JP 4956750 B2 JP4956750 B2 JP 4956750B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- charge
- inverting amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、イメージセンサのための画素及びイメージセンサデバイスに関する。
非特許文献1には、電子シャッタ機能を持つCMOSイメージセンサのための画素が記載されている。電子シャッタ動作の際に、フォトダイオードに接続されたスイッチ用MOSトランジスタを全画素において同時に導通させて、浮遊拡散層からの電荷をサンプルキャパシタCSHに転送している。スイッチ用MOSトランジスタにより、CMOSイメージセンサに電子シャッタの機能を与えている。
特許文献1には、電子シャッタ機能をもつ画素回路が記載されている。この画素回路は、フォトダイオードによって発生された電荷を全画素において同時に転送するためのトランジスタと、アンプの入力及び出力の間に接続されたリセットトランジスタと、アンプの入力及び出力の間に接続されたキャパシタとを含む。転送電荷はキャパシタとアンプを用いて検出されると共に、2個のサンプルキャパシタは信号レベルとリセットレベルをそれぞれサンプルする。これらの信号レベルとリセットレベルを用いてリセットノイズの低減を可能にすることに加えて、電子シャッタ機能を実現している。
N. Stevanovic, M. Hillebrand, B. J. Hosticka, A. Teuner, "A CMOS image sensor for high-speed imaging", IEEE International Solid-State Circuits Conference, vol. XLIII, pp. 104 - 105, February 2000. 特開2004−266597号公報
N. Stevanovic, M. Hillebrand, B. J. Hosticka, A. Teuner, "A CMOS image sensor for high-speed imaging", IEEE International Solid-State Circuits Conference, vol. XLIII, pp. 104 - 105, February 2000.
非特許文献1では、フォトダイオードからサンプルキャパシタCSHに十分な量の電荷転送(好ましくは、完全転送)を行えないので、サンプルキャパシタCSHとフォトダイオードのキャパシタンスCDとの容量比による増幅を行うことができない。このため、フォトダイオードの面積が大きくなると、高い電荷−電圧変換利得が得られない。また、フォトダイオードからの信号を受ける浮遊拡散層やサンプルキャパシタCSHを初期化した際のリセットノイズを除去できないので、回路構成は非常に簡単である一方で、画素のノイズが大きい。
特許文献1の回路では、リセットトランジスタを用いてアンプの入出力を接続することによって、アンプの動作点を決めている。しかし、フォトダイオードに埋め込みフォトダイオードを用いて十分に多数の電荷の転送(好ましくは、完全転送)を行うには該アンプの入力の動作電圧が低すぎる。このため、高効率転送が提供されない可能性がある。また、アンプの入力の動作電圧が低いので、アンプへの入力をnチャネルMOSトランジスタで受けている。nチャネルMOSトランジスタを用いることによって、アンプの出力における信号振幅を得ている。
本発明は、フォトダイオードによって生成された電荷を高い効率で転送可能であると共に、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去するための信号レベルおよびリセットレベルの2つの信号を簡易な回路で提供可能な、イメージセンサのための画素を提供することを目的とする。また、本発明は、画素のフォトダイオードによって生成された電荷の高い転送効率および電子シャッタ機能を提供可能であり、画素のリセットノイズを除去可能なイメージセンサデバイスを提供することを目的とする。
本発明の一側面は、イメージセンサのための画素である。この画素は、(a1)フォトダイオードと、(b1)電子シャッタ動作のための転送信号に応答して前記フォトダイオードからの電荷を浮遊半導体領域に転送するための転送スイッチと、(c1)リセット動作のための信号に応答して前記浮遊半導体領域をリセットするための第1のリセットスイッチと、(d1)前記浮遊半導体領域からの信号を受ける入力と出力とを有する反転増幅器と、(e1)前記反転増幅器の前記出力からの電荷を保持するためのホールド回路と、(f1)前記リセット動作のための信号に応答して前記反転増幅器の前記出力にリセット電圧を与えるための第2のリセットスイッチと、(g1)前記反転増幅器の前記入力と前記出力との間に接続されており、前記リセット動作により生じるオフセット電荷を格納するための第1のキャパシタと、(h1)選択信号に応答して、前記ホールド回路に格納された電荷に対応するデータを信号線に提供するための出力回路とを備える。前記電子シャッタ動作が完了したとき、前記ホールド回路にはリセットレベルに対応する電荷が格納されると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納される。
この画素によれば、第1及び第2のリセットスイッチを用いて浮遊半導体領域及び反転増幅器の出力にそれぞれリセット電圧を与えるので、フォトダイオードからの電荷が十分に転送されるように浮遊半導体領域をリセット可能であるだけでなく、反転増幅器の出力において大きな振幅が得られるように反転増幅器の出力にリセット電圧を付与できる。また、反転増幅器の入力と出力との間にリセットの際に電位差が生じ、この電位差はオフセット電荷として第1のキャパシタに格納される。さらに、リセットレベルに対応する電荷をホールド回路に格納すると共に、信号レベルに対応する電荷を浮遊半導体領域に格納することによって、電子シャッタ動作と共にノイズキャンセル用信号を生成する。
本発明に係る画素では、前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第2のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を提供するための第2の転送スイッチとを備えることができる。前記電子シャッタ動作の後に、前記第2のキャパシタはリセットレベルに対応する電荷を保持する共に、前記浮遊半導体領域は前記フォトダイオードからの電荷を保持し、前記出力回路を介して前記リセットレベルを読み出した後に、前記第2のキャパタは前記第2の転送スイッチを介して信号レベルに対応する電荷を受ける。
この画素によれば、リセット動作の際に第2の転送スイッチを導通させることによって、リセットレベルに対応する電荷が第2のキャパシタに格納される。第2の転送スイッチを非導通にすることによって、その電荷が第2のキャパシタに保持される。電子シャッタ動作による光信号をこの保持中に生成すると共に、リセットレベルおよび信号レベルに対応する2つの信号を出力回路を介して読み出し可能である。
本発明に係る画素では、前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第3のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を前記第3のキャパシタに提供するための第3の転送スイッチとを更に含むことができる。電子シャッタ動作が完了したとき、前記第2のキャパシタにはリセットレベルに対応する電荷が格納されていると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納されており、前記電子シャッタ動作の後に、前記第2及び第3のキャパシタの一方は前記リセットレベルに対応する電荷を保持すると共に、前記第2及び第3のキャパシタの他方は、信号レベルに対応する電荷を保持し、前記出力回路は、前記選択信号に応答して前記第3のキャパシタに格納された電荷に対応するデータを別の信号線に提供する。
この画素によれば、リセット動作の際に、例えば第2の転送スイッチを導通させることによって、リセットレベルに対応する電荷が第2のキャパシタに格納される。第2の転送スイッチを非導通にすることによって、その電荷が第2のキャパシタに保持される。また、電子シャッタ動作のための転送において、浮遊半導体領域における電圧は、反転増幅器によって増幅される。反転僧服器の出力からの電荷は例えば第3のキャパシタに格納された第3の転送スイッチを開いて保持される。このため、浮遊半導体領域を信号電荷の保持のために使用する時間を短縮でき、浮遊半導体領域のpn接合への光の漏れ込みによって発生されるノイズ電荷の影響を低減可能であり、信号光に対応した高精度の信号生成が可能になる。
本発明に係る画素では、前記第3の転送スイッチは、前記第2のキャパシタの一端と前記第3のキャパシタの一端との間に接続されており、前記第3のキャパシタにはリセットレベルに対応する電荷が格納され、前記第2のキャパシタには信号レベルに対応する電荷が格納される。
この画素によれば、リセット動作の際に、リセットレベルに対応する電荷が第2及び第3のキャパシタの各々に格納される。電子シャッタ動作が完了した後に、第3のキャパシタはリセットレベルに対応する電荷を保持すると共に、第3のキャパシタはリセットレベルに対応する電荷を保持する。
本発明に係る画素では、前記反転増幅器の前記入力の第1のリセット電圧は前記第1のリセットスイッチを介して第1のリセット線から供給され、前記反転増幅器の前記出力の第2のリセット電圧は前記第2のリセットスイッチを介して第2のリセット線から供給される。前記第1のリセット電圧は前記第2のリセット電圧より大きく、前記第2のリセットスイッチは電界効果トランジスタを含む。この画素によれば、第1及び第2のリセット電圧は、それぞれ、第1及び第2のリセット線上の電圧によって別個に決定される。
本発明に係る画素では、前記第1のリセットスイッチは、ディプリーション型nチャネル電界効果トランジスタを含むことができる。ディプリーション型nチャネル電界効果トランジスタによって浮遊半導体領域のリセット電位を高くできる。或いは、本発明に係る画素では、前記第1のリセットスイッチは、エンハンスメント型pチャネル電界効果トランジスタを含むことができる。エンハンスメント型pチャネル電界効果トランジスタによって浮遊半導体領域のリセット電位を高くできる。また、可能な場合には、前記第1のリセットスイッチは、エンハンスメント型nチャネル電界効果トランジスタを含むようにできる。
本発明に係る画素は、(a2)フォトダイオードと、(b2)電子シャッタ動作のための転送信号に応答して、前記フォトダイオードからの信号電荷を前記浮遊半導体領域に転送するための転送スイッチと、(c2)前記浮遊半導体領域に接続された入力と出力とを有し、前記転送スイッチによる信号電荷の転送に応答して前記浮遊半導体領域からの信号を増幅する反転増幅器と、(d2)前記反転増幅器の前記出力ノードからの電荷を格納するためのホールド手段と、(e2)前記反転増幅器の前記入力と前記出力ノードとの間に接続されたキャパシタと、(f2)前記反転増幅器の前記出力及び前記浮遊半導体領域をそれぞれリセットすることによって前記キャパシタの両端にオフセット電圧を発生させるリセット手段と、(g2)選択信号に応答して、前記ホールド手段に格納された電荷に対応する画素データを信号線に提供するための出力手段とを備える。
この画素によれば、リセット手段を用いて浮遊半導体領域及び反転増幅器の出力ノードにそれぞれのリセット電圧を与えるので、フォトダイオードからの電荷が十分に転送されるように浮遊半導体領域をリセット可能であるだけでなく、反転増幅器において大きな振幅が得られるように反転増幅器の出力ノードにリセット電圧を付与できる。また、この電位差は、オフセット電荷としてキャパシタに格納される。転送スイッチによる電荷の転送に応答して、キャパシタ及び反転増幅器を用いて、増幅された信号が生成される。
本発明に係る画素では、前記反転増幅器は、前記浮遊半導体領域からの信号を直接に受ける駆動トランジスタと、前記駆動トランジスタに接続された負荷とを含むことができる。好ましくは、前記反転増幅器は、前記浮遊半導体領域からの信号を受けるゲートを有するエンハンスメント型pチャネル電界効果トランジスタと、前記エンハンスメント型pチャネル電界効果トランジスタに接続された負荷とを含むことができる。この画素では、エンハンスメント型pチャネル電界効果トランジスタが浮遊半導体領域からの信号を受けるので、反転増幅器の利得を低下させることなく浮遊半導体領域の電位を高くすることができる。
本発明に係る画素では、前記負荷は、バイアス線に接続されたゲートを有するnチャネル電界効果トランジスタを含み、前記反転増幅器の前記出力のリセットのための電圧は、前記バイアス線から提供される。リセット電圧及び負荷トランジスタのバイアス電圧をバイアス線を介して提供できるので、ラインの兼用による画素のサイズ増加を抑制しながら、キャパシタの両端にオフセット電圧を発生させるように反転増幅器の出力ノード及び浮遊半導体領域をそれぞれリセットすることができる。
本発明に係る画素では、前記反転増幅器はカスコード型増幅回路を有することができる。この増幅回路に流れる電流は、負荷トランジスタに与えるバイアス電圧によって決定される。このため、画素の動作モードに応じてこのバイアス電流を変更することによって、イメージセンサの消費電流を低減することに役立つ。例えば、カスコード型増幅回路の電流を信号蓄積時に低減できる。
本発明の画素では、前記フォトダイオードは埋め込みフォトダイオードであることが好ましい。この埋め込みフォトダイオードでは、フォトダイオードの暗電流を低減できる。
本発明に係る別の側面はイメージセンサデバイスである。このイメージセンサデバイスは、ロウとカラムに配列された複数の画素を含む画素アレイと、各カラムに含まれる前記画素の各々にカラム線を介して信号を受ける信号処理回路と、前記画素アレイに転送信号を電子シャッタ動作のために生成する制御回路とを備える。前記画素の各々は、これまでに説明された様々な構造を有することができる。前記信号処理回路は、前記画素の前記リセットレベルと前記信号レベルとの差をキャンセルする。このイメージセンサデバイスによれば、リセットレベルと信号レベルとの差を求めることができるので、リセットノイズを低減でき、また電子シャッタ動作を行わせる。
本発明のイメージセンサデバイスでは、前記信号処理回路は、前記リセットレベルに対応した信号及び前記信号レベルに対応した信号を保持するためのサンプル・ホールド回路を含む。このイメージセンサデバイスによれば、リセットレベルと信号レベルとの差を求めるために、サンプル・ホールド回路にリセットレベルと信号レベルを格納できる。
本発明の上記の目的及び、他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、イメージセンサのための画素が提供され、このイメージセンサは、フォトダイオードによって生成された電荷を高い効率で転送可能であると共に、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去するための信号レベルよびリセットレベルの2つの信号を簡易な回路で提供可能である。また、本発明によれば、イメージセンサデバイスが提供され、このイメージセンサデバイスは、画素のフォトダイオードによって生成された電荷を高い効率で転送可能であると共に、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去可能である。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のイメージセンサのための画素及びイメージセンサデバイスに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図1は、本実施の形態に係る、イメージセンサのための画素の回路を示す図面である。この画素11は、フォトダイオード13と、転送スイッチ15と、浮遊半導体領域17と、第1のリセットスイッチ19と、反転増幅器21と、ホールド回路23と、第2のリセットスイッチ25と、第1のキャパシタ27と、出力回路29とを含む。転送スイッチ17は、電子シャッタ動作のための転送信号TXに応答してフォトダイオード13からの電荷を浮遊半導体領域17に転送する。第1のリセットスイッチ19は、リセット動作のためのリセット信号Rに応答して浮遊半導体領域17をリセットする。反転増幅器21は入力21a及び出力21bを有しており、また、入力21aは浮遊半導体領域17からの信号を受ける。ホールド回路23は、反転増幅器21の出力ノードからの電荷を保持する。第2のリセットスイッチ25は、リセット動作のためのリセット信号Rに応答して反転増幅器21の出力ノードにリセット電圧を与える。第1のキャパシタ27は、入力21aに接続された一端27aと出力21bに接続された他端27bとを有しており、またリセット動作により生じるオフセット電荷QOFFSETを格納する。キャパシタ27は、反転増幅器21の帰還キャパシタCSとして働く。出力回路29は、選択信号S(i)に応答して、ホールド回路23に格納された電荷QSHに対応するデータを信号線に提供する。
この画素11は、電源線を介して電源VDD(例えば3.3ボルト)に接続されている。浮遊半導体領域17は、フォトダイオード13から転送された電荷を格納するためのキャパシタCFDを有しており、このキャパシタCFDは、半導体集積回路に含まれるpn接合の空乏層キャパシタによって提供される。フォトダイオード13は、pn接合による空乏層キャパシタCDを有する。フォトダイオード13は、アノード13a及びカソード13bを有する埋め込みフォトダイオードPDであることが好ましい。この埋め込みフォトダイオードPDでは、フォトダイオード13の暗電流を低減できる。
図2は、埋め込みフォトダイオードの一例の構造を示す。この埋め込みフォトダイオードPDは、半導体基板(p−sub)の表面に設けられ比較的浅いp+型半導体領域ANと、半導体基板(p−sub)の表面に設けられ比較的深いn型半導体領域KDとを含む。p+型半導体領域ANとn型半導体領域KDとはpn接合Jを形成する。このpn接合Jは半導体基板内に位置し埋め込まれているので、フォトダイオードPDの暗電流が非常に小さい。p+型半導体領域ANは、半導体基板(p−sub)を介して接地線に接続される。n型半導体領域KDはトランジスタ(MT)のソース領域と共用されており、このため、フォトダイオードPDはトランジスタ(MT)に接続されている。
信号光LSを受光したフォトダイオードPDはpn接合Jにおいて電荷対を生成する。トランジスタ(MT)は、制御端子への信号TXに応答して、フォトダイオードPDの電荷をトランジスタ(MT)の他方の半導体領域FD(例えばn型)に転送する。転送に先立って、ドーパントが添加された半導体領域FDはトランジスタ(MR)を用いてリセットされている。半導体領域FDは浮遊半導体領域17として用いられる。
転送トランジスタがターンオンからターンオフに変化して電子シャッタ動作が完了したとき、ホールド回路23にはリセットレベルVRSに対応する電荷が格納されると共に、浮遊半導体領域17にはフォトダイオード13からの電荷が格納される。つまり、信号レベルを記憶するための追加のサンプル・ホールドキャパシタを用いずに、反転増幅器21の入力21aに接続された浮遊半導体領域17に信号レベルVSGを記憶できる。したがって、この画素11は、リセットノイズをキャンセルするための2つの電圧レベルを提供できる。
この画素11によれば、リセットスイッチ19、25を用いて浮遊半導体領域17及び反転増幅器21の出力21bにそれぞれリセット電圧を与えるので、フォトダイオード13からの電荷が十分に転送されるように浮遊半導体領域17をリセット可能であるだけでなく、反転増幅器21の出力振幅が大きくなるように反転増幅器21の出力ノードにリセット電圧を付与できる。また、反転増幅器21の入出力間21a、21bにリセットの際に電位差が生じる。この電位差はオフセット電荷QOFFSETとしてキャパシタ27に格納されるので、信号レベルVSGにも反映される。画素11からの信号を受ける回路において、リセットノイズをキャンセルの際に一緒にキャンセルされる。さらに、微小な帰還キャパシタを用いることによって、高感度なイメージセンサの画素回路を提供可能である。一例の画素では、キャパシタンスCFDは5fFであり、キャパシタンスCDは10fFであり、キャパシタンスCSは2fFであり、キャパシタンスCSHは50fFである。帰還キャパシタのキャパシタンスCSはキャパシタCDより小さく、好適には、キャパシタCD/CSは5以上である。電荷転送を行わないタイプでは、電荷−電圧変換ゲインがフォトダイオードの容量(キャパシタンス)で決まってしまい、例えば、キャパシタンスCDが10fFでありこれが支配的だとすると、16μV/電子である。電荷転送型の画素では、転送先の容量(キャパシタンス)で決めることができ、一般的には浮遊拡散層の容量CFDになります。キャパシタンスCFD=2fFであると、電荷−電圧変換ゲインは、80μV/電子となり、高感度になります。本実施の形態の回路では、アンプの負帰還の効果で、フォトダイオードから転送されるすべての電荷は、キャパシタCSに転送され、変換ゲインは、キャパシタCSで決まる。つまり、本回路で、電荷転送を行わない方式に比べて、どれだけ良いかという意味で、CD/CSをより大きくすることが好ましい。
画素11では、ホールド回路23は、第2のキャパシタ31及び第2の転送スイッチ33を備えることができる。このキャパシタ31は、反転増幅器21の出力21bからの電荷を格納する。転送スイッチ33は、サンプル・ホールド信号SH(i)に応答して反転増幅器21の出力ノードからの電荷をキャパシタ31に提供する。電子シャッタ動作の後に、キャパシタ31はリセットレベルVRSに対応する電荷を保持する共に、浮遊半導体領域17はフォトダイオード13からの電荷(電圧VFD)を保持する。
この画素11によれば、リセット動作の際に転送スイッチ33を導通させることによって、リセットレベルVRSに対応する電荷がキャパシタ31に格納される。転送スイッチ33の非導通にすることによって、その電荷がキャパシタ31に保持される。電子シャッタ動作による光信号をこの保持中に生成できる。また、出力回路29を介してリセットレベルVRSに対応する信号を読み出し可能である。この後に、ホールド回路23を介して信号レベルVSGを読み出す。
この画素11では、スイッチ15、19、25、33の各々は、絶縁ゲート電界効果トランジスタを含むことができる。例えば、スイッチ15はMIS型トランジスタM2を含むことができ、トランジスタM2は制御端子(ゲート)15a、電流端子(ソース、ドレイン)15b、15cを有する。スイッチ25はMIS型トランジスタM5を含むことができ、トランジスタM5は制御端子(ゲート)25a、電流端子(ソース、ドレイン)25b、25cを有する。スイッチ33はMIS型トランジスタM6を含むことができ、トランジスタM6は制御端子(ゲート)33a、電流端子(ソース及びドレイン)33b、33cを有する。好適な実施例では、スイッチ15、25、33はnチャネルMOS型トランジスタである。なお、浮遊半導体領域17のリセット電位を所望の値程度に高くできる場合には、リセットスイッチ19としてエンハンスメント型nチャネル電界効果トランジスタを用いてもよい。
また、画素11では、リセットスイッチ19はディプリーション型絶縁ゲート電界効果トランジスタM1を含むことができる。ディプリーション型nチャネルMIS型トランジスタによって浮遊半導体領域のリセット電位を高くできる。トランジスタM1は制御端子(ゲート)19a、電流端子(ソース及びドレイン)19b、19cを有する。或いは、リセットスイッチ19は、エンハンスメント型pチャネル絶縁ゲート電界効果トランジスタを含むことができる。エンハンスメント型pチャネルMIS型トランジスタによって浮遊半導体領域のリセット電位を高くできる。pチャネルトランジスタのゲートには、nチャネルトランジスタの制御信号を反転した制御信号が与えられる。
以上説明したように、十分に大きな転送率で電荷転送(好ましくは、完全転送)がフォトダイオード13から浮遊半導体領域17に生じるように、浮遊半導体領域17の動作電圧を高くする設定する。また、反転増幅器21の入力21aと出力21bにそれぞれ別々のスイッチ19、25を接続して、個々の電圧にリセットする。これによって、リセットする際にオフセット電荷を帰還キャパシタ27に設定する。フォトダイオード13からの電荷転送に応答して、反転増幅器21の出力に十分な信号振幅が得られる。
このようなリセットを実現するためには、反転増幅器21の入力21aは、第1のリセット電圧V1に設定され、反転増幅器21の出力21bは、第2のリセット電圧V2に設定される。リセット電圧V1は、リセットスイッチ19を介して第1のリセット線VR1から供給される。リセット電圧V2は、リセットスイッチ25を介して第2のリセット線Vbiasから供給される。第1のリセット電圧V1は第2のリセット電圧V2より大きい。これらのリセット電圧V1、V2は、それぞれ、第1及び第2のリセット線VR1、VR2上の電圧V1、Vbiasによって別個に決定される。
反転増幅器21は駆動トランジスタ35及び負荷37を含むことができる。駆動トランジスタ35は、浮遊半導体領域17からの信号を直接に受ける。負荷37は、駆動トランジスタ35に接続されている。好ましくは、駆動トランジスタ35はエンハンスメント型pチャネル絶縁ゲート電界効果トランジスタM4であり、このトランジスタM4のゲート35aは、浮遊半導体領域17からの信号を受け、またドレイン35bは負荷37の一端及び出力21bに接続され、ソース35cは、電源線を介して電源VDDに接続されている。pチャネル電界効果トランジスタM4を用いるので、浮遊半導体領域17の電位を高く設定するともに、反転増幅器21の利得を低下させることない。負荷37はnチャネル絶縁ゲート電界効果トランジスタM3を含み、バイアス線Vbiasをゲート37aに受けて電流源になり、ドレイン37bは、トランジスタM4のドレイン35b及び出力21bに接続され、ソース37cは、接地線に接続されている。
反転増幅器21の出力21bのリセットのための電圧は、バイアス線Vbiasから提供される。バイアス線Vbiasを介してリセット電圧及び負荷トランジスタM3のバイアス電圧を提供できるので、画素のサイズの変化を抑制しながら、キャパシタ27の両端にオフセット電圧を発生させるように反転増幅器21の出力21b及び浮遊半導体領域17をそれぞれリセットできる。
反転増幅器21は、上記のソース接地増幅回路に限定されることなく、例えばカスコード型増幅回路が反転増幅器21として採用される。図3は、反転増幅器に用いられるカスコード型増幅回路の一例を示す。カスコード型増幅回路39は、電源線VDDと出力OUTとの間に直列に接続された複数のpチャネル電界効果トランジスタ(例えばトランジスタM41、M42)を含み、また接地線と出力OUTとの間に直列に接続された複数のnチャネル電界効果トランジスタ(例えばトランジスタM31、M32)を含む。
トランジスタM42のゲートは浮遊半導体領域17からの信号Vinを受ける。トランジスタM41のゲートは、カスコード動作のためのバイアス電圧PS(例えば、電源3.3ボルトのとき、2.0ボルトである)を受ける。画素の動作モード(例えば、パワーダウンモード)に応じて、カスコード型増幅回路の電流を信号蓄積時に低減するために、バイアス電圧PSを制御してもよい。トランジスタM31、M32のゲートは、電流源の出力特性を決定するためのバイアス電圧Vb1、Vb2(それぞれ、例えば1.2ボルト、0.8ボルト)を受ける。
出力回路29はスイッチ29a、29bを含み、より具体的には、選択信号S(i)に応答するトランジスタM8と、ホールド回路23からの信号に応答するトランジスタM7とを含む。トランジスタM7、M8は直列に接続されており、出力回路29はソースフォロア回路を含むので、バッファアンプとして動作する。選択信号S(i)に応答してトランジスタM8が導通しているとき、トランジスタM7は、ホールド回路23に格納された電荷QSHに対応した信号を信号線Cjに提供する。
以上説明したように、フォトダイオードPDからの電荷を浮遊半導体領域17に格納すると共に、ホールド手段としてホールド回路23を用いて、電子シャッタ動作期間中に反転増幅器21の出力ノードのリセット電圧を格納する。このため、この画素は、リセットレベル及び信号レベルの両方を生成できる。また、リセット手段としてリセット回路41を用いて、反転増幅器21の出力21b及び浮遊半導体領域17をそれぞれリセットする。このため、リセットが完了したとき、例えば、反転増幅器21の出力21bの電位が入力21aの電位よりも小さくできる。これにより、フォトダイオードPDから浮遊半導体領域17へ転送される電荷量を増大させるようにできる。上記のリセットによってキャパシタ27の両端にオフセット電圧が格納される。このため、浮遊半導体領域17へ転送される電荷に応答して反転増幅器21が動作するとき、反転増幅器21の出力振幅の変化を大きくできる。つまり、フォトダイオードPDからの電荷が十分に転送されるように浮遊半導体領域17をリセット可能であるだけでなく、反転増幅器21の出力21bにおいて大きな振幅が得られるように反転増幅器21の出力21bにリセット電圧を付与できる。
図4は、本実施の形態に係るイメージセンサデバイスの構成を概略的に示す図面である。このイメージセンサデバイス51は、画素アレイ53、信号処理回路55及び制御回路57を含む。画素アレイ53は、ロウとカラムに配列された複数の画素(例えば、画素11)を含み、画素の構造は、これまでに説明された構造に限定されることない。信号処理回路55は、各カラムに含まれる画素11の各々にカラム線C1〜CMを介して信号を受ける。例えば、カラム線C1には、N個の画素11が接続されている。また、カラム線C1〜CMの各々には電源流のためのトランジスタMCSが接続されている。信号処理回路55は、カラム線毎に設けられたCDS回路55aを含み、CDS回路55aは、例えばサンプル・ホールド回路55b及び/又はノイズキャンセル回路55cを含むことができる。サンプル・ホールド回路55bは、リセットレベルに対応した信号及び信号レベルに対応した信号を保持し、ノイズキャンセル回路55cはリセットレベルと信号レベルとの差を生成する。このため、信号処理回路55は、画素11のリセットノイズをキャンセルできる。また、制御回路57は、電子シャッタ動作のための転送信号TXを生成して画素アレイ53に提供する。このイメージセンサデバイス51によれば、リセットノイズが低減され、また電子シャッタ動作が可能になる。
イメージセンサデバイス51では、第1のシフトレジスタ(例えば、垂直シフトレジスタ)59は、サンプル・ホールド信号SH(i)及び選択信号S(i)を画素アレイ53に提供する(i=1〜N)。第2のシフトレジスタ(例えば、水平シフトレジスタ)61は、信号処理回路55内のCDS回路55aに水平転送信号を送り、該CDS回路55aから映像信号出力回路63に読み出し信号を転送する。映像信号出力回路63は、信号増幅及び/または信号処理のための回路63aを含むことができる。タイミング発生回路65は、シフトレジスタ59、61のために信号SH、SV、ΦR、ΦS等のタイミング信号を生成する。リセット生成回路66は、画素アレイ53の画素11のために、信号R(必要な場合には_R(Rの反転信号))、信号R1、信号Vbias等を生成する。また、バイアス電圧回路67は、電流源トランジスタMCSのための制御信号を生成する。
イメージセンサデバイス51は一例であり、これと異なる回路構成、例えば信号処理回路55がカラム毎にA/D変換器を設ける構成であることができる。A/D変換器を用いれば、ディジタル化した信号を読み出すことができる。或いは、全画素同時シャッタは、科学計測用の高速度イメージセンサに有用であるので、並列のディジタルバスで高速に読み出ししても良い。
図5は、図4に示されたイメージセンサデバイスの動作を示すタイミングチャートを示す図面である。図1に示された画素回路は、全画素同時シャッタ機能を有する。1フレームTFの周期は、電子シャッタ動作の期間TESと信号読み出しの期間TROに分けられる。フォトダイオードFDには、図2に示された埋め込みフォトダイオードを用いることが好ましい。
まず、フォトダイオードPDは、受けた光によって生成された電子を蓄積する。その電子による電荷を、転送信号TXに応答するトランジスタM2を導通させて、浮遊半導体領域17に転送する。転送信号TXによる転送の前に、リセット信号Rに応答するリセット回路41を用いて、反転増幅器21の入力21aに接続された浮遊半導体領域17をリセットすると共に反転増幅器21の出力21bに電圧Vbiasを与える。このリセット動作は、リセット用トランジスタM1、M5によって行われる。このときにリセットノイズが発生する。このリセットノイズは浮遊半導体領域17に電荷として格納される。また、リセット用トランジスタM1、M5を非導通にする際に、反転増幅器21の入力21aの電位と反転増幅器21の出力21bの電位との電位差に依存したオフセット電圧Voffsetが帰還キャパシタ27に格納される。キャパシタ27の一端27a(反転増幅器21の入力21a)の電圧が大きく、他端27b(反転増幅器21の出力21b)の電圧が小さい。
トランジスタM1、M5を非導通にした直後において、反転増幅器21の入力21aにおける電圧VFB(0)及び出力21bの電圧Va(0)は、それぞれ、式(1)、(2)で表される電圧
に設定される。
「VTp」はpチャネルMOSトランジスタM3のしきい値電圧(負値)であり、「Ibias」はpチャネルMOSトランジスタM3のバイアス電流であり、「gmp」は、pチャネルMOSトランジスタM3の相互コンダクタンスである。具体例として、VDD=3ボルト、VTP=−0.8ボルト、Ibias=1μA、gmp=10−5mhoと設定する。このとき、電圧VFB(0)=2ボルト及び電圧Va(0)=1ボルトである。このような設定によれば、浮遊半導体領域17の動作電圧を高い値、例えば2ボルトに設定でき、引き続く動作として行われるフォトダイオードFDからの転送電荷量が増大する。また、反転増幅器21の出力21bのリセット電圧を低く、例えば1ボルトに設定でき、フォトダイオードFDからの電荷転送に応答する反転増幅器の出力振幅の変化を大きくできる。
次いで、転送信号TXに応答して転送トランジスタM2を導通させてフォトダイオードFDの電荷を転送すると、反転増幅器21の出力21bは、式(3)で表される電圧
に設定される。「q」は素電荷であり、「Ns」は転送電子数である。つまり、反転増幅器21の出力21bの電圧は、転送前の初期値Va(0)を基準として信号電荷に比例して上昇する。また、その電圧変化量は帰還キャパシタCSに反比例するので、帰還キャパシタCSを小さくすることによって反転増幅器21の感度が向上する。さらに、信号電荷によって出力電圧が上昇するので、十分に大きな信号振幅を得るためには初期電圧を低く設定することが好適であり、上記のようなオフセット電荷を与えることが有効である。
図1に示される画素11では、まず、リセット信号Rによって帰還キャパシタCSをリセットした電圧Va(0)をホールド回路23に記憶する。この記憶のために、トランジスタM6をターンオンにした後に、ターンオフにする。この電圧Va(0)は、リセットしたとき発生するリセットノイズに対応する電荷も考慮されている。トランジスタM2を導通させたとき、反転増幅器21の出力21bは、式(3))の電圧が記憶される。転送トランジスタM2による電荷転送は、画素アレイ51内の全画素11で一斉に行なわれるので、すべての画素でのタイミングが一致して全画素同時の電子シャッタ動作が行える。これまでの動作が、タイミングチャートにおいて電子シャッタ動作期間TES中に行われる。リセットノイズのキャンセルは、画素アレイ51から外部に読み出しを行うときになされる。
画素アレイ51のある画素カラム(例えばi行目カラム)の読み出しを説明する。信号読み出し動作期間TRDの1水平周期THにおいて、まず、制御信号S(i)に応答して画素選択トランジスタM8が導通になり、まずホールドキャパシタCSHに記憶されリセットレベルに対応する信号が、i行目カラムのためのサンプル・ホールド回路のキャパシタにクロックΦRに応答して格納される。次いで、画素内のトランジスタM6を再びターンオンにした後にターンオフにすることによって、反転増幅器21の出力21bの電圧をホールドキャパシタCSHに記憶する。この後に、制御信号S(i)を用いて画素選択トランジスタM8を導通させると、ホールドキャパシタCSHに記憶され信号レベルに対応する信号が、i行目カラムのためのサンプル・ホールド回路のキャパシタにクロックΦSに応答して格納される。これらのカラムの信号処理回路の2つのサンプル・ホールドキャパシタに保持された電圧値の差を、例えば水平読み出し後求めることによって、ノイズキャンセルが行われる。ノイズキャンセルによれば、リセットノイズや、画素11の出力回路(例えば、バッファアンプ)等によって発生される固定パターンノイズが低減され、ノイズが低減された信号が読み出される。この後に、信号読み出し動作期間TRD内の次の1水平周期THの動作が信号S(i+1)に応答して行われる。
図1に示された画素回路では、電子シャッタ動作に応答して信号電荷がフォトダイオードFDから浮遊半導体領域17に転送され、反転増幅器21は、浮遊半導体領域17からの信号レベルに応じて動作する。浮遊半導体領域17に光の漏れこみが生じると、漏れこむノイズ光による電荷が浮遊半導体領域17のpn接合に発生する。この電荷量は、浮遊半導体領域17をリセットしてから読み出されるまでの時間にほぼ比例する。電子シャッタ動作が完了して後に、画素アレイ53のロウを順に選択して画素データを読み出す。このため、ノイズ光を受ける量が選択順序に応じて異なり、フォトダイオード13に蓄積された信号電荷とは別に電荷が画像に加わる。高精度の画像が必要とされ場合には、微小なノイズ光にも配慮が必要である。この追加のノイズ電荷は、画像にひずみを生じさせる。このような場合、ノイズ光の影響を受けにくい画素回路を用いることが好適である。図6は、本実施の形態に係る変形例の画素を概略的に示す図面である。画素11aは、ホールド回路23及び出力回路29に替えて、それぞれ、ホールド回路24及び出力回路30を含む。ホールド回路24は、キャパシタ31及び転送スイッチ(トランジスタM6)33に加えて、キャパシタ71及び転送スイッチ(トランジスタM9)73を含む。キャパシタ71は、反転増幅器21の出力21bからの電荷を格納する。転送スイッチ73は、出力21bからの電荷をキャパシタ71に提供する。転送スイッチ33、73は、それぞれ、制御信号SS(i)、SR(i)に応じて動作する。転送スイッチM2が閉じられたとき、キャパシタ33、73にはリセットレベルに対応する電荷が格納されていると共に、浮遊半導体領域17にはフォトダイオード13からの電荷が格納されている。電子シャッタ動作の後に、キャパシタ31、71の一方はリセットレベルに対応する電荷を保持すると共に、キャパシタ31、71の他方は、信号レベルに対応する電荷を保持する。
出力回路30はスイッチ30a、30bを更に含み、より具体的には、トランジスタM7、M8に加えてトランジスタM9、M10を含む。出力回路30は、選択信号S(i)に応答して、キャパシタ73に格納された電荷に対応するデータをカラムCjに提供する。本実施例では、カラムCjは例えば2本の信号線を含む。トランジスタM9、M10は直列に接続されておりソースフォロア回路を構成するので、出力回路30はバッファアンプとして動作する。
図7は、図6に示された画素を含むイメージセンサデバイスの動作を示すタイミングチャートを示す図面である。画素11aの転送スイッチ73は、キャパシタ31の一端とキャパシタ71の一端との間に接続されている。画素11aのためのイメージセンサデバイスでは、イメージセンサデバイス51において、信号SH(i)に替えて信号SS(i)及びSR(i)を生成するように垂直シフトレジスタを変更することが求められる。各カラムに含まれる各信号線に電流源トランジスタMCSを接続することが求められる。
図7を参照しながら、具体的に、画素11aの動作の一例を説明する。リセット動作の際に、転送スイッチM6、M9が導通しているとき、リセットレベルに対応する電荷がキャパシタ31、71に格納される。転送スイッチM6、M9の非導通にすることによって、その電荷がキャパシタ31、71に保持される。電子シャッタ動作が完了した後に、浮遊半導体領域17における電圧は反転増幅器21によって増幅され、転送スイッチM6を介して、反転増幅器21からの信号はキャパシタ31及びに格納される。転送スイッチM6を非導通にすると、キャパシタ31は、信号レベルに対応する電荷を保持する。水平周期期間TH中に、リセットレベル及び信号レベルが読み出され、読み出された信号をクロックΦR、ΦSに応答して信号処理回路55が取り込む。この後に、制御信号S(i+1)に対応する次の水平周期期間THの動作が行われる。ホールド回路24が信号レベルをクロックΦSにより信号レベルを読み出しできる。また、当該水壁周期期間TH中であれば、クロックΦRによりリセットレベルを読み出しできる。各カラムが2本の信号線を含むイメージセンサデバイスでは、図7のように信号ラッチのタイミングの一例である。
画素11aによれば、浮遊半導体領域17を信号電荷の保持のために使用する時間を短縮でき、信号光に対応した高精度の信号を生成できる。サンプルホールド回路24のおけるホールドキャパシタンスCSS、CSRは、また浮遊半導体領域17のpn接合キャパシタンスに比べて大きいので、浮遊半導体領域17のpn接合への光の漏れ込みによって発生されるノイズ電荷の影響を低減可能である。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。
CCDでは、全画素同時に電子シャッタを行う機能は容易に実現できる。しかし、例えば特殊な高速度イメージセンサ等のCMOSイメージセンサでは、全画素同時電子シャッタが実現されているけれども、通常はローリングシャッタ動作のみが可能である。CMOS高速度イメージセンサの全画素同時電子シャッタは、ノイズや感度といった性能が十分ではない。CMOSイメージセンサにおける性能向上のためには、埋め込みフォトダイオードを用いることは有効であるが、現在実用になっている全画素同時電子シャッタをもつCMOS高速度イメージセンサでは、埋め込みフォトダイオードは採用されていない。しかし、高速度イメージセンサにおいても、埋め込みフォトダイオードを用いることが好ましいが、それでも電子シャッタ機能の実現しながら、埋め込みフォトダイオードの利点を活かした高感度・低ノイズの画素回路あるいはイメージセンサデバイスの実現は容易ではない。このような状況に鑑み、本発明は、製造コストの増大を抑制しながら、高感度化と低ノイズ化を可能にする画素回路を提供する。画素内の増幅にチャージアンプを用いることより高感度を実現する。相関二重サンプリングによるリセットノイズの除去のための信号を画素から提供することにより、低ノイズを実現する。このような構成により、埋め込みフォトダイオードの特徴を生かすことができる。例えば、画素のトランジスタ数が多くなるが、これによるフォトダイオード開口率の低下はマイクロレンズを利用して補える。
11、11a…画素、13…フォトダイオード、15…転送スイッチ、17…浮遊半導体領域、19、25…リセットスイッチ、21…反転増幅器、23、24…ホールド回路、27…キャパシタ、29、30…出力回路、31、71…キャパシタ、QOFFSET…オフセット電荷、CS…帰還キャパシタ、S(i)、SS(i)、SR(i)…選択信号、QSH…格納電荷、CFD…キャパシタ、PD…埋め込みフォトダイオード、KD…n型半導体領域、AN…p+型半導体領域、J…埋め込みフォトダイオードのpn接合、TX…転送信号、SH(i)…サンプル・ホールド信号、VRS…リセットレベル、VSG…信号レベル、CD…浮遊半導体領域のキャパシタ、15、19、25、29a、29b、30a、30b、33、73…スイッチ、41…リセット回路、Vbias…バイアス線、51…イメージセンサデバイス、53…画素アレイ、55…信号処理回路、57…制御回路、C1〜CM…カラム線、55a…CDS回路、55b…サンプル・ホールド回路、55c…ノイズキャンセル回路、63…映像信号出力回路、63a…信号増幅及び/または信号処理のための回路、65…タイミング発生回路、SH、SV、ΦR、ΦS…シフトレジスタのために信号、66…リセット生成回路、67…バイアス電圧回路
Claims (13)
- イメージセンサのための画素であって、
フォトダイオードと、
電子シャッタ動作のための転送信号に応答して前記フォトダイオードからの電荷を浮遊半導体領域に転送するための転送スイッチと、
リセット動作のための信号に応答して前記浮遊半導体領域をリセットするための第1のリセットスイッチと、
前記浮遊半導体領域からの信号を受ける入力と出力とを有する反転増幅器と、
前記反転増幅器の前記出力に接続されており電荷を保持するためのホールド回路と、
前記リセット動作のための信号に応答して前記反転増幅器の出力ノードにリセット電圧を与えるための第2のリセットスイッチと、
前記反転増幅器の前記入力と前記出力との間に接続されており、前記リセット動作により生じるオフセット電荷を格納するための第1のキャパシタと、
選択信号に応答して、前記ホールド回路に格納された電荷に対応するデータを信号線に提供するための出力回路とを備え、
前記電子シャッタ動作が完了したとき、前記ホールド回路にはリセットレベルに対応する電荷が格納されると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納される、画素。 - 前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第2のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を提供するための第2の転送スイッチとを備え、
前記電子シャッタ動作の後に、前記第2のキャパシタは前記リセットレベルに対応する電荷を保持する共に、前記浮遊半導体領域は前記フォトダイオードからの電荷を保持し、
前記出力回路を介して前記リセットレベルを読み出した後に、前記第2のキャパタは前記第2の転送スイッチを介して信号レベルに対応する電荷を受ける、請求項1に記載された画素。 - 前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第3のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を前記第3のキャパシタに提供するための第3の転送スイッチとを更に含み、
電子シャッタ動作が完了したとき、前記第2のキャパシタにはリセットレベルに対応する電荷が格納されていると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納されており、
前記電子シャッタ動作の後に、前記第2及び第3のキャパシタの一方は前記リセットレベルに対応する電荷を保持すると共に、前記第2及び第3のキャパシタの他方は、信号レベルに対応する電荷を保持し、 前記出力回路は、前記選択信号に応答して、前記第3のキャパシタに格納された電荷に対応するデータを別の信号線に提供する、請求項1に記載された画素。 - 前記第3の転送スイッチは、前記第2のキャパシタの一端と前記第3のキャパシタの一端との間に接続されており、
前記第3のキャパシタにはリセットレベルに対応する電荷が格納され、前記第2のキャパシタには前記信号レベルに対応する電荷が格納される、請求項3に記載された画素。 - 前記反転増幅器の前記入力には第1のリセット電圧が前記第1のリセットスイッチを介して第1のリセット線から供給され、前記反転増幅器の前記出力には第2のリセット電圧が前記第2のリセットスイッチを介して第2のリセット線から供給され、
前記第1のリセット電圧は前記第2のリセット電圧より異なり、
前記第2のリセットスイッチは電界効果トランジスタを含む、請求項1〜請求項4のいずれか一項に記載された画素。 - 前記第1のリセットスイッチは、ディプリーション型nチャネル電界効果トランジスタを含む、請求項1〜請求項5のいずれか一項に記載された画素。
- 前記第1のリセットスイッチは、エンハンスメント型pチャネル電界効果トランジスタを含む、請求項1〜請求項5のいずれか一項に記載された画素。
- イメージセンサのための画素であって、
フォトダイオードと、
電子シャッタ動作のための転送信号に応答して、前記フォトダイオードからの信号電荷を前記浮遊半導体領域に転送するための転送スイッチと、
前記浮遊半導体領域に接続された入力と出力とを有し、前記転送スイッチによる信号電荷の転送に応答して前記浮遊半導体領域からの信号を増幅する反転増幅器と、
前記反転増幅器の前記入力と前記出力との間に接続されたキャパシタと、
前記反転増幅器の出力ノードからの電荷を格納するためのホールド手段と、
前記反転増幅器の前記出力ノード及び前記浮遊半導体領域をそれぞれリセットすることによって、前記キャパシタの両端にオフセット電圧を発生させるリセット手段と、
選択信号に応答して、前記ホールド手段に格納された電荷に対応するデータを信号線に提供するための出力手段と
を備える、画素。 - 前記反転増幅器は、前記浮遊半導体領域からの信号を受けるゲートを有するエンハンスメント型pチャネル電界効果トランジスタと、前記エンハンスメント型pチャネル電界効果トランジスタに接続された負荷とを含み、
前記リセットが完了したとき、前記反転増幅器の前記出力の電位は、前記反転増幅器の前記入力の電位よりも小さい、請求項1〜請求項8のいずれか一項に記載された画素。 - 前記負荷は、バイアス線に接続されたゲートを有するnチャネル電界効果トランジスタを含み、
前記反転増幅器の前記出力のリセットのための電圧は、前記バイアス線から提供される、請求項9に記載された画素。 - 前記反転増幅器はカスコード型増幅回路を有する、請求項9または請求項10に記載された画素。
- 前記フォトダイオードは埋め込みフォトダイオードである、請求項1〜請求項11のいずれか一項に記載された画素。
- ロウとカラムに配列された複数の画素を含む画素アレイと、
各カラムに含まれる前記画素の各々がカラム線を介して信号を受ける信号処理回路と、
電子シャッタ動作のために前記転送信号を生成する制御回路とを備え、
前記画素の各々は、請求項1〜請求項12のいずれか一項に記載されたものであり、
前記信号処理回路は、前記画素の前記リセットレベルと前記信号レベルとの差をキャンセルする、イメージセンサデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093506A JP4956750B2 (ja) | 2007-03-30 | 2007-03-30 | イメージセンサのための画素及びイメージセンサデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093506A JP4956750B2 (ja) | 2007-03-30 | 2007-03-30 | イメージセンサのための画素及びイメージセンサデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008252695A JP2008252695A (ja) | 2008-10-16 |
JP4956750B2 true JP4956750B2 (ja) | 2012-06-20 |
Family
ID=39977089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093506A Active JP4956750B2 (ja) | 2007-03-30 | 2007-03-30 | イメージセンサのための画素及びイメージセンサデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956750B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043432A1 (ja) | 2009-10-09 | 2011-04-14 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
US10347681B2 (en) * | 2016-02-19 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
JP6832649B2 (ja) * | 2016-08-17 | 2021-02-24 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
JP6474014B1 (ja) | 2017-07-05 | 2019-02-27 | パナソニックIpマネジメント株式会社 | 撮像装置 |
US11317042B2 (en) * | 2020-08-25 | 2022-04-26 | Pixart Imaging Inc. | Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs |
JP2023038121A (ja) * | 2021-09-06 | 2023-03-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3466886B2 (ja) * | 1997-10-06 | 2003-11-17 | キヤノン株式会社 | 固体撮像装置 |
JPH11266398A (ja) * | 1998-03-16 | 1999-09-28 | Sony Corp | 固体撮像素子及びその駆動方法、並びに撮像カメラ |
JP2004266597A (ja) * | 2003-03-03 | 2004-09-24 | Shoji Kawahito | 全画素同時電子シャッタ機能つきイメージセンサ |
-
2007
- 2007-03-30 JP JP2007093506A patent/JP4956750B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008252695A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10021334B2 (en) | Pixel circuit and method of operating the same | |
KR101258288B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
JP6776011B2 (ja) | 撮像装置及び撮像システム | |
JP2884205B2 (ja) | 固体撮像装置 | |
JP4935486B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置 | |
US7502060B2 (en) | Solid-state imaging device providing wide dynamic range and high low-illuminance sensitivity | |
US8217328B2 (en) | Low noise pixel readout circuit with high conversion gain | |
US9596426B2 (en) | Imaging device, imaging system, and method for driving imaging device | |
JP4288346B2 (ja) | 撮像装置及び画素回路 | |
JP2016201649A (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
US8023022B2 (en) | Solid-state imaging apparatus | |
JP5012188B2 (ja) | 固体撮像装置 | |
US20160112665A1 (en) | Image sensor | |
JP2008028678A (ja) | 撮像素子 | |
JP4243688B2 (ja) | 増幅型固体撮像装置 | |
JP2011205512A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP2016136659A (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
JP4956750B2 (ja) | イメージセンサのための画素及びイメージセンサデバイス | |
WO2018168120A1 (ja) | 固体撮像装置、その駆動方法および電子機器 | |
JP2013051527A (ja) | 固体撮像装置及び撮像装置 | |
JP6655922B2 (ja) | 固体撮像装置 | |
WO2012144218A1 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
WO2018086342A1 (zh) | 像素感应电路及其驱动方法、图像传感器、电子设备 | |
JP2021028989A (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
JP3500761B2 (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |