KR101258288B1 - 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 Download PDF

Info

Publication number
KR101258288B1
KR101258288B1 KR1020060071228A KR20060071228A KR101258288B1 KR 101258288 B1 KR101258288 B1 KR 101258288B1 KR 1020060071228 A KR1020060071228 A KR 1020060071228A KR 20060071228 A KR20060071228 A KR 20060071228A KR 101258288 B1 KR101258288 B1 KR 101258288B1
Authority
KR
South Korea
Prior art keywords
output
comparison
signal
transistor
detection
Prior art date
Application number
KR1020060071228A
Other languages
English (en)
Other versions
KR20070015056A (ko
Inventor
유끼히로 야스이
요시노리 무라마쯔
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070015056A publication Critical patent/KR20070015056A/ko
Application granted granted Critical
Publication of KR101258288B1 publication Critical patent/KR101258288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부; 상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단; 상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단; 상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단을 포함하는 것을 특징으로 하는 고체 촬상 장치가 제공된다.
Figure R1020060071228
흑화 현상, 고체 촬상 장치, 카운터, 비교기

Description

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치{SOLID-STATE IMAGE PICKUP DEVICE, METHOD OF DRIVING SOLID-STATE IMAGE PICKUP DEVICE AND IMAGING APPARATUS}
도 1은 일반적인 고체 촬상 장치의 구성예를 도시하는 회로도.
도 2는 화소 부분의 주요부의 단면 구조를 도시하는 단면도.
도 3은 화소의 회로 동작을 나타내는 파형도.
도 4는 흑화 현상의 발생 메카니즘을 나타내는 개략도．
도 5는 흑화 현상시의 파형도.
도 6은 흑화 현상의 발생 메카니즘을 나타내는 도면.
도 7은 종래 기술을 도시하는 블록도.
도 8은 다른 종래 기술을 도시하는 블록도.
도 9는 발명의 일 실시예에 따른 열 병렬 ADC 탑재의 고체 촬상 장치의 구성을 도시하는 블록도.
도 10은 열 병렬 ADC 탑재 고체 촬상 장치에 있어서의 통상 촬상시의 동작을 나타내는 타이밍차트.
도 11은 회로예 1에 따른 흑화 검출 회로의 구성을 도시하는 회로도.
도 12는 회로예 1에 따른 흑화 검출 회로의 동작을 나타내는 타이밍차트.
도 13은 버퍼 회로의 회로예를 도시하는 회로도.
도 14는 열 병렬 ADC 탑재 고체 촬상 장치에 있어서의 흑화 검출시의 동작을 나타내는 타이밍차트.
도 15는 회로예 2에 따른 흑화 검출 회로의 구성을 도시하는 회로도.
도 16은 회로예 2에 따른 흑화 검출 회로의 동작을 나타내는 타이밍차트.
도 17은 본 발명의 실시예에 따른 촬상 장치의 구성을 블록도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 열 병렬 ADC 탑재 고체 촬상 장치
11 : 단위 화소
12 : 화소 어레이부
13(13-1∼103-n) : 행 제어선
14(14-1∼14-m) : 열 신호선
15 : 행 주사 회로
16(16-1∼16-m) : ADC(아날로그-디지털 변환 장치)
17 : 열 처리부
18 : DAC(디지털-아날로그 변환 장치)
19 : 카운터
20 : 비교기
21 : 버퍼 회로
22 : 메모리 장치
23(23A, 23B) : 흑화 검출 회로
24 : 열 주사 회로
25 : 수평 출력선
26 : 신호 처리 회로
27 : 타이밍 제어 회로
<특허문헌 1> 일본 특개 2004-248304호 공보
<관련 출원에 대한 상호 참조>
본 발명은 2005년 7월 29일에 일본 특허청에 출원된 일본 특허 출원 제2005-219844호와 관련된 요지를 포함하고 있으며, 그 전체 내용은 참조로 본 명세서에 포함된다.
본 발명은 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치에 관한 것이다．
CCD(Charge Coupled Device)형 이미지 센서 또는 CMOS(Complementary Metal 0xide Semiconductor)형 이미지 센서 등의 고체 촬상 장치는, 휴대 전화 등의 휴대 단말기에 탑재되는 촬상 장치(이 촬상 장치는 원 칩 또는 모듈로서 구성됨) 또는 디지털 스틸 카메라 혹은 디지털 비디오　카메라 등의 촬상 장치의 화상 입력 장 치(촬상 디바이스)로서 널리 이용되고 있다.
도 1은 일반적인 고체 촬상 장치의 화소 부분의 구성예를 도시하는 회로도이다. 도 1에 도시한 바와 같이, 본 예에 따른 단위 화소(100)는, 포토 다이오드(101)와 같은 광전 변환 소자와, 전송 트랜지스터(102), 리세트 트랜지스터(103), 증폭 트랜지스터(104) 및 선택 트랜지스터(105)의 4개의 트랜지스터를 포함한다. 이들 트랜지스터(102∼105)는, 예를 들면 n채널형의 MOS 트랜지스터이다.
전송 트랜지스터(102)는, 포토 다이오드(101)의 캐소드 전극과 FD(floating diffusion)부(106) 사이에 접속되며, 전송 게이트 펄스 TG가 공급되는 전송 제어선(111)에 전송 트랜지스터(102)의 게이트 전극이 접속되어 있다. 리세트 트랜지스터(103)는, 전원 Vdd에 드레인 전극이, FD부(106)에 소스 전극이, 리세트 펄스 RS가 공급되는 리세트 제어선(112)에 게이트 전극이 각각 접속되어 있다.
증폭 트랜지스터(104)는, FD부(106)에 게이트 전극이, 신호선(121)에 소스 전극이 각각 접속된 소스 폴로워 회로 구성으로 되어 있다. 신호선(121)의 일단은 정전류원(122)에 접속되어 있다. 선택 트랜지스터(105)는, 전원 Vdd에 드레인 전극이, 증폭 트랜지스터(104)의 드레인 전극에 소스 전극이, 선택 펄스 SEL이 공급되는 선택 제어선(113)에 게이트 전극이 각각 접속되어 있다.
도 2는, 증폭 트랜지스터(104) 및 선택 트랜지스터(105)를 제외한 화소 부분의 단면 구조를 도시하는 단면도이다.
p형 기판(131)의 표면층에 n형 확산 영역(132, 133, 134)이 형성되어 있다. p형 기판(131) 위에는, n형 확산 영역(132)과 n형 확산 영역(133) 사이에 게이트 전극(135)이, n형 확산 영역(133)과 n형 확산 영역(134) 사이에 게이트 전극(136)이, 각각 도시하지 않은 게이트 산화막(SiO2)을 개재하여 형성되어 있다.
도 1과 도 2의 대응 관계에서，포토 다이오드(101)는, p형 기판(131)과 n형 확산 영역(132) 사이의 pn 접합에 의해 형성되어 있다. 전송 트랜지스터(102)는, n형 확산 영역(132) 및 n형 확산 영역(133)과 그 사이의 게이트 전극(135)에 의해 형성되어 있다. 리세트 트랜지스터(103)는, n형 확산 영역(133) 및 n형 확산 영역(134)과 그 사이의 게이트 전극(136)에 의해 형성되어 있다.
n형 확산 영역(133)은 FD부(106)로 되고, 증폭 트랜지스터(104)의 게이트 전극과 전기적으로 접속된다. 리세트 트랜지스터(103)의 드레인 영역으로 되는 n형 확산 영역(134)에는 전원 전위 Vdd가 공급된다. 포토 다이오드(101)를 제외한 p형 기판(131)의 상면은, 차광층(137)에 의해 덮여져 있다.
다음으로，도 2의 단면도를 기초로 하여, 도 3의 파형도를 참조하여 화소(100)의 회로 동작에 대해서 설명한다.
도 2에 도시한 바와 같이, 포토 다이오드(101)에 광이 조사되면，광의 강도 에 따라서 전자(-)와 정공(+)의 쌍이 유기된다(광전 변환). 도 3에서，시각 T1에서 선택 트랜지스터(105)의 게이트 전극에 선택 펄스 SEL이 인가되고, 이와 동시에 리세트 트랜지스터(103)의 게이트 전극에 리세트 펄스 RS가 인가된다. 그 결과, 리세트 트랜지스터(103)가 도통 상태로 되고, 시각 T2에서 FD부(106)가 전원전위 Vdd로 리세트된다.
FD부(106)가 리세트되면，FD부(106)의 전위가 리세트 레벨 Vn으로서 증폭 트랜지스터(104)를 통해서 신호선(121)에 출력된다. 이 리세트 레벨은, 화소(100)의 고유의 노이즈 성분에 대응한다． 리세트 펄스 RS는, 소정의 기간(시각 T1∼T3)만 액티브("H" 레벨) 상태로 된다. FD부(106)는, 리세트 펄스 RS가 액티브 상태로부터 비액티브("L" 레벨) 상태로 천이한 후에도 리세트된 상태를 유지하고 있다. FD부(106)가 리세트 상태에 있는 기간을 리세트 기간이라 칭한다.
다음으로，선택 신호 SEL이 액티브 상태인 채로, 시각 T4에서 전송 트랜지스터(102)의 게이트 전극에 전송 게이트 펄스 TG가 인가된다. 이와 같이 하면，전송 트랜지스터(102)가 도통 상태로 되고, 포토 다이오드(101)에서 광전 변환되어, 축적된 신호 전하가 FD부(106)에 전송된다. 그 결과, FD부(106)의 전위가 신호 전하의 전하량에 따라 변화된다(시각 T4∼T5). 이 때의 FD부(106)의 전위가 신호 레벨 Vs로서 증폭 트랜지스터(104)를 통해서 신호선(121)에 출력된다(신호 판독 기간). 신호 레벨 Vs와 리세트 레벨 Vn과의 차분 RSI1이, 노이즈 성분을 제거한 순수한 화소 신호 레벨로 된다.
통상적으로，밝은 물체를 촬상한 쪽이, 어두운 물체를 촬상하는 것보다도 리세트 기간에 있어서의 포토 다이오드(101)에 축적되는 전하가 많다. 따라서, 신호선(121) 위에서의 레벨 차 RSI1은 커진다.
(흑화 현상(Blackening Phenomenon)의 발생 메카니즘)
그런데，상기 구성의 고체 촬상 장치에서，특히 태양 광과 같은 매우 강한 광이 화소(100)에 입사되면，가장 밝은 부분이 검게 되는 현상, 즉 흑화 현상이 발 생한다.
이 흑화 현상의 발생 메카니즘에 대해서, 도 4 및 도 5를 이용하여 설명한다. 도 4는, 흑화 현상의 발생 부분을 나타내는 개략도이며, 도 2와 실질적으로 동일한 구조로 되어 있다. 도 5는, 흑화 현상시의 파형도다.
리세트 기간에서，도 2의 경우와 마찬가지로，시각 T1'에서 선택 트랜지스터(105)의 게이트 전극에 선택 펄스 SEL이 인가되며, 이와 동시에 리세트 트랜지스터(103)의 게이트 전극에 리세트 펄스 RS가 인가된다. 그 결과, 리세트 트랜지스터(103)가 도통 상태로 되고, 시각 T2'에서 FD부(106)가 전원 전위 Vdd로 리세트된다. 이 리세트시의 FD부(106)의 전위가 리세트 레벨 Vn으로서 증폭 트랜지스터(104)를 통해서 신호선(121)에 출력된다.
그러나, 도 4에 도시한 바와 같이, 포토 다이오드(101)에 태양 광과 같은 매우 강한 광이 조사되면，p형 기판(131)과 n형 확산 영역(132)에 의해 형성되는 pn접합부에, 도 2에 비해서 다량의 전자(-)와 정공(+)의 쌍이 유기된다. 그 결과, 광전 변환된 과잉의 전자가 포토 다이오드(101)로부터 넘친다. 그 때문에，전송 게이트 펄스가 비액티브 상태에 있음에도 불구하고, 과잉 전자는 전송 트랜지스터(102)를 통과하여 FD부(106)에 도달한다. 이에 따라, FD부(106)의 전위가 저하하고, 그 결과, 신호선(121)의 전위가 저하한다(시각 T2'∼T4').
마찬가지로, 신호 판독 기간에서，선택 신호 SEL이 액티브 상태인 채로, 시각 T4'에서 전송 트랜지스터(102)의 게이트 전극에 전송 게이트 펄스 TG가 인가되면，전송 트랜지스터(102)가 도통 상태로 되고, 포토 다이오드(101)에서 광전 변환 되어, 축적된 신호 전하를 FD부(106)에 전송한다. 그 결과, FD부(106)의 전위가 신호 전하의 전하량에 따라 변화한다(시각 T4'∼T5'). 이 때의 FD부(106)의 전위가 신호 레벨 Vs로서 증폭 트랜지스터(104)를 통해서 신호선(121)에 출력된다.
이 때, 리세트 기간에서，과잉의 전자가 누설된 결과, 도 5로부터 분명한 바와 같이, 신호선(121)의 전위는 리세트 펄스 RS의 인가 시에 비해서 저하하고 있다. 그 결과, 신호 판독 기간에 있어서의 전위차 RSI2는, 강한 광이 조사되고 있음에도 불구하고 저하한다.
즉, 도 6에 도시한 바와 같이, 통상은, 신호 판독 기간의 신호 레벨 Vs와 리세트 기간의 리세트 레벨 Vn 간의 차분 Vs-Vn이 순수한 화소 신호 레벨로서 출력되고, 입사 광량이 소정의 광량 B를 초과하면 신호 레벨 Vs가 포화해버려, 일정한 화소 신호 레벨이 출력된다. 광량 B보다도 더 큰 소정의 광량 C를 입사 광량이 초과하면, 전술한 바와 같이, 과잉의 전자가 포토 다이오드(101)로부터 넘쳐서 리세트 레벨 Vn이 변화되어 버린다. 그 결과, 강한 광이 조사되고 있음에도 불구하고 차분 Vs-Vn이 감소된다. 이에 따라, 매우 밝은 물체임에도 불구하고 흑화 현상이 발생한다.
이러한 흑화 현상을 방지하기 위해, 신호 레벨 Vs가 포화되는 영역에 있는지, 혹은 리세트 레벨 Vn이 변화되는 영역에 있는지에 따라 입사광이 매우 강한지 여부를 검출하고, 그 검출 결과에 기초하여 차분 Vs-Vn을 취하는 처리를 행하는 것에 대한 보정을 행하도록 하고 있었다(예를 들면, 특허 문헌 1 참조).
보다 구체적으로는，도 7에 도시한 바와 같이, 화소 어레이부(201)로부터 N 메모리(202), S 메모리(203)를 통해서 각각 출력되는 리세트 레벨 Vn, 신호 레벨 Vs를 증폭하는 증폭기(204)와, 신호 레벨 Vs와 리세트 레벨 Vn 간의 차분을 취하는 차동 증폭기(205) 사이에 있어서의 리세트 레벨 Vn의 신호선 중에 스위치(206)를 삽입한다. 광 레벨 검출 회로(207)에서 신호 레벨 Vs가 소정의 레벨 Va 이상인지,혹은 리세트 레벨 Vn이 소정의 레벨 Vb인지를 검출했을 경우에는 스위치(206)를 오프(개방)하여, 차동 증폭기(205)에서의 차분을 취하는 처리를 중지하고，A/D 변환 회로(208)에서의 A/D 변환전의 신호에 대하여 보정을 행함으로써 흑화 현상을 방지하도록 하고 있었다.
혹은, 도 8에 도시한 바와 같이 광 레벨 검출 회로(207)에서 신호 레벨 Vs가 소정의 레벨 Va 이상인지, 혹은 리세트 레벨 Vn이 소정의 레벨 Vb인지를 검출했을 경우에도, 차동 증폭기(205)에서의 차분을 취하는 처리를 행하고, 그 차분을 A/D 변환 회로(208)에서 디지털 신호로 변환해서 메모리(209)에 저장한다. 광 레벨 검출 회로(207)에 의한 상기 상태의 검출 시에는, 메모리(209)로부터 차분 신호를 판독할 때에, 변환 회로(210)에 의해 그 차분 신호를 소정 레벨의 신호(신호 레벨 Va)로 변환하거나，혹은 광 레벨 검출 회로(207)의 포화 검출 신호에 의해 A/D 변환 회로(209)의 디지털 데이터를 포화 데이터로 변환함으로써 흑화 현상을 방지하도록 하고 있었다.
그러나, 전자의 기술에서는，A/D 변환 회로(208)에서의 A/D 변환 전의 신호에 대하여 보정을 행하기 위해서는 보정 신호용의 회로, 예를 들면 정전압 회로가 광 레벨 검출 회로(207) 이외에 필요하게 되기 때문에, 흑화 현상을 방지하는 회로로서 회로 규모가 커져 버린다고 하는 문제가 있다.
후자의 기술에서는，메모리(209)의 값에 대하여 보정을 행하기 위해서는, 보정 신호를 메모리(209)에 삽입시키기 위한 변환 회로(210)가 광 레벨 검출 회로(207) 이외에 필요하게 되기 때문에, 역시 흑화 현상을 방지하는 회로로서 회로 규모가 커져 버린다고 하는 문제가 있다.
따라서，회로 규모를 작게 억제하면서, 흑화 현상을 방지하는 것이 가능한 고체 촬상 장치 및 고체 촬상 장치의 구동 방법을 제공할 필요가 존재한다.
본 발명의 일실시예에 따르면, 광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부와, 상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과, 상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단과, 상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단을 포함하는 고체 촬상 장치가 제공된다.
본 발명의 다른 실시예에 따르면, 광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부와, 상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과, 상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단을 포함하는 고체 촬상 장치의 구동 방법으로서，상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 고체 촬상 장치의 구동 방법이 제공된다.
본 발명의 또다른 실시예에 따르면, 광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 행렬 형상으로 2차원적으로 배치되는 화소 어레이부와, 단위 화소의 행렬 형상 배열에 대하여 열 마다 배치되고, 상기 단위 화소로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 수단을 포함하며, 상기 아날로그-디지털 변환 수단은, 상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과, 상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하고, 그 계측된 결과를 상기 디지털 신호로 변환하는 계측 수단과, 상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단을 포함하는 고체 촬상 장치가 제공된다.
본 발명의 또다른 실시예에 따르면, 피사체로부터의 상(像) 광을 상기 고체 촬상 장치의 촬상면 상에 결상시키는 광학계를 포함하는 촬상 장치로서, 상기 고체 촬상 장치는, 광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부와, 상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과, 상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단과, 상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단을 포함하는 촬상 장치가 제공된다.
<실시예>
이하, 본 발명의 실시예에 대해서 도면을 참조해서 상세하게 설명한다.
도 9는 본 발명의 일 실시예에 따른 고체 촬상 장치, 예를 들면 행렬 형상의 화소 배열에 대하여 열마다 아날로그-디지털 변환 장치(이하, ADC(Analog-Digital Converter)라 약칭함)를 배치하여 이루어지는 열 병렬 ADC 탑재의 고체 촬상 장치(예를 들면, CMOS 이미지 센서)의 구성을 도시하는 블록도다.
도 9에서，단위 화소(11)는, 광전 변환 소자, 예를 들면 포토 다이오드와 화소 트랜지스터(화소내 증폭 트랜지스터)를 갖고，행렬 형상(n×m열)으로 2차원 배치됨으로써 화소 어레이부(12)를 구성하고 있다． 단위 화소(11)로서는, 예를 들면 도 1에 나타낸 4 트랜지스터 구성의 것을 이용할 수 있다. 단，본 발명의 단위 화소는 4 트랜지스터 구성의 것에 한정되는 것은 아니다.
화소 어레이부(12)의 n×m열의 화소 배치에 대하여, 행마다 행 제어선(13)(13-1∼13-n)이 배선되며, 열 마다 열 신호선(14)(14-1∼14-m)이 배선되어 있다. 화소 어레이부(12)의 행 어드레스나 행 주사의 제어는, 행 주사 회로(15)에 의해 행 제어선(13-1∼13-n)을 통해서 행해진다. 열 신호선(14-1∼14-m)의 각 일단측에는, ADC(16-1∼16-m)가 배치되어 열 처리부(열 병렬 ADC 블록)(17)를 구성하고 있다．
ADC(16-1∼16-m)에, 시간이 경과함에 따라서 변화되는 램프(RAMP) 파형의 참조 전압 RAMP를 생성하는 부분, 예를 들면 디지털-아날로그 변환 장치(이하, DAC(Digital-Analog Converter)라 약칭함)(18)와, 소정 주기의 클럭 신호 CK에 동기하여 카운트 동작을 행함으로써, 후술하는 비교기(20)에서 비교 동작이 행해지는 시간을 계측하는 계측부인 카운터(19)가 공통으로 설치되어 있다. 카운터(19)로서는, 예를 들면 업 카운터가 이용된다.
ADC(16) 각각은, 행 제어선(13-1∼13-n) 마다, 선택 행의 단위 화소(11)로부터 열 신호선(14-1∼14-m) 각각을 통해 얻어지는 아날로그 신호를, DAC(18)에서 생성되고 기준 신호로서 공급되는 참조 전압 RAMP와 비교하는 비교기(20)와, 이 비교기(20)의 비교 출력을 버퍼링하는 버퍼 회로(21)와, 이 버퍼 회로(21)를 통과한 비교기(20)의 비교 출력에 응답하여 카운터(19)의 카운트치를 유지하는 메모리 장치(22)와, 단위 화소(11)로부터 공급되는 아날로그 신호에 기초하여 소정의 촬상 조건을 검출하는 부분, 즉 단위 화소(11)가 리세트 되었을 때에 해당 단위화소(11)로부터 출력되는 리세트 레벨이 소정의 기준 레벨 이하가 되는 흑화 현상이 발생하는 촬상 조건을 검출하는 흑화 검출 회로(23)를 갖고，단위 화소(11)로부터 공급되는 아날로그 신호를 N 비트의 디지털 신호로 변환하는 기능을 갖고 있다.
열 처리부(17)의 ADC(16) 각각에 대한 열 어드레스나 열 주사의 제어는, 열 주사 회로(24)에 의해 행해진다. 즉, ADC(16) 각각에서 AD 변환된 N비트의 디지털 신호는, 열 주사 회로(24)의 열 주사에 의해 순서대로 2N 비트 폭의 수평 출력선(25)으로 판독되고, 수평 출력선(25)에 의해 신호 처리 회로(26)로 전송된다.
신호 처리 회로(26)는, 2N 비트 폭의 수평 출력선(25)에 대응한 2N 개의 센스 회로, 감산 회로 및 출력 회로를 포함한다. 타이밍 제어 회로(27)는, 마스터 클럭 MCK에 기초하여 행 주사 회로(15), ADC(16), DAC(18), 카운터(19) 및 열 주사 회로(24)의 각 동작에 필요한 클럭 신호 CK 또는 타이밍 신호를 생성하고, 이들 클럭 신호나 타이밍 신호를 해당하는 회로 부분에 공급한다.
상기 구성의 열 병렬 ADC 탑재 고체 촬상 장치(10)에서，화소 어레이부(12)의 화소(11)를 구동 제어하는 주변의 회로, 즉 행 주사 회로(15), 열 처리부(17), DAC(18), 카운터(19), 열 주사 회로(24), 신호 처리 회로(26) 및 타이밍 제어 회로(27)는, 화소 어레이부(12)와 동일한 반도체 칩(기판) 위에 집적된다.
다음으로，상기 구성의 열 병렬 ADC 탑재 고체 촬상 장치(10)에 있어서의 통상 촬상시의 동작에 대해서, 도 10의 타이밍차트를 이용하여 설명한다. 도 10에는, 참조 전압 RAMP, 단위 화소(11)의 플로팅 디퓨전(FD)부의 전위 Vfd, 비교 기(20)의 출력, 클럭 신호 CK, 카운터(19)의 출력(카운트치), 메모리 장치(22)에 저장되는 1회째의 메모리 값 N1, 2회째의 메모리 값 N2 및 신호 출력의 각 파형 및 타이밍 관계를 나타내고 있다.
선택 행의 단위 화소(11)로부터 열 신호선(14-1∼14-m)으로의 1회째의 판독 동작이 안정된 후, DAC(18)로부터 참조 전압 RAMP가 비교기(20)에 공급되고, 비교기(20)에서 FD부의 전위 Vfd에 따른 열 신호선(14-1∼14-m) 각각의 신호 전압 Vx와 참조 전압 RAMP 간의 비교 동작이 행해진다. 참조 전압 RAMP가 비교기(20)에 공급될 때, 카운터(19)가 클럭 신호 CK에 동기하여 1회째의 카운트 동작을 시작한다. 비교기(20)에서의 비교 동작에서，참조 전압 RAMP와 신호 전압 Vx가 동등하게 되었을 때, 비교기(20)의 출력 Vco의 극성이 반전된다. 이 비교기(20)의 출력 Vco의 극성 반전에 의해, 메모리 장치(22)에는 비교기(20)에서의 비교 시간에 따른 카운터(19)의 카운트치 N1이 유지된다.
이 1회째의 판독 동작에서는，단위 화소(11)의 리세트 성분 ΔV의 판독이 행해진다. 이 리세트 성분 ΔV 내에는, 단위 화소(11) 마다 변동되는 고정 패턴 노이즈가 오프셋으로서 포함되어 있다. 그러나，이 리세트 성분 ΔV의 변동은 일반적으로 작고, 리세트 레벨은 전체 화소에 공통이기 때문에，1회째의 판독 시의 열 신호선(14-1∼14-m) 각각의 신호 전압 Vx는 일반적으로 알려져 있다. 따라서，1회째의 리세트 성분 ΔV의 판독 시에는, 램프 파형의 참조 전압 RAMP을 조정함으로써, 비교기(20)에서의 비교 기간을 짧게 하는 것이 가능하다. 본 예에서는，7비트 분의 카운트 기간(128 클럭) 동안 리세트 성분 ΔV의 비교를 행하고 있다.
2회째의 판독에서는，리세트 성분 ΔV에 덧붙여 단위 화소(11) 마다의 입사광량에 따른 신호 성분의 판독이 1회째의 판독과 동일한 동작에 의해 행해진다. 즉, 선택 행의 단위 화소(11)로부터 열 신호선(14-1∼14-m)으로의 2회째의 판독 동작이 안정된 후, DAC(18)로부터 참조 전압 RAMP가 비교기(20)에 공급되고, 비교기(20)에 있어서 열 신호선(14-1∼14-m)의 신호 전압 Vx와 참조 전압 RAMP 간의 비교 동작이 행해진다.
참조 전압 RAMP가 비교기(20)에 공급될 때, 카운터(19)에서 클럭 신호 CK에 동기하여 2회째의 카운트 동작이 행해진다. 2회째의 비교 동작에서，참조 전압 RAMP와 신호 전압 Vx가 동등하게 되었을 때에, 비교기(20)의 출력 Vco의 극성이 반전된다. 이 비교기(20)의 출력 Vco의 극성 반전에 의해, 메모리 장치(22)에는 비교기(20)에서의 비교 시간에 따른 카운터(19)의 카운트치 N2가 유지된다. 이 때, 1회째의 카운트치 N1과 2회째의 카운트치 N2는, 메모리 장치(22) 내의 다른 장소에 유지된다.
전술한 AD 변환 동작의 종료 후, 열 주사 회로(112)의 열 주사에 의해, 메모리 장치(22)에 유지된 1회째 및 2회째의 N비트의 디지털 신호가 2N개의 수평 출력선(25)을 통하여 신호 처리 회로(26)에 공급되며, 신호 처리 회로(26) 내의 도시하지 않은 감산 회로에 있어서 (2회째의 신호)-(1회째의 신호)의 감산 처리가 이루어진 후에 외부로 출력된다. 그 후, 각 행마다 마찬가지의 동작이 반복되는 것에 의해 2차원 화상이 생성된다.
[흑화 검출 회로]
전술한 열 병렬 ADC 탑재 고체 촬상 장치(10)에서，본 발명은 열 처리부(17) 의 흑화 검출 회로(22)의 구성 및 그 동작을 특징으로 한다．
(회로예 1)
도 11은, 회로예 1에 따른 흑화 검출 회로(23A)의 구성을 도시하는 회로도이다. 단위 화소(11), 및 열 신호선(14)(14-1∼14-m)의 일단에 접속되는 정전류원(27)이 함께 도시되어 있다.
도 11에서，단위 화소(11)는, 포토 다이오드(111)와 같은 광전 변환 소자와, 전송 트랜지스터(112), 리세트 트랜지스터(113), 증폭 트랜지스터(114) 및 선택 트랜지스터(115)를 갖는 4 트랜지스터 구성으로 되어 있다. 이 단위 화소(11)는, 도 1에 나타낸 단위 화소(100)와, 선택 트랜지스터(115)의 접속 위치가 다를 뿐이며, 각 트랜지스터의 기본적인 기능은 동일하다. 단위 화소(11)로서는, 4 트랜지스터 구성에 한정되는 것은 아니고, 증폭 트랜지스터(114)를 선택 트랜지스터(115)의 기능을 갖게 한 3 트랜지스터 구성 등, 다른 구성의 것을 이용하는 것도 가능하다.
정전류원(27)은, 게이트 전극과 드레인 전극이 공통으로 접속되며, 소스 전극이 접지된 다이오드 접속의 n채널형 MOS 트랜지스터(271)와, 이 MOS 트랜지스터(271)와 게이트 전극이 공통으로 접속되며, 드레인 전극이 열 신호선(14)(14-1∼14-m)의 일단에 접속되며, 소스 전극이 접지된 n채널형 MOS 트랜지스터(272)를 갖는 구성으로 되어 있다.
본 예에 따른 흑화 검출 회로(23A)는, 입력 단자(31), 제어 단자(32∼34) 및 출력 단자(35)를 갖고，2개의 p채널형 MOS 트랜지스터(41, 42), 3개의 n채널형 MOS 트랜지스터(43∼45), 1개의 캐패시터(46), 2개의 스위치(47, 48) 및 3개의 인버 터(49∼51)에 의해 구성되어 있다.
이 흑화 검출 회로(23A)에서，입력 단자(41)에는, 단위 화소(11)로부터 열 신호선을 통하여 신호 전압 Vx가 공급된다. 제어 단자(42)에는, 소정의 기준 전압 Vs가 공급된다. 제어 단자(33)에는 리세트 신호 PSET가, 제어 단자(34)에는 래치 신호 LATCH가 각각 타이밍 제어 회로(26)(도 2 참조)로부터 공급된다.
MOS 트랜지스터(41)는, 전원 전위 Vdd에 소스 전극이, 제어 단자(33)에 게이트 전극이 각각 접속되어 있다. MOS 트랜지스터(43)는 검출 트랜지스터이며, MOS 트랜지스터(41)의 드레인 전극에 드레인 전극이, 제어 단자(42)에 게이트 전극이 각각 접속되어 있다. MOS 트랜지스터(44)는, MOS 트랜지스터(43)의 소스 전극에 드레인 전극이, 입력 단자(31)에 소스 전극이, 제어 단자(33)에 게이트 전극이 각각 접속되어 있다.
캐패시터(46)는, 예를 들면 MOS 캐패시터이며, MOS 트랜지스터(41)의 소스 전극과 드레인 전극 사이에 접속되어 있다. MOS 트랜지스터(42)는 버퍼 트랜지스터이며, MOS 트랜지스터(41)의 소스 전극에 드레인 전극이, M0S 트랜지스터(43)의 드레인 전극(MOS 트랜지스터(41)의 드레인 전극)에 게이트 전극이 각각 접속되어 있다. MOS 트랜지스터(45)는, MOS 트랜지스터(42)의 드레인 전극에 드레인 전극 및 게이트 전극이 공통으로 접속된 다이오드 접속으로 되어 있으며, 소스 전극이 접지되어 있다.
스위치(47)는, MOS 트랜지스터(42)의 드레인 전극(MOS 트랜지스터(45)의 드레인 전극 및 게이트 전극)에 일단이 접속되며, 제어 단자(34)를 통하여 입력되는 래치 신호 LATCH에 의해 온/오프(닫힘/개방) 제어된다. 스위치(48)는, 스위치(47)의 타단과 출력 단자(35) 사이에 접속되며, 제어 단자(34)를 통하여 입력되며, 인버터(49)에 의해 극성 반전되는 래치 신호 LATCH에 의해 온/오프 제어된다. 인버터(50, 51)는, 스위치(47)의 타단과 출력 단자(35) 사이에 직렬로 접속되어 있다.
상기 구성의 흑화 검출 회로(23A)에서，흑화 검출 회로(23A)가 화소 어레이(12)와 동일한 반도체 칩 위에 형성되고, MOS 트랜지스터(43)는, 단위 화소(11)의 증폭 트랜지스터(114)와 거의 동일한 트랜지스터 특성을 갖게 된다. 검출 트랜지스터인 MOS 트랜지스터(43)는, 열 신호선(14)을 통해서 단위 화소(11)의 출력 트랜지스터인 증폭 트랜지스터(114)와 소스 전극이 공통 접속되며, 그 공통 접속 노드에 MOS 트랜지스터(272)가 전류원으로서 접속됨으로써 차동 회로를 구성하고 있다． MOS 트랜지스터(43)와 열 신호선(14) 사이에는 MOS 트랜지스터(44)가, 증폭 트랜지스터(114)와 열 신호선(14) 사이에는 선택 트랜지스터(115)가 각각 개재하고 있다． 이들 트랜지스터(44, 115)도, 거의 동일한 트랜지스터 특성을 가지고 있다.
5개의 MOS 트랜지스터(41∼45) 및 1개의 캐패시터(46)는, 단위 화소(11)의 FD부의 전위 Vfd에 따른 열 신호선(14)(14-1∼14-m)의 신호 전압 Vx를 기준전압 Vs와 비교함으로써 흑화 현상의 발생을 검출하는 비교기 구성의 검출 회로(52)를 구성하고 있다． 그 구체적인 회로 동작에 대해서는 후술한다. 스위치(47, 48) 및 인버터(49∼51)는, 검출 회로(52)의 검출 결과를 1H 기간(H는 수평 기간) 유지하는 래치 회로(53)를 구성하고 있다．
MOS 트랜지스터(43)와 증폭 트랜지스터(114)를 거의 동일한 트랜지스터 특성 으로 하고 MOS 트랜지스터(44)와 선택 트랜지스터(115)를 거의 동일한 트랜지스터 특성으로 하고, MOS 트랜지스터(43)와 증폭 트랜지스터(114)에 의해 차동 회로를 형성함으로써, 이들 트랜지스터(43, 44, 114, 115)의 트랜지스터 특성을 상쇄할 수 있기 때문에, 트랜지스터 특성의 변동, 특히 임계치 전압 Vth의 변동을 없앨 수 있다.
보다 구체적으로는，MOS 트랜지스터(43)의 소스 전극과 증폭 트랜지스터(114)의 소스 전극이 열 신호선(14)을 통해서 공통으로 접속되는 것에 의해, 양쪽트랜지스터(43, 114)의 각 소스 전위가 동일한 전위로 된다. 이 때, MOS 트랜지스터(43)와 증폭 트랜지스터(114)가 거의 동일한 트랜지스터 특성을 갖기 때문에, 양쪽 트랜지스터(43, 114)에서의 기판 바이어스 효과에 의한 임계값 전압 Vth가 동일하게 변동하기 때문에, 그 변동분이 M0S 트랜지스터(43)와 증폭 트랜지스터(114)의 차동 동작에 의해 상쇄된다. 이는, MOS 트랜지스터(44)와 선택 트랜지스터(115)에 대해서도 마찬가지이다.
다음으로，상기 구성의 흑화 검출 회로(23A)의 회로 동작에 대해서, 도 12의 타이밍차트를 이용하여 설명한다. 도 12에서，Vrst는, 단위 화소(11)의 리세트 트랜지스터(113)의 게이트 전극에 인가되는 리세트 신호이다.
리세트 신호 PSET가 액티브("H" 레벨/Vdd 레벨)로 되는 흑화 검출 기간이 시작할 때까지는, 즉 리세트 신호 PSET가 비액티브("L" 레벨/GND 레벨)인 기간에서는，MOS 트랜지스터(41)가 온(도통) 상태, MOS 트랜지스터(44)가 오프(비도통) 상태에 있다. MOS 트랜지스터(41)가 온 상태에 있는 것에 의해, 캐패시터(46) 및 MOS 트랜지스터(42)의 게이트 용량에는, MOS 트랜지스터(41)를 통하여 전원 전압 Vdd분의 전하가 차지된다. 이 때, MOS 트랜지스터(42)가 오프 상태에 있기 때문에，MOS 트랜지스터(42)의 소스 전위는 "L" 레벨에 있다.
흑화 검출 기간에 들어가면, MOS 트랜지스터(41)가 오프 상태로 되고, MOS 트랜지스터(44)가 온 상태로 된다. 이 때, MOS 트랜지스터(43)의 게이트 전극에는 기준전압 Vs가 인가되어 있으므로, MOS 트랜지스터(43)는 게이트·소스간 전압 Vgs가 임계값 전압 Vth 이상으로 되면 온 상태로 된다. 이와 같이 하면，캐패시터(46) 및 MOS 트랜지스터(42)의 게이트 용량으로부터 전하가 MOS 트랜지스터(43)를 통하여 디스차지된다.
이 디스차지에 의해 MOS 트랜지스터(42)의 게이트 전위가 강하하여, 임계값 전압 Vth 이하로 되면, MOS 트랜지스터(42)가 온 상태로 되기 때문에, 해당 MOS 트랜지스터(42)의 소스 전위가 "H" 레벨이 된다. 본 흑화 검출 회로(23A)에서는，MOS 트랜지스터(42)의 게이트 노드의 용량값에 의해 회로의 검출 감도가 결정된다.
예를 들면, 리세트 레벨을 판독하는 통상의 P상(phase) 시의 증폭 트랜지스터(114)의 게이트 전위를 예를 들면 2.7V로 하고, 흑화 현상에서 P상 시의 증폭 트랜지스터(114)의 게이트 전위가 2.5V로 된 것으로 한다. 이 때, 기준 전압 Vs를 2.6V로 설정하고 있으면，MOS 트랜지스터(43)가 온 상태로 되기 때문에, 캐패시터(46) 및 MOS 트랜지스터(42)의 게이트 용량으로부터 전하가 MOS 트랜지스터(43)를 통하여 디스차지된다.
MOS 트랜지스터(42)의 게이트 전위가 강하하여 MOS 트랜지스터(42)가 온 상 태로 되는 것에 의해, MOS 트랜지스터(42)의 소스 전위, 즉 검출 회로(52)의 출력이 "H" 레벨로 되어, 흑화 현상이 검출된다. 한편，증폭 트랜지스터(114)의 게이트 전위가 2.7V인 경우에는, MOS 트랜지스터(43)가 온 상태로 되지 않기 때문에, MOS 트랜지스터(42)의 소스 전위, 즉 검출 회로(52)의 출력은 "L"레벨인 채로 된다.
흑화 검출시의 검출 회로(52)의 출력, 즉 MOS 트랜지스터(42)의 "H" 레벨의 소스 전위는, 래치 회로(53)에 의해 1H 기간 유지된 후, 흑화 검출 신호 SUNOUT로서 출력된다. 이 흑화 검출 신호 SUNOUT는, 도 9의 비교기(20)의 후단에 설치된 버퍼 회로(21)에 공급된다.
흑화 검출 회로(23A)의 검출 감도가 지나치게 민감할 경우에는, 버퍼 트랜지스터인 MOS 트랜지스터(42)의 게이트 용량의 용량값, 보다 구체적으로는 캐패시터(46)의 용량값을 적당히 변경함으로써 검출 감도를 조정할 수 있다．
도 13은, 버퍼 회로(21)의 회로예를 도시하는 회로도다. 도 13에 도시한 바와 같이 본 예에 따른 버퍼 회로(21)는, 게이트 전극끼리 및 드레인 전극끼리가 공통으로 접속된 p채널형 MOS 트랜지스터(61) 및 n채널형 MOS 트랜지스터(62)로 이루어지는 1단째의 인버터와, 게이트 전극끼리 및 드레인 전극끼리가 공통으로 접속된 p채널형 MOS 트랜지스터(63) 및 n채널형 MOS 트랜지스터(64)로 이루어지는 2단째의 인버터를 포함한다. 1단째의 인버터 및 2단째의 인버터는 세로 접속되어 있다.
p채널형 MOS 트랜지스터(61)의 소스 전극과 전원 전위 Vdd 사이에 p채널형 MOS 트랜지스터(65)가 접속되며, 2단째의 인버터의 입력 노드(1단째의 인버터의 출력 노드)와 접지와의 사이에 n채널형 MOS 트랜지스터(66)가 접속되어 있다.
상기 구성의 버퍼 회로(21)에서，흑화 검출 회로(23A)에 의해 흑화 현상이 검출 되지 않을 때는, 흑화 검출 회로(32A)로부터 "L" 레벨이 출력되기 때문에, p채널형 MOS 트랜지스터(65)가 온 상태, n 채널형 MOS 트랜지스터(66)가 오프 상태로 되기 때문에, 비교기(20)의 출력 Vco가 1단째의 인버터에서 극성 반전되고, 또한 2단째의 인버터에서 극성 반전되어 외부로 출력된다.
흑화 검출 회로(23A)에서 흑화 현상이 검출되었을 때는, 흑화 검출 회로(23A)로부터 "H" 레벨의 흑화 검출 신호 SUNOUT가 출력되기 때문에, p채널형 MOS 트랜지스터(65)가 오프 상태로 되기 때문에 1단째의 인버터가 비활성화 상태로 되고, n 채널형 MOS 트랜지스터(66)가 온 상태로 되기 때문에 2단째의 인버터의 입력 노드가 GND 레벨에 고정된다. 그 결과, 버퍼 회로(21)의 출력은 "H" 레벨에 고정된다.
다음으로，열 배열 ADC 탑재 고체 촬상 장치에 있어서의 흑화 검출시의 동작에 대해서, 도 14의 타이밍차트를 이용하여 설명한다. 도 14에는, 참조 전압 RAMP, 단위 화소(11)의 FD부의 전위 Vfd, 래치 신호 LATCH, 리세트 신호 PSET, 흑화 검출 회로(23)의 출력, 비교기(20)의 출력, 클럭 신호 CK, 카운터(19)의 출력(카운트치), 메모리 장치(22)에 저장되는 1회째의 메모리 값 N1, 2회째의 메모리 값 N2 및 신호 출력의 파형 및 타이밍 관계를 나타내고 있다.
실제 동작에서는，흑화 현상의 본 검출 동작을 행하기 전에, 래치 신호 LATCH를 "H" 레벨(액티브)로 설정하고, 리세트 신호 PSET를 "H" 레벨로 설정함으로써, 흑화 검출 회로(23A)의 리세트 동작으로서 일시 검출 동작을 행한다(도 14의 기간 A). 이 일시 검출 동작을 행하는 것은 다음의 이유에 의해서이다.
즉, 도 11의 흑화 검출 회로(23A)에서，MOS 트랜지스터(45)가 다이오드 접속으로 되어 있으며, 전회의 동작에 의해 MOS 트랜지스터(45)의 드레인 전위가 GND 레벨, 또는 MOS 트랜지스터(45)의 임계치 전압 Vth로 고정되어 있기 때문에, 흑화 현상의 본 검출 동작을 행하기 전에, 열마다의 흑화 검출 회로(23A)의 리세트 상태를 일치시키기 위해서 일시 검출 동작을 행한다.
리세트를 위한 일시 검출 동작을 행한 후에, 흑화 검출 회로(23A)에 의한 흑화 현상의 발생의 유무를 검출하는 본 검출 동작으로 이행한다. 흑화 현상이 일어나고 있을 때에는, 흑화 검출 회로(23A)는 "H" 레벨의 흑화 검출 신호 SUNOUT를 출력한다. 이에 의해，버퍼 회로(21)는, 비교기(20)의 비교 출력 Vco를 "H" 레벨, 즉 비교 동작 개시전의 논리 상태로 고정한다.
비교기(20)의 비교 출력 Vco가 "H" 레벨 고정이라고 하는 것은, 메모리 장치(22)에 대하여 비교기(20)로부터 카운터(19)의 카운트치를 전송하기 위한 트리거가 공급되지 않는 것을 의미한다. 따라서，카운터(19)는 클럭 신호 CK의 공급이 정지할 때까지 카운트 동작을 풀 카운트값에 도달할 때까지 계속해서 행한다. 따라서，메모리 장치(22)에는, P상(1회째의 판독 기간/리세트 기간) 또는 D상(2회째의 판독 기간/신호 판독 기간)에서도, 비교기(20)에서의 비교 시간에 관계없이, 카운터(19)의 풀 카운트값이 받아들여져 유지된다.
P상, D상의 카운터(19)의 풀 카운트값은, 신호 처리 회로(26)에서의 CDS 처리 후는 백 신호 레벨로 된다. 따라서，태양 광과 같은 매우 강한 광이 단위 화소(11)에 입사했다고 해도, CDS 처리 후의 신호 레벨이 백 신호 레벨로 되기 때문에, 가장 밝은 부분이 검게 되는 흑화 현상을 방지할 수 있다．
(회로예 2)
도 15는, 회로예 2에 따른 흑화 검출 회로(23B)의 구성을 도시하는 회로도이며, 도면 중, 도 11과 동등 부분에는 동일 부호를 붙여서 나타내고 있다.
회로예 2에 따른 흑화 검출 회로(23B)는, MOS 트랜지스터(43)가 게이트 전극과 드레인 전극이 공통 접속된 다이오드 접속으로 되어 있으며, MOS 트랜지스터(43)의 게이트 전극에 기준 전압 Vs를 공급하지 않는 구성으로 되어 있다. MOS 트랜지스터(44)의 게이트 전극에는, 제어 단자(36)를 통하여 리세트 신호 PSET와 다른 리세트 신호 NSET를 공급하는 구성으로 되어 있다. 그 이외의 회로 구성은, 기본적으로 도 3의 회로 구성과 같다.
도 16은 흑화 검출 회로(23B)의 동작을 나타내는 타이밍차트이다. 도 16에 도시한 바와 같이, 리세트 신호 PSET는, 1H의 대부분의 기간에서 비액티브("H" 레벨)에 있고, 1H의 종료 직전에 액티브("L" 레벨)로 되는 펄스 신호이다. 리세트 신호 NSET는, 1H의 개시시에 단위 화소(11)의 리세트 트랜지스터(113)의 게이트 전극에 공급되는 리세트 신호 Vrst에 동기하여 액티브("H" 레벨)로 되고, 그 후 한 번 비액티브가 된 후 P상 기간 동안에 다시 액티브가 되는 펄스 신호이다.
이전의 판독이 종료된 후에, 즉 이전의 1H의 종료 직전에 리세트 신호 PSET가 "L" 레벨로 되고, MOS 트랜지스터(41)가 온 상태로 되기 때문에, 캐패시터(46) 및 MOS 트랜지스터(42)의 게이트 용량에는, MOS 트랜지스터(41)를 통하여 전원 전압 Vdd 분의 전하가 차지된다.
1H의 개시시에, 즉 P상 기간의 초기에 리세트 신호 NSET가 "H" 레벨로 되고, MOS 트랜지스터(44)가 한번 온 상태로 된다. 이 때의 열 신호선(14)의 신호 전압 Vx와 MOS 트랜지스터(43)의 임계값 전압 Vth를 가산한 전압 분，즉 Vx+Vth 분의 전하가 캐패시터(46) 및 MOS 트랜지스터(42)의 게이트 용량으로 차지된다.
그 후, 리세트 신호 NSET는 한번 "L" 레벨이 된 후, P상 기간 동안에 또 한번 "H" 레벨이 된다. 이에 의해，MOS 트랜지스터(44)가 한번 오프 상태로 된 후, P상 기간 동안에 다시 온 상태로 된다. 이 때, 열 신호선(14)의 신호 전압 Vx가, MOS 트랜지스터(44)가 첫 번째에 온했을 때의 전압 Vx+Vth보다도, MOS 트랜지스터(43)의 임계값 전압 Vth 분만큼 전압 강하하여 있으면，MOS 트랜지스터(43)가 온 상태로 되기 때문에, 캐패시터(46) 및 MOS 트랜지스터(42)의 게이트 용량의 전하가 디스차지된다.
이 디스차지에 의해 MOS 트랜지스터(42)의 게이트 전위가 강하하여, 임계값전압 Vth 미만으로 되면, MOS 트랜지스터(42)가 온 상태로 되기 때문에, MOS 트랜지스터(42)의 소스 전위, 즉 검출 회로(52)의 출력이 "H" 레벨이 된다.
한편，MOS 트랜지스터(44)가 두 번째에 온했을 때의 열 신호선(14)의 신호 전압 Vx가, MOS 트랜지스터(44)가 첫 번째에 온했을 때의 그것과 거의 변하지 않는 경우, 구체적으로는 MOS 트랜지스터(43)의 임계값 전압 Vth 이하인 경우에는, MOS 트랜지스터(42)의 소스 전위, 즉 검출 회로의 출력은 "L" 레벨인 채로 된다.
흑화 검출시의 검출 회로의 출력, 즉 MOS 트랜지스터(42)의 "H" 레벨의 소스 전위는, 래치 회로(53)에 의해 1H 기간 유지된 후, 흑화 검출 신호 SUNOUT로서 출력된다. 이 흑화 검출 신호 SUNOUT는, 도 9의 비교기(20)의 후단에 설치된 버퍼 회로(21)에 공급된다.
이 회로예 2에 따른 흑화 검출 회로(23B)는, 회로예 1에 따른 흑화 검출 회로(23A)에 비하여, 기준 전압 Vs를 이용하지 않고 타이밍 제어만으로 동등한 검출 동작을 실현할 수 있다. 기준 전압 Vs를 필요로 하지 않는 것에 의해, 각종 전압값의 전압을 발생하는 전원 회로의 구성을, 회로예 1에 따른 흑화 검출 회로(23A)에 비하여 간략화할 수 있는 이점이 있다.
회로예 1, 2에 따른 흑화 검출 회로(23A, 23B)가, 5개의 MOS 트랜지스터(41∼45) 및 1개의 캐패시터(46)로 이루어지는 검출 회로(52)와, 2개의 스위치(47, 48) 및 3개의 인버터(49∼51)로 이루어지는 래치 회로(53)에 의해 구성된 매우 간단한 회로 구성으로 되어 있으며, 흑화 검출 회로(23A, 23B)의 검출 출력에 기초하여 비교기(20)의 비교 출력 Vco를 그대로 출력하거나，비교기(20)의 비교 출력 Vco를 비교 개시 전의 상태로 고정으로 할 지를 전환하는 만큼의 구성이기 때문에, 흑화 현상을 방지하기 위한 회로를 소규모의 회로 구성으로 실현할 수 있다.
흑화 현상을 방지하기 위한 회로를 소규모의 회로 구성으로 실현할 수 있는 것에 의해, 열 마다 ADC(16)(16-1∼16-m)를 배치하여 이루어지는 열 병렬 ADC 탑재 고체 촬상 장치의 경우와 같이, 흑화 현상을 방지하는 회로를 열 마다 배치하는 것 에 있어서, 레이아웃 면적에 제약이 있었다 해도 그 제약 내에서 배치할 수 있고, 그 결과, 태양 광과 같은 매우 강한 광이 입사했을 때에 발생하는 흑화 현상을 확실하게 방지할 수 있는 열 병렬 ADC 탑재 고체 촬상 장치를 실현할 수 있게 된다.
회로예 1, 2에 따른 흑화 검출 회로(23A, 23B)에서，입력 단의 MOS 트랜지스터(43)와 이에 열 신호선(14)을 통하여 접속된 증폭 트랜지스터(114)가 차동 회로를 구성한다. 이들 트랜지스터(43, 114)가 거의 동일한 트랜지스터 특성을 가지면，이들 임계값 전압 Vth의 변동분을 캔슬할 수 있기 때문에, 임계값 전압 Vth의 변동에 의존하기 어려운 회로 동작을 실현할 수 있게 된다.
임계값 전압 Vth의 변동에 의존하기 어려운 회로 동작에 따라，열 병렬 ADC 탑재 고체 촬상 장치에 있어서 큰 효과를 발휘할 수 있다. 즉, 각 열 마다 임계값 전압 Vth의 변동분을 캔슬하고, 임계값 전압 Vth의 변동에 의존하기 어려운 회로 동작을 실현할 수 있음으로써, 단위 화소(11)의 증폭 트랜지스터(114)의 임계값 전압 Vth에 각 열 마다 변동이 있었다고 해도, 각 열마다의 신호 레벨에 임계값 전압 Vth의 변동의 영향이 나타나는 일이 없다. 따라서, 각 열마다에서의 검출 레벨에 변동이 나타나지 않는다.
상기 실시예에서는，흑화 검출 회로(23)(23A, 23B)에 의한 흑화 현상의 발생 검출을, 단위 화소(11)의 리세트 레벨을 판독하는 P상 기간의 처음에 행하는 것으로 하였지만, P상 기간과 D상 기간 사이에 행하도록 하는 것도 가능하다.
상기 실시예에서는，열 병렬 ADC 탑재 고체 촬상 장치에 적용했을 경우를 예 로 들어서 설명했지만, 본 발명은 이 적용 예에 한정되는 것은 아니고, 예를 들면 도 7이나 도 8에 도시한 바와 같은 구성의 고체 촬상 장치에도 적용가능하다.
상기 실시예에서는，카운터(19)로서 업 카운터를 이용하여, 카운터(19)를 ADC(16-1∼16-m) 각각에 대하여 공통으로 설치하는 구성으로 하였지만, 카운터(19)로서 업/다운 카운터를 이용하여, 업/다운 카운터를 ADC(16-1∼16-m) 마다 설치한 구성을 채용하는 것도 가능하다. 카운터(19)로서 업/다운 카운터를 이용하는 것에 의해, ADC(16-1∼16-m) 각각에 있어서 D상의 신호 레벨과 P상의 리세트 레벨 간의 차분을 취하는 CDS 처리를 실현할 수 있다.
[적용 예]
상기 실시예에 따른 열 병렬 ADC 탑재 고체 촬상 장치(10)는, 비디오　카메라나 디지털 스틸 카메라 외에도 휴대 전화 등의 모바일 기기 대상 카메라 모듈 등의 촬상 장치에서，그 촬상 디바이스(화상 입력 장치)로서 이용하기에 적합한 것이다.
도 17은, 본 발명의 실시예에 따른 촬상 장치의 구성을 도시하는 블록도이다. 도 17에 도시한 바와 같이 본 예에 따른 촬상 장치는, 렌즈(71)를 포함하는 광학계, 촬상 디바이스(72), 카메라 신호 처리 회로(73) 및 시스템 컨트롤러(74)를 포함한다.
렌즈(71)는, 피사체로부터의 상 광을 촬상 디바이스(72)의 촬상면에 결상한다. 촬상 디바이스(72)는, 렌즈(71)에 의해 촬상면에 결상된 상 광을 화소 단위의 전기 신호로 변환하여 얻어지는 화상 신호를 출력한다. 이 촬상 디바이스(72)로서, 전술한 실시예에 따른 열 병렬 ADC 탑재 고체 촬상 장치(10)가 이용된다.
카메라 신호 처리부(73)는, 촬상 디바이스(72)로부터 출력되는 화상 신호에 대하여 각종 신호 처리를 행한다. 시스템 컨트롤러(74)는, 촬상 디바이스(72) 또는 카메라 신호 처리부(73)에 대한 제어를 행한다. 특히, 촬상 디바이스(72)의 열 병렬 ADC가, 화소 전체의 정보를 판독하는 프로그레시브 주사 방식에서의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드시에 비하여, 화소의 노광 시간을 1/N으로 설정하여 프레임 레이트를 n배로 증가시키는 고속 프레임 레이트 모드의 각 동작 모드에 대응한 AD 변환 동작이 가능하면, 외부로부터의 지령에 따라 동작 모드의 전환 제어를 행할 수 있다.
당업자라면, 첨부된 특허 청구 범위 또는 그 등가물의 범주 내에 있는 한 여러 변경, 조합, 세부 조합 및 수정이 설계 요건 및 그 밖의 요소에 따라 발생될 수 있음을 알 것이다.
본 발명에 따르면, 검출 수단이 소정의 촬상 조건을 검출했을 때에, 비교부의 비교 출력을 비교 개시 전의 상태로 고정하는 것만의 간단한 구성으로, 회로규모를 작게 억제하면서, 흑화 현상을 방지할 수 있다．

Claims (7)

  1. 고체 촬상 장치로서,
    광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부와,
    상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과,
    상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단과,
    상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단
    을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 검출 트랜지스터는, 상기 단위 화소의 상기 출력 트랜지스터와 차동 회로를 구성하고 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 제3항에 있어서,
    상기 검출 수단은, 상기 검출 트랜지스터의 드레인 전극에 게이트 전극이 접속되며 상기 검출 트랜지스터에 의한 검출 전에 게이트 용량이 전원 전위로 차지되는 버퍼 트랜지스터를 가지며, 상기 버퍼 트랜지스터의 게이트 용량의 용량값에 의해 검출 감도가 조정가능한 것을 특징으로 하는 고체 촬상 장치.
  5. 광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부와,
    상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과,
    상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단을 포함하는 고체 촬상 장치의 구동 방법으로서，
    상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  6. 고체 촬상 장치로서,
    광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 행렬 형상으로 2차원적으로 배치되는 화소 어레이부와,
    상기 단위 화소의 행렬 형상 배열에 대하여 열 마다 배치되고, 상기 단위 화소로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환 수단
    을 포함하며,
    상기 아날로그-디지털 변환 수단은,
    상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과,
    상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하고, 그 계측된 결과를 상기 디지털 신호로 변환하는 계측 수단과,
    상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  7. 고체 촬상 장치와,
    피사체로부터의 상(像) 광을 상기 고체 촬상 장치의 촬상면 상에 결상시키는 광학계를 포함하는 촬상 장치로서,
    상기 고체 촬상 장치는,
    광전 변환 소자, 및 상기 광전 변환 소자에서의 광전 변환에 의해 얻어지는 전하에 따른 신호를 출력하는 출력 트랜지스터를 포함하는 단위 화소가 복수 배치되어 있는 화소 어레이부와,
    상기 단위 화소로부터 출력되는 신호를 램프 파형의 기준 신호와 비교하는 비교 수단과,
    상기 비교 수단으로의 상기 기준 신호의 공급에 동기하여 동작을 개시하고, 상기 비교 수단의 비교 출력이 반전될 때까지 동작을 계속함으로써, 상기 비교 수단의 비교가 완료될 때까지의 시간을 계측하는 계측 수단과,
    상기 단위 화소가 리세트될 때 당해 단위 화소로부터 출력되는 리세트 레벨이 미리 결정된 기준 레벨 이하로 되는 미리 결정된 촬상 조건을 검출 트랜지스터로 검출하고, 상기 미리 결정된 촬상 조건이 검출되었을 때 상기 검출 트랜지스터로부터 출력되는 출력 신호에 의해 상기 비교 수단의 비교 출력을 비교 개시 전의 상태로 고정하는 검출 수단
    을 포함하는 것을 특징으로 하는 촬상 장치.
KR1020060071228A 2005-07-29 2006-07-28 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 KR101258288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00219844 2005-07-29
JP2005219844A JP4529834B2 (ja) 2005-07-29 2005-07-29 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Publications (2)

Publication Number Publication Date
KR20070015056A KR20070015056A (ko) 2007-02-01
KR101258288B1 true KR101258288B1 (ko) 2013-04-25

Family

ID=37674748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071228A KR101258288B1 (ko) 2005-07-29 2006-07-28 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치

Country Status (5)

Country Link
US (1) US7715661B2 (ko)
JP (1) JP4529834B2 (ko)
KR (1) KR101258288B1 (ko)
CN (1) CN100515050C (ko)
TW (1) TWI319957B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746197B1 (ko) * 2005-12-08 2007-08-06 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
JP4396655B2 (ja) * 2006-03-06 2010-01-13 ソニー株式会社 固体撮像装置
JP5162946B2 (ja) * 2007-04-18 2013-03-13 ソニー株式会社 データ転送回路、固体撮像素子、およびカメラシステム
JP2008306695A (ja) * 2007-05-10 2008-12-18 Sony Corp データ転送回路、固体撮像素子、およびカメラシステム
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP4386118B2 (ja) 2007-08-31 2009-12-16 ソニー株式会社 撮像回路
JP5188221B2 (ja) 2008-03-14 2013-04-24 キヤノン株式会社 固体撮像装置
GB2460260A (en) * 2008-05-22 2009-11-25 Isis Innovation Image sensor
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP5108713B2 (ja) * 2008-10-10 2012-12-26 パナソニック株式会社 固体撮像装置及び撮像装置
JP2011223270A (ja) 2010-04-08 2011-11-04 Toshiba Corp 固体撮像装置およびその制御動作
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP5606182B2 (ja) 2010-06-30 2014-10-15 キヤノン株式会社 固体撮像装置
JP5901186B2 (ja) * 2011-09-05 2016-04-06 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5362080B2 (ja) * 2011-10-07 2013-12-11 キヤノン株式会社 固体撮像装置及び撮像システム
JP5943576B2 (ja) * 2011-10-07 2016-07-05 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP2013192059A (ja) * 2012-03-14 2013-09-26 Sony Corp 固体撮像装置および駆動方法、並びに、電子機器
JP5938105B2 (ja) * 2012-10-25 2016-06-22 シャープ株式会社 固体撮像装置
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
CN114390231A (zh) * 2015-02-23 2022-04-22 索尼公司 比较器以及固态图像拾取装置
US10401611B2 (en) 2015-04-27 2019-09-03 Endochoice, Inc. Endoscope with integrated measurement of distance to objects of interest
CN113132660A (zh) * 2016-05-20 2021-07-16 株式会社尼康 摄像元件及摄像装置
JP6690660B2 (ja) * 2017-04-10 2020-04-28 株式会社デンソー 光計測装置
JP6871815B2 (ja) 2017-06-30 2021-05-12 キヤノン株式会社 撮像装置及びその駆動方法
JP7129671B2 (ja) 2017-10-16 2022-09-02 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム
US11483498B2 (en) * 2018-09-28 2022-10-25 Sony Semiconductor Solutions Corporation Solid imaging element, control method for solid imaging element, and electronic apparatus
JP7176917B2 (ja) * 2018-10-02 2022-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
KR20220088697A (ko) * 2019-10-31 2022-06-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 과광량 검지 회로, 수광 소자, 및 전자 기기
CN111402284B (zh) * 2020-03-17 2023-07-25 中国人民解放军国防科学技术大学 一种基于三维连通性的图像阈值测定方法及装置
JP7145989B2 (ja) * 2020-04-01 2022-10-03 シャープ株式会社 固体撮像素子
JP2022164425A (ja) * 2021-04-16 2022-10-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11758302B2 (en) 2021-09-03 2023-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging method, and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232291A (ja) * 2001-02-02 2002-08-16 Riniaseru Design:Kk アナログ−デジタル変換器及びこれを用いたイメージセンサ
JP2004248304A (ja) * 2004-02-26 2004-09-02 Canon Inc 撮像装置
JP2004304413A (ja) * 2003-03-31 2004-10-28 Shoji Kawahito イメージセンサ用２段階ａ／ｄ変換器
JP2004312700A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 撮像装置及び撮像方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2362063C3 (de) * 1973-12-13 1979-11-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Erfassen von physiologischen elektrischen Meßsignalen
JP3517614B2 (ja) * 1998-12-25 2004-04-12 株式会社東芝 固体撮像装置
JP3581624B2 (ja) * 2000-02-14 2004-10-27 キヤノン株式会社 比較器、ａ／ｄ変換装置、およびそれらを用いた光電変換装置
JP4511066B2 (ja) * 2001-03-12 2010-07-28 オリンパス株式会社 撮像装置
JP4053007B2 (ja) * 2004-01-09 2008-02-27 シャープ株式会社 固体撮像素子およびその信号読み出し方法
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
KR100660858B1 (ko) * 2005-01-28 2006-12-26 삼성전자주식회사 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232291A (ja) * 2001-02-02 2002-08-16 Riniaseru Design:Kk アナログ−デジタル変換器及びこれを用いたイメージセンサ
JP2004312700A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 撮像装置及び撮像方法
JP2004304413A (ja) * 2003-03-31 2004-10-28 Shoji Kawahito イメージセンサ用２段階ａ／ｄ変換器
JP2004248304A (ja) * 2004-02-26 2004-09-02 Canon Inc 撮像装置

Also Published As

Publication number Publication date
CN100515050C (zh) 2009-07-15
JP2007036916A (ja) 2007-02-08
US7715661B2 (en) 2010-05-11
CN1905635A (zh) 2007-01-31
JP4529834B2 (ja) 2010-08-25
US20070023788A1 (en) 2007-02-01
KR20070015056A (ko) 2007-02-01
TW200721813A (en) 2007-06-01
TWI319957B (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR101258288B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
JP4363390B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
KR101241485B1 (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
CN107786821B (zh) 像素电路及其操作方法
US8493489B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8068155B2 (en) Solid-state image sensor and driving method thereof, and image sensor
US7502060B2 (en) Solid-state imaging device providing wide dynamic range and high low-illuminance sensitivity
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US9123620B2 (en) Solid-state image capture device, drive method therefor, and electronic apparatus
US9124834B2 (en) Solid-state image sensing device having signal holding circuits for holding image digital signals converted by analog-digital converters
WO2007099850A1 (ja) 固体撮像装置及び固体撮像装置の信号生成方法
JP4956750B2 (ja) イメージセンサのための画素及びイメージセンサデバイス
KR20170067187A (ko) 픽셀 전원 노이즈 제거 장치 및 그 방법과, 그를 이용한 씨모스 이미지 센서
JPWO2018163895A1 (ja) 固体撮像装置、およびそれを用いるカメラシステム
KR100809680B1 (ko) Ｃｍｏｓ 이미지 센서의 클램프 회로
JP4300654B2 (ja) 固体撮像装置
JP2000209508A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 6