JP7129671B2 - 撮像装置及びカメラシステム - Google Patents

撮像装置及びカメラシステム Download PDF

Info

Publication number
JP7129671B2
JP7129671B2 JP2018171874A JP2018171874A JP7129671B2 JP 7129671 B2 JP7129671 B2 JP 7129671B2 JP 2018171874 A JP2018171874 A JP 2018171874A JP 2018171874 A JP2018171874 A JP 2018171874A JP 7129671 B2 JP7129671 B2 JP 7129671B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
gate
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018171874A
Other languages
English (en)
Other versions
JP2019075779A (ja
Inventor
信 荘保
雅史 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019075779A publication Critical patent/JP2019075779A/ja
Application granted granted Critical
Publication of JP7129671B2 publication Critical patent/JP7129671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、撮像装置及びカメラシステムに関する。
近年、高解像度な撮像装置が提案されている。高解像度な撮像装置において、これまで以上に低ノイズ化が望まれている。特許文献１には、サンプルホールド回路を有する撮像装置が開示されている。特許文献１に記載の撮像装置では、サンプルホールドをオフすることにより、電圧生成部のノイズが画素信号に重畳されることを抑制する。
特開２００９－２２５００４号公報
ノイズが低減された撮像装置が求められている。
本開示の一態様に係る撮像装置は、光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、ソース、ドレイン及びゲートを有し、前記ソース及び前記ドレインの一方が前記出力信号線に電気的に接続される負荷トランジスタと、前記負荷トランジスタの前記ゲートに電気的に接続され、第１電圧及び第２電圧のいずれか一方を選択的に前記ゲートに供給する電圧供給回路と、を備える。
包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示は、ノイズが低減された撮像装置又はカメラシステムを提供できる。
図１は、第１実施形態に係る撮像装置の構成を示す図である。 図２は、第１実施形態に係る電圧供給回路の構成を示す図である。 図３は、第１実施形態に係る撮像装置の動作を示すタイミングチャートである。 図４は、第１実施形態に係る撮像装置の動作の変形例を示すタイミングチャートである。 図５は、第２実施形態に係る電圧供給回路を示す図である。 図６は、第３実施形態に係る電圧供給回路を示す図である。 図７は、第４実施形態に係る撮像装置の構成を示す図である。 図８は、第５の実施形態に係るカメラシステムの構成例を示すブロック図である。 図９は、回路ノイズの周波数依存性を示す図である。
（本開示に至った知見）
一般に、固体撮像装置から発生するノイズは、その種類により横線ノイズ（Ｈｏｒｉｚｏｎｔａｌ Ｎｏｉｓｅ）と縦線ノイズ（Ｖｅｒｔｉｃａｌ Ｎｏｉｓｅ）とに大別できる。さらに、横線ノイズと縦線ノイズとの各々は、ＦＰＮ（Ｆｉｘｅｄ Ｐａｔｔｅｒｎ Ｎｏｉｓｅ）と、ランダムノイズとに起因する。
ＦＰＮが発生する画素はデバイス毎に決まっている。そのため、予めノイズのパターンを装置に保持しておき、撮像装置の後段に接続されたＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などによって撮影ごとに画像を補正することにより、ノイズの大部分を除去できる。
これに対して、ランダムノイズは、ノイズが発生する位置とレベルが撮影ごとにランダムである。そのため、ＦＰＮと同様な方法では横線ノイズを補正することができない。特に、同じ行に位置する画素であっても、それぞれ異なる垂直信号線に接続されるため、横線ランダムノイズの補正は困難である。このため、横線ランダムノイズの絶対量の低減、あるいは、効果的な補正方法が望まれている。
従来、画素内に増幅トランジスタを有する撮像装置が知られている。画素が増幅トランジスタを有する場合には、ソースフォロワ動作をさせるために一定電流を増幅トランジスタに供給するのが一般的である。このため垂直出力線に接続された定電流供給用ＭＯＳトランジスタである負荷トランジスタから増幅トランジスタに定電流を供給する構成が知られている。このような構成において、例えば、電圧供給回路から複数の負荷トランジスタのゲートに定電圧が供給される。また、電圧供給回路はトランジスタを用いて構成されている。
図９は、回路ノイズの周波数依存性を示す図である。図９に示すように一般にトランジスタ回路には、１／ｆノイズと熱ノイズとが生ずることが知られている。１／ｆノイズは、動作時にそのパワースペクトルが回路の周波数ｆの逆数に比例する性質を持つ。熱ノイズは、そのパワースペクトルが周波数に対して一定である。これらのノイズが電圧供給配線の電位の時間的変動を引き起こす。図９に示すように、周波数が低い領域では１／ｆノイズが支配的であり、周波数が高い領域では熱ノイズが支配的である。
電圧供給回路を構成するトランジスタで発生した１／ｆノイズは、複数の垂直信号線のそれぞれに対応して設けられた負荷トランジスタに伝わる。また、同一行に配置された複数の画素のそれぞれは、ある時点において、対応する垂直信号線に接続され、負荷トランジスタによって供給される一定電流により画素信号が読み出される。したがって、ある時点において各負荷トランジスタに伝わった１／ｆノイズは、その時点において読み出される同一行に配置された複数の画素の画素信号に影響を及ぼす。これにより、横線ノイズが発生する。具体的には、特許文献１に記載の撮像装置では、電圧供給配線に常に接続されているトランジスタがある。そのトランジスタで発生するノイズが、画素信号に重畳される可能性がある。
本開示では、上記課題に鑑み、横線ノイズの発生が低減できる撮像装置について説明する。
本開示の概要は以下のとおりである。
［項目１］
光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、ソース、ドレイン及びゲートを有し、前記ソース及び前記ドレインの一方が前記出力信号線に電気的に接続される負荷トランジスタと、前記負荷トランジスタの前記ゲートに電気的に接続され、第１電圧及び第２電圧のいずれか一方を選択的に前記ゲートに供給する電圧供給回路と、を備える、撮像装置。
［項目２］
前記電圧供給回路に対し、前記第１電圧及び前記第２電圧のいずれか一方を選択的に前記ゲートに供給させる制御回路をさらに備える、項目１に記載の撮像装置。
［項目３］
前記電圧供給回路は、前記第１電圧及び前記第２電圧のいずれを生成するかを切り替える切替回路を含む、項目１または２に記載の撮像装置。
［項目４］
前記電圧供給回路は、第３電圧を生成する電圧生成部と、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第１電流を生成する第１増幅回路と、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第２電流を生成する第２増幅回路と、前記ゲートに電気的に接続され、前記第１電流から前記第１電圧を生成し、前記第２電流から前記第２電圧を生成する抵抗回路とを含む、項目１または２に記載の撮像装置。
［項目５］
前記第１増幅回路は、ゲートが前記電圧生成部に電気的に接続される第１トランジスタを含み、前記第２増幅回路は、ゲートが前記電圧生成部に電気的に接続される第２トランジスタを含み、前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比と等しい、項目４に記載の撮像装置。
［項目６］
前記電圧供給回路は、前記第１増幅回路に対し直列に接続される第３トランジスタと、前記第２増幅回路に対し直列に接続される第４トランジスタとを含み、前記第３トランジスタ及び前記第４トランジスタのいずれか一方が選択的にオンされる、項目４又は５に記載の撮像装置。
［項目７］
前記電圧供給回路は、第３電圧を生成する電圧生成部と、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第１電流を生成する増幅回路と、前記第１電流から前記第１電圧を生成する第１抵抗回路と、前記第１電流から前記第２電圧を生成する第２抵抗回路と、を含む、項目１または２に記載の撮像装置。
［項目８］
前記第１抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに接続される第１トランジスタを含み、前記第２抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに接続される第２トランジスタを含み、前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比と等しい、項目７に記載の撮像装置。
［項目９］
前記電圧供給回路は、前記第１抵抗回路に対し直列に接続される第３トランジスタと、前記第２抵抗回路に対し直列に接続される第４トランジスタとを含み、前記第３トランジスタ及び前記第４トランジスタのいずれか一方が選択的にオンされる、項目７又は８に記載の撮像装置。
［項目１０］
前記電圧供給回路は、第３電圧を生成する電圧生成部と、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第１電流を生成する第１増幅回路と、前記第１電流から前記第１電圧を生成する第１抵抗回路と、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第２電流を生成する第２増幅回路と、前記第２電流から前記第２電圧を生成する第２抵抗回路と、を含む、項目１または２に記載の撮像装置。
［項目１１］
前記第１増幅回路は、ゲートが前記電圧生成部に電気的に接続される第１トランジスタを含み、前記第１抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに電気的に接続される第２トランジスタを含み、前記第２増幅回路は、ゲートが前記電圧生成部に電気的に接続される第３トランジスタを含み、前記第２抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに電気的に接続される第４トランジスタを含む、項目１０に記載の撮像装置。
［項目１２］
前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第３トランジスタのチャネル長に対する前記第３トランジスタのチャネル幅の比よりも大きく、前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比は、前記第４トランジスタのチャネル長に対する前記第４トランジスタのチャネル幅の比よりも大きい、項目１１に記載の撮像装置。
［項目１３］
前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第３トランジスタのチャネル長に対する前記第３トランジスタのチャネル幅の比よりも小さく、前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比は、前記第４トランジスタのチャネル長に対する前記第４トランジスタのチャネル幅の比よりも小さい、項目１１に記載の撮像装置。
［項目１４］
前記電圧供給回路は、前記第１電圧及び前記第２電圧を、１水平期間において１回以上切り替える、項目１～１３のいずれか１項に記載の撮像装置。
［項目１５］
前記出力信号線に接続され、前記第１信号を読み出して保持するサンプルホールド回路をさらに備え、前記画素は、前記電荷がリセットされた状態において、前記出力信号線に第２信号を出力し、前記電圧供給回路は、前記サンプルホールド回路が前記第１信号を読み出す期間を含む第１期間において、前記第１電圧を供給し、前記サンプルホールド回路が前記第２信号を読み出す期間を含む第２期間において、前記第１電圧を供給し、前記第１期間及び前記第２期間のいずれとも異なる第３期間において、前記第２電圧を供給する、項目１４に記載の撮像装置。
［項目１６］
１水平期間において、前記第１期間と前記第２期間との間に前記第３期間が位置する、項目１５に記載の撮像装置。
［項目１７］
１水平期間において、前記第１期間と前記第２期間とは連続している、項目１５に記載の撮像装置。
［項目１８］
光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、第１ソース、第１ドレイン及び第１ゲートを有する第１負荷トランジスタと、第２ソース、第２ドレイン及び第２ゲートを有する第２負荷トランジスタと、前記第１ゲート及び前記第２ゲートに第１電圧を供給する電圧供給回路と、前記第１ソース及び前記第１ドレインの一方を前記出力信号線に接続するか、前記第２ソース及び前記第２ドレインの一方を前記出力信号線に接続するかを切り替える切替回路と、を備える、撮像装置。
［項目１９］
前記切替回路に対し、前記第１ソース及び前記第１ドレインの前記一方を前記出力信号線に接続するか、前記第２ソース及び前記第２ドレインの前記一方を前記出力信号線に接続するかを切り替えさせる制御回路を備える、項目１８に記載の撮像装置。
［項目２０］
前記第１負荷トランジスタのチャネル長に対する前記第１負荷トランジスタのチャネル幅の比は、前記第２負荷トランジスタのチャネル長に対する前記第２負荷トランジスタのチャネル幅の比と等しい、項目１８に記載の撮像装置。
［項目２１］
前記切替回路は、前記第１負荷トランジスタと直列に接続される第１トランジスタと、前記第２負荷トランジスタと直列に接続される第２トランジスタとを備える、項目１８又は１９に記載の撮像装置。
［項目２２］
項目１～２１のいずれか１項に記載の撮像装置を備える、カメラシステム。
本開示の一態様に係る撮像装置は、光を電荷に変換する光電変換部と、前記電荷に対応する第１信号を出力する増幅トランジスタと、を備える画素と、前記画素から前記第１信号が出力される出力信号線と、前記出力信号線に接続され、前記出力信号線に第１電流を供給する負荷トランジスタと、前記負荷トランジスタのゲートに第１電圧および第２電圧を供給する電圧供給回路と、前記電圧供給回路と前記負荷トランジスタのゲートとを電気的に接続する電圧供給配線と、前記電圧供給回路を制御する制御回路と、を備え、前記電圧供給回路は、電流を前記第１電圧に変換するための第１回路と、前記電流を前記第２電圧に変換するための第２回路とを含み、前記制御回路は、前記第１回路を用いて前記電流を前記第１電圧に変換し、前記第１電圧を前記負荷トランジスタのゲートに供給するか、と、前記第２回路を用いて前記電流を前記第２電圧に変換し、前記第２電圧を前記負荷トランジスタのゲートに供給するか、とを切り替える。
これによれば、負荷トランジスタに供給する電圧の生成に使用する回路を、第１回路と第２回路とで切り替えることができる。これにより、第１回路および第２回路のトランジスタの駆動周波数を高くすることができるので、負荷トランジスタに供給する電圧に重畳される１／ｆノイズの影響を低減できる。これにより、横線ノイズを低減できる。
例えば、前記電圧供給回路は、第３電圧を生成する電圧生成部を備え、前記第１回路は、前記電圧生成部に電気的に接続され、前記第３電圧を第２電流に変換する第１増幅回路を含み、前記第２回路は、前記電圧生成部に電気的に接続され、前記第３電圧を第３電流に変換する第２増幅回路を含み、前記電圧供給回路は、前記電圧供給配線に電気的に接続され、前記第２電流を前記第１電圧に変換し、当該第１電圧を前記電圧供給配線に出力する、又は、前記第３電流を前記第２電圧に変換し、当該第２電圧を前記電圧供給線に出力する抵抗回路を備えてもよい。
これによれば、回路面積の増加を抑制しつつ、負荷トランジスタに供給する電圧の生成に使用する回路を切り替える構成を実現できる。
例えば、前記第１増幅回路は、ゲートに前記第２電圧が供給される第１トランジスタを備え、前記第２増幅回路は、ゲートに前記第２電圧が供給される第２トランジスタを備え、前記第１トランジスタのチャネル幅のチャネル長に対する比は、前記第２トランジスタのチャネル幅のチャネル長に対する比と等しくてもよい。
これによれば、負荷トランジスタに供給する電圧の生成に使用する回路が切り替わった際の当該電圧の変化を抑制できる。
例えば、前記電圧供給回路は、前記第１増幅回路と直列に接続された第３トランジスタと、前記第２増幅回路と直列に接続された第４トランジスタとを備え、前記制御回路は、前記第３トランジスタ及び前記第４トランジスタのうちオンするトランジスタを切り替えてもよい。
これによれば、トランジスタのオン及びオフを切り替えることで、負荷トランジスタに供給する電圧の生成に使用する回路を切り替えることができる。
例えば、前記電圧供給回路は、第３電圧を生成する電圧生成部と、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第２電流に変換する増幅回路とを備え、前記第１回路は、前記第２電流を前記第１電圧に変換する第１抵抗回路を含み、前記第２回路は、前記第２電流を前記第２電圧に変換する第２抵抗回路を含んでもよい。
これによれば、回路面積の増加を抑制しつつ、負荷トランジスタに供給する電圧に使用する回路を切り替える構成を実現できる。
例えば、前記第１抵抗回路は、ソース及びドレインの一方が前記電圧供給配線に接続された第１トランジスタを備え、前記第２抵抗回路は、ソース及びドレインの一方が前記電圧供給配線に接続された第２トランジスタを備え、前記第１トランジスタのチャネル幅のチャネル長に対する比は、前記第２トランジスタのチャネル幅のチャネル長に対する比と等しくてもよい。
これによれば、負荷トランジスタに供給する電圧の生成に使用する回路が切り替わった際の当該電圧の変化を抑制できる。
例えば、前記電圧供給回路は、さらに、前記第１抵抗回路と直列に接続された第３トランジスタと、前記第２抵抗回路と直列に接続された第４トランジスタとを備え、前記制御回路は、前記第３トランジスタ及び前記第４トランジスタのうちオンするトランジスタを切り替えてもよい。
これによれば、トランジスタのオン及びオフを切り替えることで、負荷トランジスタに供給する電圧の生成に使用する回路を切り替えることができる。
例えば、前記電圧供給回路は、第３電圧を生成する電圧生成部を備え、前記第１回路は、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第２電流に変換する第１増幅回路と、前記第２電流を前記第１電圧に変換する第１抵抗回路とを含み、前記第２回路は、前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第３電流に変換する第２増幅回路と、前記第３電流を前記第２電圧に変換する第２抵抗回路とを含んでもよい。
これによれば、増幅回路及び抵抗回路で生じる１／ｆノイズを抑制できるので、より１／ｆノイズを抑制できる。
例えば、前記第１増幅回路は、ゲートに前記第３電圧が供給される第１トランジスタを備え、前記第１抵抗回路は、ソース及びドレインの一方が前記電圧供給配線に接続された第２トランジスタを備え、前記第２増幅回路は、ゲートに前記第３電圧が供給される第３トランジスタを備え、前記第２抵抗回路は、ソース及びドレインの一方が前記電圧供給配線に接続された第４トランジスタを備えてもよい。
例えば、前記第１トランジスタのチャネル幅のチャネル長に対する比は、前記第３トランジスタのチャネル幅のチャネル長に対する比よりも大きく、前記第２トランジスタのチャネル幅のチャネル長に対する比は前記第４トランジスタのチャネル幅のチャネル長に対する比よりも大きくてもよい。
これによれば、第１回路と第２回路との駆動能力を異ならせることができるとともに、第１回路で生成される第１電圧と第２回路で生成される第２電圧との差を低減できる。
例えば、前記第１トランジスタのチャネル幅のチャネル長に対する比は前記第３トランジスタのチャネル幅のチャネル長に対する比よりも小さく、前記第２トランジスタのチャネル幅のチャネル長に対する比は前記第４トランジスタのチャネル幅のチャネル長に対する比よりも小さくてもよい。
これによれば、第１回路と第２回路との駆動能力を異ならせることができるとともに、第１回路で生成される第１電圧と第２回路で生成される第２電圧との差を低減できる。
例えば、前記制御回路は、前記第１回路を用いて前記電流を前記第１電圧に変換し、前記第１電圧を前記負荷トランジスタのゲートに供給するか、と、前記第２回路を用いて前記電流を前記第２電圧に変換し、前記第２電圧を前記負荷トランジスタのゲートに供給するか、とを、各水平期間において１回以上切り替えてもよい。
これによれば、第１回路と第２回路のトランジスタの駆動周波数を高くすることができるので、負荷トランジスタに供給する電圧に重畳される１／ｆノイズの影響を低減できる。
例えば、前記撮像装置は、前記出力信号線に接続され、前記第１信号を保持するサンプルホールド回路を備え、前記制御回路は、前記第１期間において、前記電圧供給回路が前記第１回路を用いて前記第１電圧を生成するように前記電圧供給回路を制御し、前記第１期間以外の第２期間において、前記電圧供給回路が前記第２回路を用いて前記第１電圧を生成するように前記電圧供給回路を制御し、前記第１期間は、前記サンプルホールド回路が前記第１信号を読み出す第３期間を含んでもよい。
これによれば、サンプルホールド回路に信号が取り込まれる第１期間と、それ以外の第２期間とで異なる回路を用いて負荷トランジスタに供給する電圧を生成できる。これにより、例えば、各期間において各動作に適した特性を有する回路を用いることができる。
例えば、前記撮像装置は、前記画素は、前記画素がリセットされた状態において第２信号を前記出力信号線に出力し、前記制御回路は、前記第１期間とは異なる第３期間において、前記電圧供給回路が前記第１回路を用いて前記第１電圧を生成するように前記電圧供給回路を制御し、前記第３期間は、前記サンプルホールド回路が前記第２信号を読み出す期間を含み、前記第２期間は、前記第１期間と前記第３期間との間の期間を含んでもよい。
これによれば、第１回路と第２回路のトランジスタの駆動周波数をより高くすることができるので、負荷トランジスタに供給する電圧に重畳される１／ｆノイズの影響をより低減できる。
例えば、前記撮像装置は、前記画素は、リセットされた状態において第２信号を前記出力信号線に出力し、前記第１期間は、前記サンプルホールド回路が前記第１信号を読み出す期間と、前記サンプルホールド回路が前記第２信号を読み出す期間とを含む連続した期間であってもよい。
これによれば、第１回路と第２回路のトランジスタの駆動周波数を適切に設定できるので、駆動周波数が増加したことによるノイズの増加を抑制できる。
本開示の一態様に係る撮像装置は、撮像装置であって、光を電荷に変換する光電変換部と、前記電荷に対応する第１信号を出力する増幅トランジスタと、を備える複数の画素と、前記画素から前記第１信号が出力される複数の出力信号線と、前記出力信号線に接続され、前記出力信号線に第１電流を供給する負荷回路とを備え、前記負荷回路は、第１負荷トランジスタと、第２負荷トランジスタとを含み、前記撮像装置は、さらに、前記第１負荷トランジスタのゲート及び前記第２負荷トランジスタのゲートに第１電圧を供給する電圧供給回路と、前記電圧供給回路と前記第１負荷トランジスタのゲート及び前記第２負荷トランジスタのゲートとを電気的に接続する電圧供給配線と、前記複数の負荷回路を制御する制御回路と、を備え、前記制御回路は、前記第１負荷トランジスタ及び前記第２負荷トランジスタのいずれかを選択的に前記出力信号線に電気的に接続する。
これによれば、使用する負荷トランジスタを切り替えることで、第１回路と第２回路のトランジスタの駆動周波数を高くすることができる。これにより、負荷トランジスタの１／ｆノイズを低減できる。したがって、撮像装置の横線ノイズを抑制できる。
例えば、前記第１負荷トランジスタのチャネル幅のチャネル長に対する比は、前記第２負荷トランジスタのチャネル幅のチャネル長に対する比と等しくてもよい。
これによれば、使用する負荷トランジスタが切り替わった際の第１電流の変化を抑制できる。
例えば、前記負荷回路は、前記第１負荷トランジスタと直列に接続された第１トランジスタと、前記第２負荷トランジスタと直列に接続された第２トランジスタとを備えてもよい。
これによれば、トランジスタのオン及びオフを切り替えることで、使用する負荷トランジスタを切り替えることができる。
本開示の一態様に係るカメラシステムは、前記撮像装置を備える。
これによれば、第１回路と第２回路のトランジスタの駆動周波数を高くすることができるので、負荷トランジスタに供給する電圧に重畳される１／ｆノイズの影響を低減できる。これにより、撮像装置の横線ノイズを抑制できる。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（第１実施形態）
まず、本実施形態に係る撮像装置１００の構成を説明する。図１は、本実施形態に係る撮像装置１００の回路構成を示す図である。
撮像装置１００は、行列状に配列された複数の画素１０１、複数の垂直信号線１０２、及び周辺回路を備える。実際には、数百万個の画素１０１が行列状に配列され得る。図面の簡略化の観点から、図１には、２行２列分の画素１０１のみを示している。なお、撮像装置１００は、ラインセンサであっても構わない。その場合、複数の画素１０１は、行方向または列方向に配列される。
周辺回路は、複数の負荷回路１０３、電圧供給回路１０４、複数の列信号処理回路１０６、電圧供給配線１０７、制御回路１０８、アナログ－デジタル変換回路（不図示）、行走査回路（不図示）、及び、列走査回路（不図示）等を備える。周辺回路は、主に、画素１０１から画素信号を読み出して処理し、それらを撮像装置１００の外部に出力する。以降、アナログ－デジタル変換回路をＡＤ変換回路と表記する。
垂直信号線１０２は、列毎に設けられた出力信号線である。列信号処理回路１０６は、列毎又は複数列毎に配置され、対応する列に配置されている垂直信号線１０２に接続されている。この列信号処理回路１０６は、サンプルホールド回路１０９と、差動アンプＡＭＰとを含む。
画素１０１とサンプルホールド回路１０９とは、対応する列に設けられた垂直信号線１０２を介して電気的に接続される。画素１０１から出力された基準信号及び画素信号は、サンプルホールド回路１０９によってサンプリングされる。差動アンプＡＭＰは、サンプリングされた基準信号及び画素信号の差分を出力する。これにより、真の画素信号が得られる。
ＡＤ変換回路は、差動アンプＡＭＰから出力される真の画素信号をＡＤ変換してデジタル信号を生成する。撮像装置１００は、画素信号として、例えば、ＲＡＷデータを出力することが可能である。
画素１０１は、例えば、光電変換部ＰＤ、リセットトランジスタＭ１、増幅トランジスタＭ２及び選択トランジスタＭ３を有する。
光電変換部ＰＤは、例えばフォトダイオードである。なお、光電変換部ＰＤは、半導体基板の上方に形成された、２つの電極に挟まれた光電変換層を含むものであってもよい。光電変換層は、例えば、有機光電変換材料やアモルファスシリコンを含んでもよい。光電変換部ＰＤは、光を電荷に変換する光電変換により信号電荷を生成する。光電変換部ＰＤは、リセットトランジスタＭ１及び増幅トランジスタＭ２に電気的に接続される。光電変換部ＰＤ、リセットトランジスタＭ１、及び増幅トランジスタＭ２を電気的に接続するノードは、一般に、浮遊拡散（ＦＤ）ノードと称される。光電変換部ＰＤによって光電変換された信号電荷は、ＦＤノードに蓄積される。
リセットトランジスタＭ１は、ＦＤノードの電位をリセットする。増幅トランジスタＭ２は、光電変換部ＰＤによって生成された電荷に対応する信号を垂直信号線１０２に出力する。具体的には、増幅トランジスタＭ２は、光電変換部ＰＤで生成された電荷の量に対応する電圧を出力する。選択トランジスタＭ３は、増幅トランジスタＭ２からの垂直信号線１０２への信号の出力のオンオフを制御する。増幅トランジスタＭ２は、後述の負荷トランジスタＭＬとソースフォロワ回路を構成する。
負荷回路１０３は、列毎に配置され、対応する列に配置された垂直信号線１０２に接続されている。この負荷回路１０３は、負荷トランジスタＭＬを含む。負荷トランジスタＭＬのソース及びドレインの一方は、対応する列に配置された垂直信号線１０２に接続されている。負荷トランジスタＭＬは、対応する列に配置された垂直信号線１０２に定電流Ｉ１を供給する。
また、複数の負荷トランジスタＭＬのゲートは共通の電圧供給配線１０７に接続されている。後述の電圧供給回路１０４から電圧供給配線１０７を介して複数の負荷トランジスタＭＬのゲートに電圧Ｖ２又は電圧Ｖ３が供給される。
列信号処理回路１０６は、画素１０１のノイズ信号を抑制するためのＣＤＳ回路として機能する。
サンプルホールド回路１０９は、スイッチＭｒｓｔ及びスイッチＭｓｉｇと、容量Ｃｒｓｔ及び容量Ｃｓｉｇとを備える。容量Ｃｒｓｔは、基準信号を保持する。容量Ｃｓｉｇは画素信号を保持する。スイッチＭｒｓｔ及びスイッチＭｓｉｇは、例えばそれぞれトランジスタである。スイッチＭｒｓｔは、垂直信号線１０２と容量Ｃｒｓｔとの間に接続され、信号ＣＴＮに応じてオン及びオフが制御される。スイッチＭｓｉｇは、垂直信号線１０２と容量Ｃｓｉｇとの間に接続され、信号ＣＴＳに応じてオン及びオフが制御される。
ここで、画素信号とは、光電変換部ＰＤで光電変換された電荷の量に応じた信号である。基準信号とは、画素１０１のリセット状態において出力される信号である。
差動アンプＡＭＰは、例えば、差動演算増幅回路であり、画素信号と基準信号との差分に応じた信号を出力する。これにより出力される信号に含まれるノイズを低減できる。なお、ＣＤＳ回路は列信号処理回路１０６に含まれてもよいし、撮像装置１００の外部に設けられてもよい。
また、後述の電圧供給回路１０４で生成された電圧Ｖ２又は電圧Ｖ３は、列信号処理回路１０６を動作させるための電圧としても用いられてもよい。例えば、差動アンプＡＭＰがＭＯＳトランジスタを含み、ＭＯＳトランジスタのゲートに電圧Ｖ２又は電圧Ｖ３が印加されてもよい。
電圧供給回路１０４は、複数の負荷トランジスタＭＬに電圧Ｖ２又は電圧Ｖ３を供給する。前述の通り、電圧供給回路１０４は、複数の列信号処理回路１０６に電圧Ｖ２又は電圧Ｖ３を供給してもよい。電圧供給回路１０４は、撮像装置１００に対して一つだけ設けてもよいし、複数設けられてもよい。例えば、画素アレイを挟んで対向する位置の各々に複数の列信号処理回路１０６が配置されてもよい。この場合には、画素アレイを挟んで対向する位置の各々に列信号処理回路１０６に電圧を供給する電圧供給回路１０４が設けられてもよい。電圧供給配線１０７は、電圧供給回路１０４と複数の負荷トランジスタＭＬのゲートとを電気的に接続する。電圧供給配線１０７を介して、電圧供給回路１０４から電圧Ｖ２又は電圧Ｖ３が負荷トランジスタＭＬに供給される。
制御回路１０８は、電圧供給回路１０４内のトランジスタに信号を入力し、電圧供給回路１０４を制御する。
次に、電圧供給回路１０４の構成を説明する。図２は、電圧供給回路１０４の構成例を示す回路図である。電圧供給回路１０４は、電圧生成部１２１と、増幅回路１２２Ａ及び増幅回路１２２Ｂと、抵抗回路１２３と、切替回路１２４とを含む。
電圧生成部１２１は、定電圧である電圧Ｖ１を生成する。電圧生成部１２１は、トランジスタＭ４と定電流源１２５とを備える。トランジスタＭ４は、ゲートとドレインとが短絡されている。定電流源１２５は、トランジスタＭ４のゲート及びドレインに接続されている。定電流源１２５は、例えば定電流生成回路である。
増幅回路１２２Ａは、電圧生成部１２１に電気的に接続される。増幅回路１２２Ａは、電圧生成部１２１にゲートが電気的に接続されたトランジスタＭ５を備える。トランジスタＭ５のゲートには、電圧生成部１２１から電圧Ｖ１が入力される。トランジスタＭ５は、電圧Ｖ１を増幅して電流Ｉ２に変換する。
増幅回路１２２Ｂは、電圧生成部１２１に電気的に接続される。増幅回路１２２Ｂは、電圧生成部１２１にゲートが電気的に接続されたトランジスタＭ６を備える。トランジスタＭ６のゲートには、電圧生成部１２１から電圧Ｖ１が入力される。トランジスタＭ６は、電圧Ｖ１を増幅して電流Ｉ３に変換する。
抵抗回路１２３は、電圧供給配線１０７に電気的に接続される。抵抗回路１２３は、トランジスタＭ７を備える。トランジスタＭ７のゲートとドレインは接続されている。トランジスタＭ７のドレインには、電流Ｉ２または電流Ｉ３が入力される。トランジスタＭ７は、ソース－ドレイン間に流れる電流Ｉ２を電圧Ｖ２に、又は電流Ｉ３を電圧Ｖ３に変換する。トランジスタＭ７で変換された電圧Ｖ２又は電圧Ｖ３は、電圧供給配線１０７を介して、負荷トランジスタＭＬのゲートに印加される。なお、電圧Ｖ２と電圧Ｖ３とは異なる値であってもよいし、同じ値であってもよい。
切替回路１２４は、トランジスタＭ８およびトランジスタＭ９を備える。トランジスタＭ８は、トランジスタＭ５と直列に接続されている。具体的には、トランジスタＭ５のドレインと、トランジスタＭ８のドレインとが接続されている。トランジスタＭ９は、トランジスタＭ６と直列に接続されている。具体的には、トランジスタＭ６のドレインと、トランジスタＭ９のドレインとが接続されている。切替回路１２４は、増幅回路１２２Ａ及び増幅回路１２２Ｂのいずれを抵抗回路１２３に接続するかを切り替える。
トランジスタＭ４とトランジスタＭ５とは、それぞれのソース電圧とゲート電圧を共通とすることで、カレントミラー回路を構成している。同様に、トランジスタＭ４とトランジスタＭ６とはカレントミラー回路を構成している。
トランジスタＭ８及びトランジスタＭ９のソースは、トランジスタＭ７のドレイン及びゲートと電気的に接続されている。トランジスタＭ８のゲートには、信号ＳＥＬＡが供給される。トランジスタＭ９のゲートには、信号ＳＥＬＢが供給される。信号ＳＥＬＡがＨｉｇｈである場合には、トランジスタＭ４とトランジスタＭ５で構成されるカレントミラー回路が選択される。信号ＳＥＬＢがＨｉｇｈである場合には、トランジスタＭ４とトランジスタＭ６で構成されるカレントミラー回路が選択される。
これらの信号ＳＥＬＡ及び信号ＳＥＬＢは、制御回路１０８により生成される。制御回路１０８は、信号ＳＥＬＡ及び信号ＳＥＬＢの一方がＨｉｇｈの場合には他方はＬｏｗとなるように、それぞれの信号を設定する。つまり、制御回路１０８は、トランジスタＭ８及びトランジスタＭ９の一方がオンし、他方はオフするように、電圧供給回路１０４を制御する。そして、制御回路１０８は、トランジスタＭ８及びトランジスタＭ９のうちオンするトランジスタを切り替えることで、電流Ｉ２及び電流Ｉ３のいずれを抵抗回路１２３に供給するかを切り替える。つまり、制御回路１０８は、増幅回路１２２Ａを用いて電圧Ｖ１を電流Ｉ２に変換するか、増幅回路１２２Ｂを用いて電圧Ｖ１を電流Ｉ３に変換するかを切り替える。
次に、撮像装置１００の動作を説明する。図３は、撮像装置１００の１水平期間分の動作を示すタイミングチャートである。１水平期間とは、１つの行に属する画素から信号を読み出す期間である。
制御信号ＳＥＬは、制御回路１０８から選択トランジスタＭ３のゲートに供給される。制御信号ＲＳＴは、制御回路１０８からリセットトランジスタＭ１のゲートに供給される。制御信号ＣＴＮは、制御回路１０８からトランジスタＭｒｓｔのゲートに供給される。制御信号ＣＴＳは、制御回路１０８からトランジスタＭｓｉｇに供給される。電圧Ｖｓｉｇは垂直信号線１０２の電圧を表す。
時刻ｔ０に信号ＳＥＬがＨｉｇｈになり、画素１０１からの信号読み出し動作が開始される。時刻ｔ０において信号ＳＥＬＡはＬｏｗであり、信号ＳＥＬＢはＨｉｇｈである。つまり、電圧供給配線１０７には、増幅回路１２２Ｂを用いて変換された電圧Ｖ３が供給される。具体的には、電圧供給配線１０７には、トランジスタＭ６、Ｍ９及びＭ７で構成されるカレントミラー回路からの出力電圧Ｖ３が印加される。
時刻ｔ１に信号ＳＥＬＡがＨｉｇｈになり、信号ＳＥＬＢがＬｏｗになる。このことにより、電圧供給配線１０７には、増幅回路１２２Ａを用いて変換された電圧Ｖ２が供給される。具体的には、電圧供給配線１０７には、トランジスタＭ５、Ｍ８、及びＭ７で構成されるカレントミラー回路からの出力電圧Ｖ２が印加される。
時刻ｔ２に信号ＣＴＳがＨｉｇｈになる。これにより、画素１０１からの画素信号を容量Ｃｓｉｇにサンプルホールドする動作が開始される。
時刻ｔ３に制御信号ＣＴＳがＬｏｗになり、画素信号を容量Ｃｓｉｇにサンプルホールドする動作が終了する。同時に、信号ＳＥＬＡがＬｏｗになり、信号ＳＥＬＢがＨｉｇｈになる。これにより、電圧供給配線１０７には、再度、増幅回路１２２Ｂを用いて変換された電圧Ｖ３が供給される。
また、時刻ｔ３から時刻ｔ４の間に信号ＲＳＴがＨｉｇｈになり、画素１０１のＦＤノードに蓄積されていた電荷がリセットされる。
時刻ｔ５に再び信号ＳＥＬＡはＨｉｇｈになり、信号ＳＥＬＢはＬｏｗになる。これにより、電圧供給配線１０７には、増幅回路１２２Ａを用いて変換された電圧Ｖ２が供給される。
時刻ｔ６から時刻ｔ７の間に信号ＣＴＮがＨｉｇｈになり、画素１０１からの基準信号が容量Ｃｒｓｔにサンプルホールドされる。
時刻ｔ７に信号ＳＥＬＡはＬｏｗになり、信号ＳＥＬＢはＨｉｇｈになる。これにより、電圧供給配線１０７には、増幅回路１２２Ｂを用いて変換された電圧Ｖ３が供給される。
図３に示す駆動方式では、制御信号ＣＴＳがＨｉｇｈになっている期間ｔ２～ｔ３、その直前の期間ｔ１～ｔ２、制御信号ＣＴＮがＨｉｇｈになっている期間ｔ６～ｔ７、およびその直前期間ｔ５～ｔ６のみ、信号ＳＥＬＡがＨｉｇｈになり、それ以外の期間ｔ０～ｔ１及び期間ｔ３～ｔ５には、信号ＳＥＬＢがＨｉｇｈになる。つまり、画素信号及び基準信号読み出し時とその直前の期間のみ、増幅回路１２２Ａを用いて変換された電圧Ｖ２が電圧供給配線１０７に供給される。一方、それ以外の期間ｔ０～ｔ１及び期間ｔ３～ｔ５においては、増幅回路１２２Ｂを用いて変換された電圧Ｖ３が電圧供給配線１０７に供給される。例えば、１水平期間に対して、信号ＳＥＬＡをＨｉｇｈとする期間を１／４にした場合を考える。その場合の増幅回路１２２Ａの駆動周波数は、信号ＳＥＬＡを常にＨｉｇｈとしていた場合と比較して、４倍になる。つまり、増幅回路１２２Ａで発生する１／ｆノイズは１／４に低減されることになる。より具体的には、期間ｔ１～ｔ３及び期間ｔ５～ｔ７の各々は数μ秒であるため、増幅回路１２２Ａ及び増幅回路１２２Ｂの駆動周波数は数十～数百ｋＨｚ以上となる。この周波数帯域では、回路の１／ｆノイズは小さい値をとる。あるいは、この周波数帯域では、回路において１／ｆノイズよりも熱ノイズが支配的となる。したがって、低い周波数で顕著な１／ｆノイズの画素信号への影響を低減することが可能である。
以上説明したように本実施形態によれば、ＣＤＳ動作の間において、電圧供給回路１０４が生成する電圧Ｖ２又は電圧Ｖ３に対するノイズを抑制できる。これにより、横線ノイズを抑制できる。
ここで、増幅回路１２２Ａに含まれるトランジスタＭ５と、増幅回路１２２Ｂに含まれるトランジスタＭ６のサイズは、例えば、等しい。具体的には、トランジスタＭ５のゲート長及びゲート幅は、トランジスタＭ６のゲート長及びゲート幅と等しい。この場合、電流Ｉ２と電流Ｉ３とは等しい。これにより、増幅回路１２２Ａが用いられる場合に出力される電圧Ｖ２と増幅回路１２２Ｂが用いられる場合に出力される電圧Ｖ３との値を等しくすることができる。これにより、使用する回路を増幅回路１２２Ａと増幅回路１２２Ｂとで切り替えても、電圧供給配線１０７の電圧値を一定にできる。
なお、トランジスタＭ５のチャネル幅Ｗ１の、チャネル長Ｌ１に対する比Ｗ１／Ｌ１を、トランジスタＭ６のチャネル幅Ｗ２の、チャネル長Ｌ２に対する比Ｗ２／Ｌ２と等しくすることによっても、電流Ｉ２及び電流Ｉ３を等しくすることができる。これにより、増幅回路１２２Ａが用いられる場合に出力される電圧Ｖ２と増幅回路１２２Ｂが用いられる場合に出力される電圧Ｖ３との値を等しくすることができる。
また、図３に示す例では、サンプルホールド回路１０９が画素信号及び基準信号を読み出す期間においては、常に一方の増幅回路のみを用いるように切り替えを行う。このような場合には、増幅回路１２２Ａが用いられる場合に出力される電圧Ｖ２の値と、増幅回路１２２Ｂが用いられる場合に出力される電圧Ｖ３の値とに、差があってもよい。電圧Ｖ２と電圧Ｖ３とに差がある場合でも、あるサンプルホールド期間中には常に一定の電圧が用いられるため、切り替えを行うことによる信号値の変動を抑制できる。
また、トランジスタＭ５とトランジスタＭ６のサイズとを等しく設定しようとした場合でも、製造時のトランジスタＭ５及びＭ６のサイズのばらつきに起因して、電圧Ｖ２の値と電圧Ｖ３の値とに差が生じる場合がある。このような場合であっても、制御信号ＣＴＳあるいは制御信号ＣＴＮがＨｉｇｈであるサンプルホールド期間中には電圧の切り替えが行われず、一定の電圧が負荷回路に印加されるため、切り替えを行うことによる信号値の変動を抑制できる。
また、増幅回路１２２Ａと増幅回路１２２Ｂとの切り替えの頻度を上げるほど、それぞれの回路の駆動周波数は高くなる。上述したように回路の駆動周波数を数十～数百ｋＨｚ以上にすることで、１／ｆノイズを小さい値にすることができる。よって、例えば、１水平期間内において少なくとも一回、増幅回路１２２Ａと増幅回路１２２Ｂとの切り替えを行うことが望ましい。
なお、図３では、１水平期間において２回、増幅回路１２２Ａと増幅回路１２２Ｂの切り替えが行われているが、図４に示すように、１水平期間において１回の切り替えが行われてもよい。図４に示す例では、画素信号読み出し期間ｔ２～ｔ３と、基準信号読み出し期間ｔ５～ｔ６と、を含む、連続した期間ｔ１～ｔ５において増幅回路１２２Ａが用いられ、それ以外の期間ｔ０～ｔ１で増幅回路１２２Ｂが用いられる。この場合においても、サンプルホールド回路１０９が画素信号及び基準信号を読み出す期間においては、常に一方の増幅回路を用いることができる。
ここで、増幅回路１２２Ａと増幅回路１２２Ｂの切り替え頻度を高くし、それぞれの回路の駆動周波数を高くした場合、回路における１／ｆノイズが減少する一方で、電圧供給配線１０７の電圧が変動しやすくなる可能性がある。これは、切り替え頻度を高くすることにより、切り替え時に生じる電圧供給配線１０７の電圧の変動を十分に安定させるのが難しい場合があるためである。よって、図４に示す制御を用いることで、このような電圧供給配線１０７の電圧の変動を抑制できる。
（第２実施形態）
本実施形態では、電圧供給回路１０４が第１実施形態と異なる。以下、電圧供給回路１０４の変形例について説明する。なお、第１実施形態と同じ構成については同じ符号を付して重複する説明を省略する。図５は、本実施形態に係る電圧供給回路１０４Ａの構成を示す図である。電圧供給回路１０４Ａは、電圧生成部１２１と、増幅回路１２２と、抵抗回路１２３Ａ及び１２３Ｂと、切替回路１２４Ａとを含む。
増幅回路１２２は、電圧生成部１２１に電気的に接続される。増幅回路１２２は、電圧生成部１２１にゲートが電気的に接続されたトランジスタＭ１０を備える。トランジスタＭ１０のゲートには、電圧生成部１２１から電圧Ｖ１が入力される。増幅回路１２２は、電圧Ｖ１を増幅して電流Ｉ２に変換する。
抵抗回路１２３Ａは、電圧供給配線１０７に電気的に接続される。抵抗回路１２３Ａは、トランジスタＭ１１を備える。トランジスタＭ１１のゲートとドレイン、およびトランジスタＭ１０のドレインは接続されている。トランジスタＭ１１のドレインには、電流Ｉ２が入力される。トランジスタＭ１１は、ソース－ドレイン間に流れる電流Ｉ２を電圧Ｖ２に変換する。トランジスタＭ１１で変換された電圧Ｖ２は、電圧供給配線１０７を介して、負荷トランジスタＭＬのゲートに印加される。
抵抗回路１２３Ｂは、電圧供給配線１０７に電気的に接続される。抵抗回路１２３Ｂは、トランジスタＭ１２を備える。トランジスタＭ１２のゲートとドレイン、およびトランジスタＭ１０のドレインは接続されている。トランジスタＭ１２のドレインには、電流Ｉ２が入力される。トランジスタＭ１２は、ソース－ドレイン間に流れる電流Ｉ２を電圧Ｖ３に変換し、電圧Ｖ３を電圧供給配線１０７に出力する。
切替回路１２４Ａは、トランジスタＭ１３およびトランジスタＭ１４を備える。トランジスタＭ１３は、トランジスタＭ１１と直列に接続されている。具体的には、トランジスタＭ１３のドレインと、トランジスタＭ１１のソースとが接続されている。トランジスタＭ１４は、トランジスタＭ１２と直列に接続されている。具体的には、トランジスタＭ１４のドレインと、トランジスタＭ１２のソースとが接続されている。切替回路１２４Ａは、抵抗回路１２３Ａ及び抵抗回路１２３Ｂのいずれを増幅回路１２２に接続するかを切り替える。
トランジスタＭ４とトランジスタＭ１０とは、それぞれのソース電圧とゲート電圧とを共通とすることで、カレントミラー回路を構成している。
トランジスタＭ１３のゲートには、制御回路１０８から信号ＳＥＬＡが供給される。トランジスタＭ１４のゲートには、制御回路１０８から信号ＳＥＬＢが供給される。信号ＳＥＬＡがＨｉｇｈである場合には、抵抗回路１２３Ａが選択される。すなわち、抵抗回路１２３Ａが増幅回路１２２に接続される。信号ＳＥＬＢがＨｉｇｈである場合には、抵抗回路１２３Ｂが選択される。すなわち、抵抗回路１２３Ｂが増幅回路１２２に接続される。
また、トランジスタＭ１１のサイズと、トランジスタＭ１２のサイズとは、例えば、等しい。具体的には、トランジスタＭ１１のゲート長及びゲート幅は、トランジスタＭ１２のゲート長及びゲート幅と等しい。これにより、抵抗回路１２３Ａが用いられる場合に出力される電圧Ｖ２と、抵抗回路１２３Ｂが用いられる場合に出力される電圧Ｖ３との値を等しくすることができる。これにより、使用する回路を抵抗回路１２３Ａと抵抗回路１２３Ｂとで切り替えても、電圧供給配線１０７の電圧を一定にできる。
なお、トランジスタＭ１１のチャネル幅Ｗ３のチャネル長Ｌ３に対する比Ｗ３／Ｌ３を、トランジスタＭ１２のチャネル幅Ｗ４のチャネル長Ｌ４に対する比Ｗ４／Ｌ４と等しくすることによっても、抵抗回路１２３Ａが用いられる場合に出力される電圧Ｖ２と、抵抗回路１２３Ｂが用いられる場合に出力される電圧Ｖ３との値を等しくすることができる。
なお、信号ＳＥＬＡ及び信号ＳＥＬＢを用いた切り替え制御のタイミングチャートは、例えば、第１実施形態と同様である。すなわち、第２実施形態においても、図３又は図４に示すものと同様の制御が行われる。
以上の構成により、第１実施形態と同様に画素信号に対する１／ｆノイズの影響を低減できる。
（第３実施形態）
本実施形態では、電圧供給回路１０４が第１実施形態および第２実施形態と異なる。以下、電圧供給回路１０４の変形例について説明する。なお、第１実施形態又は第２実施形態と同じ構成については同じ符号を付して重複する説明を省略する。図６は、本実施形態に係る電圧供給回路１０４Ｂの構成を示す図である。電圧供給回路１０４Ｂは、電圧生成部１２１と、増幅回路１２２Ａ及び１２２Ｂと、抵抗回路１２３Ａ及び１２３Ｂと、切替回路１２４Ｂとを含む。
増幅回路１２２Ａは、電圧生成部１２１に電気的に接続される。増幅回路１２２Ａは、電圧生成部１２１にゲートが電気的に接続されたトランジスタＭ２１を備える。トランジスタＭ２１のゲートには、電圧生成部１２１から電圧Ｖ１が入力される。トランジスタＭ２１は、電圧Ｖ１を増幅して電流Ｉ２に変換する。
増幅回路１２２Ｂは、電圧生成部１２１に電気的に接続される。増幅回路１２２Ｂは、電圧生成部１２１にゲートが電気的に接続されたトランジスタＭ２２を備える。トランジスタＭ２２のゲートには、電圧生成部１２１から電圧Ｖ１が入力される。トランジスタＭ２１は、電圧Ｖ１を増幅して電流Ｉ３に変換する。
抵抗回路１２３Ａは、増幅回路１２２Ａ及び電圧供給配線１０７に電気的に接続される。抵抗回路１２３Ａは、トランジスタＭ２３を備える。トランジスタＭ２３のゲートとドレインは接続されている。トランジスタＭ２３のドレインには、電流Ｉ２が入力される。トランジスタＭ２３は、ソース－ドレイン間に流れる電流Ｉ２を電圧Ｖ２に変換する。トランジスタＭ２３で変換された電圧Ｖ２は、電圧供給配線１０７を介して、負荷トランジスタＭＬのゲートに印加される。
抵抗回路１２３Ｂは、増幅回路１２２Ｂ及び電圧供給配線１０７に電気的に接続される。抵抗回路１２３Ｂは、トランジスタＭ２４を備える。トランジスタＭ２４のゲートとドレインは接続されている。トランジスタＭ２４のドレインには、電流Ｉ３が入力される。トランジスタＭ２４は、ソース－ドレイン間に流れる電流Ｉ３を電圧Ｖ３に変換する。トランジスタＭ２４で変換された電圧Ｖ３は、電圧供給配線１０７を介して、負荷トランジスタＭＬのゲートに印加される。
切替回路１２４Ｂは、トランジスタＭ２５～Ｍ２８を備える。トランジスタＭ２５は、トランジスタＭ２１とは直列に接続されている。具体的には、トランジスタＭ２１のドレインとトランジスタＭ２５のドレインとが接続されている。トランジスタＭ２６は、トランジスタＭ２２とは直列に接続されている。具体的には、トランジスタＭ２２のドレインとトランジスタＭ２６のドレインとが接続されている。
トランジスタＭ２５のソースは、トランジスタＭ２３のドレイン及びゲートと接続されている。トランジスタＭ２６のソースは、トランジスタＭ２４のドレイン及びゲートと接続されている。トランジスタＭ２７は、トランジスタＭ２３のドレイン及びゲートと、電圧供給配線１０７との間に接続されている。トランジスタＭ２８は、トランジスタＭ２４のドレイン及びゲートと、電圧供給配線１０７との間に接続されている。
切替回路１２４Ｂは、増幅回路１２２Ａ及び抵抗回路１２３Ａを含む第１回路を用いて電流Ｉ２を電圧Ｖ２に変換するかと、増幅回路１２２Ｂ及び抵抗回路１２３Ｂを含む第２回路を用いて電流Ｉ３を電圧Ｖ３に変換するかとを切り替える。
トランジスタＭ４とトランジスタＭ２１とは、それぞれのソース電圧とゲート電圧を共通とすることで、カレントミラー回路を構成している。トランジスタＭ４とトランジスタＭ２２とは、ソース電圧とゲート電圧を共通とすることで、カレントミラー回路を構成している。
トランジスタＭ２５及びトランジスタＭ２７のゲートには、制御回路１０８から信号ＳＥＬＡが供給される。トランジスタＭ２６及びトランジスタＭ２８のゲートには、制御回路１０８から信号ＳＥＬＢが供給される。信号ＳＥＬＡがＨｉｇｈである場合には、増幅回路１２２Ａ及び抵抗回路１２３Ａが選択される。すなわち、電圧生成部１２１から電圧Ｖ１が増幅回路１２２Ａに入力され、電圧Ｖ１が電流Ｉ２に変換されて抵抗回路１２３Ａに入力される。電流Ｉ２は、抵抗回路１２３Ａによって電圧Ｖ２に変換される。以下、このときに選択される、増幅回路１２２Ａおよび抵抗回路１２３Ａをまとめて回路群１と呼ぶ。信号ＳＥＬＢがＨｉｇｈである場合には、増幅回路１２２Ｂ抵抗回路１２３Ｂが選択される。すなわち、電圧生成部１２１から電圧Ｖ１が増幅回路１２２Ｂに入力され、電圧Ｖ１が電流Ｉ３に変換されて抵抗回路１２３Ｂに入力される。電流Ｉ３は、抵抗回路１２３Ｂによって電圧Ｖ３に変換される。以下、このときに選択される、増幅回路１２２Ｂおよび抵抗回路１２３Ｂをまとめて回路群２と呼ぶ。
例えば、トランジスタＭ２１のサイズと、トランジスタＭ２２のサイズとは等しい。具体的には、トランジスタＭ２１のゲート長及びゲート幅は、トランジスタＭ２２のゲート長及びゲート幅と等しい。また、例えば、トランジスタＭ２３のサイズと、トランジスタＭ２４のサイズとは等しい。具体的には、トランジスタＭ２３のゲート長及びゲート幅は、トランジスタＭ２４のゲート長及びゲート幅と等しい。各トランジスタのサイズをこのように設定することにより、回路群１が用いられる場合と、回路群２が用いられる場合とで、負荷トランジスタＭＬのゲートに印加される電圧の値を等しくすることができる。これにより、使用する回路の組を切り替えても、負荷トランジスタＭＬに印加される電圧を一定にすることができ、負荷トランジスタＭＬの動作を一定にすることができる。
なお、トランジスタＭ２１のチャネル幅Ｗ５のチャネル長Ｌ５に対する比Ｗ５／Ｌ５を、トランジスタＭ２２のチャネル幅Ｗ６のチャネル長Ｌ６に対する比Ｗ６／Ｌ６と等しくしてもよい。また、トランジスタＭ２３のチャネル幅Ｗ７のチャネル長Ｌ７に対する比Ｗ７／Ｌ７を、トランジスタＭ２４のチャネル幅Ｗ８のチャネル長Ｌ８に対する比Ｗ８／Ｌ８と等しくしてもよい。それぞれの比をそのように設定することで、回路群１が用いられる場合と、回路群２が用いられる場合とで、負荷トランジスタＭＬに印加される電圧の値を等しくすることができる。
また、トランジスタＭ２１のチャネル幅・チャネル長比Ｗ５／Ｌ５と、トランジスタＭ２２のチャネル幅・チャネル長比Ｗ６／Ｌ６とが異なる場合も考えられる。このような場合でも、これらのＷ／Ｌの比に応じて、トランジスタＭ２３とトランジスタＭ２４のＷ／Ｌを設定すればよい。これにより、増幅回路１２２Ａと抵抗回路１２３Ａとの組が用いられる場合と、増幅回路１２２Ｂと抵抗回路１２３Ｂとの組が用いられる場合とで、負荷トランジスタＭＬに印加される電圧の値を等しくすることができる。例えば、トランジスタＭ２１においてＷ５／Ｌ５が１、トランジスタＭ２２においてＷ６／Ｌ６が２であったとする。この場合、トランジスタＭ２３のＷ／Ｌを２、トランジスタＭ２４のＷ／Ｌを４と設定することができる。
また、上述したように、電圧Ｖ２と電圧Ｖ３の値は異なっていてもよい。よって、上記のように、トランジスタＭ２１のＷ／Ｌと、トランジスタＭ２２のＷ／Ｌとの大小関係に応じて、トランジスタＭ２３とトランジスタＭ２４のＷ／Ｌとの大小関係を設定することで、電圧Ｖ２と電圧Ｖ３の差を低減できる。つまり、トランジスタＭ２１のＷ／Ｌが、トランジスタＭ２２のＷ／Ｌより大きい場合には、トランジスタＭ２３のＷ／ＬをトランジスタＭ２４のＷ／Ｌより大きくする。また、トランジスタＭ２１のＷ／Ｌが、トランジスタＭ２２のＷ／Ｌより小さい場合には、トランジスタＭ２３のＷ／ＬをトランジスタＭ２４のＷ／Ｌより小さくする。これにより、電圧Ｖ２と電圧Ｖ３の差を低減できる。
また、図３又は図４に示すように、画素信号及び基準信号を読み出す期間において、常に回路群１が用いられる場合を考える。その場合、トランジスタＭ２２のＷ６／Ｌ６を、トランジスタＭ２１のＷ５／Ｌ５より小さくしてもよい。また、トランジスタＭ２４のＷ８／Ｌ８を、トランジスタＭ２３のＷ７／Ｌ７より小さくしてもよい。これにより、増幅回路１２２Ｂあるいは抵抗回路１２３Ｂの面積を削減できる。また、これにより、画素信号及び基準信号を読み出す期間における熱ノイズを抑制できる。また、画素信号および基準信号を読み出す期間以外の期間における消費電流を低減できる。
以上の構成により、１／ｆノイズを低減できる。また、本実施形態では、増幅回路及び抵抗回路の両方における１／ｆノイズを低減できる。
（第４実施形態）
図７は、本実施形態に係る撮像装置１００Ｃの構成を示す図である。図７に示す撮像装置１００Ｃは、電圧供給回路１０４Ｃ及び負荷回路１０３Ｃの構成が、第１実施形態と異なる。なお、図７では、列信号処理回路１０６及び制御回路１０８の図示は省略している。
電圧供給回路１０４Ｃは、電圧生成部１２１と、増幅回路１２２と、抵抗回路１２３とを含む。電圧生成部１２１は、定電圧である電圧Ｖ１を生成する。増幅回路１２２は、電圧生成部１２１に電気的に接続される。増幅回路１２２は、電圧生成部１２１にゲートが電気的に接続されたトランジスタＭ３１を備える。トランジスタＭ３１のゲートには、電圧生成部１２１から電圧Ｖ１が入力される。トランジスタＭ３１は、入力された電圧Ｖ１を増幅して電流Ｉ２に変換する。
抵抗回路１２３は、電圧供給配線１０７に電気的に接続される。抵抗回路１２３は、トランジスタＭ３２を備える。トランジスタＭ３２のゲートとドレインは接続されている、トランジスタＭ３２のドレインには、電流Ｉ２が入力される。トランジスタＭ３２は、ソース－ドレイン間に流れる電流Ｉ２を電圧Ｖ２に変換する。トランジスタＭ３２で変換された電圧Ｖ２は、電圧供給配線１０７を介して、負荷回路１０３Ｃに入力される。
負荷回路１０３Ｃは、負荷トランジスタＭＬ１及び負荷トランジスタＭＬ２と、切替回路１２４Ｃとを備える。
負荷トランジスタＭＬ１及び負荷トランジスタＭＬ２は、増幅トランジスタＭ２とソースフォロワ回路を構成する。負荷トランジスタＭＬ１及び負荷トランジスタＭＬ２のゲートには電圧供給配線１０７を介して電圧Ｖ２が供給される。負荷トランジスタＭＬ１は、ゲートに入力された電圧Ｖ２を電流Ｉ１に変換して出力する。負荷トランジスタＭＬ２は、ゲートに入力された電圧Ｖ２を電流Ｉ３に変換して出力する。
負荷トランジスタＭＬ１のソース及びドレインの一方は、切替回路１２４Ｃを介して、対応する列に配置された垂直信号線１０２に接続されている。負荷トランジスタＭＬ１は、対応する列に配置された垂直信号線１０２に定電流Ｉ１を供給する。
負荷トランジスタＭＬ２のソース及びドレインの一方は、切替回路１２４Ｃを介して、対応する列に配置された垂直信号線１０２に接続されている。負荷トランジスタＭＬ２は、対応する列に配置された垂直信号線１０２に定電流Ｉ３を供給する。
切替回路１２４Ｃは、負荷トランジスタＭＬ１及び負荷トランジスタＭＬ２のいずれかを選択的に垂直信号線１０２に電気的に接続する。切替回路１２４Ｃは、トランジスタＭ３３及びトランジスタＭ３４を含む。トランジスタＭ３３は、負荷トランジスタＭＬ１と直列に接続されている。具体的には、トランジスタＭ３３は、トランジスタＭＬ１と垂直信号線１０２との間に接続されている。トランジスタＭ３４は、負荷トランジスタＭＬ２と直列に接続されている。具体的には、トランジスタＭ３４は、トランジスタＭＬ２と垂直信号線１０２との間に接続されている。
トランジスタＭ３３のゲートには信号ＳＥＬＡが供給され、トランジスタＭ３４のゲートには信号ＳＥＬＢが供給される。信号ＳＥＬＡがＨｉｇｈである場合には、負荷トランジスタＭＬ１が垂直信号線１０２に接続され、垂直信号線１０２に電流Ｉ１が供給される。信号ＳＥＬＢがＨｉｇｈである場合には、負荷トランジスタＭＬ２が垂直信号線１０２に接続され、垂直信号線１０２に電流Ｉ３が供給される。
また、負荷トランジスタＭＬ１のサイズと、負荷トランジスタＭＬ２のサイズとは、例えば、等しい。具体的には、負荷トランジスタＭＬ１のゲート長及びゲート幅は、負荷トランジスタＭＬ２のゲート長及びゲート幅と等しい。これにより、電流Ｉ１と電流Ｉ３とを等しくすることができる。
なお、負荷トランジスタＭＬ１のチャネル幅Ｗ９のチャネル長Ｌ９に対する比Ｗ９／Ｌ９を、負荷トランジスタＭＬ２のチャネル幅Ｗ１０のチャネル長Ｌ１０に対する比Ｗ１０／Ｌ１０と等しくすることで、電流Ｉ１と電流Ｉ３とを等しくすることができる。
本実施形態における信号ＳＥＬＡ及び信号ＳＥＬＢを用いた切り替え制御は、例えば、第１実施形態と同様である。すなわち、例えば図３又は図４に示す制御が行われる。
以上の構成により、負荷トランジスタにおける１／ｆノイズを低減できる。このことにより、横線ノイズを抑制できる。
（第５の実施形態）
本実施形態では、上述した撮像装置１００を備えるカメラシステムについて説明する。
図８は、本実施形態に係るカメラシステム２００の構成の一例を示すブロック図である。このカメラシステム２００は、例えば、スマートフォン、ビデオカメラ、デジタルスチルカメラ、監視カメラ、又は車載向けのカメラなどに用いられる。
このカメラシステム２００は、撮像装置１００と、レンズ２０１と、カメラ信号処理部２０２と、システムコントローラ２０３とを備える。
レンズ２０１は、撮像装置１００が備える画素アレイに入射光を導くための光学素子である。
撮像装置１００は、例えば、上述した実施形態に係る撮像装置１００又は１００Ｃである。撮像装置１００は、レンズ２０１によって撮像面に結像された像光を、画素単位で電気信号に変換し、得られた画像信号を出力する。
カメラ信号処理部２０２は、撮像装置１００で生成された画像信号に対して種々の処理をする回路である。
システムコントローラ２０３は、撮像装置１００及びカメラ信号処理部２０２を駆動する制御部である。
カメラ信号処理部２０２で処理された画像信号は、例えばメモリなどの記録媒体に静止画または動画として記録される。または、画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出される。
本実施形態に係るカメラシステム２００は、上述した撮像装置１００を用いることで、１／ｆノイズを低減できる。
以上、本開示の実施の形態に係る撮像装置について説明したが、本開示は、この実施の形態に限定されるものではない。
例えば、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。
また、上記実施形態に係る各装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、上記各実施の形態において、各構成要素の一部は、当該構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
本開示に係る撮像装置は、デジタルスチルカメラ、放送用カメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステム及びセンサシステムへ利用できる。
１００、１００Ｃ 撮像装置
１０１ 画素
１０２ 垂直信号線
１０３、１０３Ｃ 負荷回路
１０４、１０４Ａ、１０４Ｂ、１０４Ｃ 電圧供給回路
１０６ 列信号処理回路
１０７ 電圧供給配線
１０８ 制御回路
１０９ サンプルホールド回路
１２１ 電圧生成部
１２２、１２２Ａ、１２２Ｂ 増幅回路
１２３、１２３Ａ、１２３Ｂ 抵抗回路
１２４、１２４Ａ、１２４Ｂ、１２４Ｃ 切替回路
１２５ 定電流源
２００ カメラシステム
２０１ レンズ
２０２ カメラ信号処理部
２０３ システムコントローラ

Claims (20)

  1. 光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、
    前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、
    ソース、ドレイン及びゲートを有し、前記ソース及び前記ドレインの一方が前記出力信号線に電気的に接続される負荷トランジスタと、
    前記負荷トランジスタの前記ゲートに電気的に接続され、第１電圧及び第２電圧のいずれか一方を選択的に前記ゲートに供給する電圧供給回路と、
    を備え、
    前記電圧供給回路は、
    第３電圧を生成する電圧生成部と、
    前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第１電流を生成する第１増幅回路と、
    前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第２電流を生成する第２増幅回路と、
    前記ゲートに電気的に接続され、前記第１電流から前記第１電圧を生成し、前記第２電流から前記第２電圧を生成する抵抗回路と、
    前記第１増幅回路に対し直列に接続される第１トランジスタと、
    前記第２増幅回路に対し直列に接続される第２トランジスタと、
    を含み、
    前記第１トランジスタがオンされ前記第２トランジスタがオフされる第１の状態と、前記第１トランジスタがオフされ前記第２トランジスタがオンされる第２の状態とが交互に切り替えられる、
    撮像装置。
  2. 前記第１増幅回路は、ゲートが前記電圧生成部に電気的に接続される第３トランジスタを含み、
    前記第２増幅回路は、ゲートが前記電圧生成部に電気的に接続される第４トランジスタを含み、
    前記第３トランジスタのチャネル長に対する前記第３トランジスタのチャネル幅の比は、前記第４トランジスタのチャネル長に対する前記第４トランジスタのチャネル幅の比と等しい、請求項１に記載の撮像装置。
  3. 光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、
    前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、
    ソース、ドレイン及びゲートを有し、前記ソース及び前記ドレインの一方が前記出力信号線に電気的に接続される負荷トランジスタと、
    前記負荷トランジスタの前記ゲートに電気的に接続され、第１電圧及び第２電圧を前記ゲートに供給する電圧供給回路と、
    を備え、
    前記電圧供給回路は、
    第３電圧を生成する電圧生成部と、
    前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第１電流を生成する増幅回路と、
    前記第１電流から前記第１電圧を生成する第１抵抗回路と、
    前記第１電流から前記第２電圧を生成する第２抵抗回路と、
    を含む、
    撮像装置。
  4. 前記電圧供給回路は、前記第１電圧及び前記第２電圧のいずれか一方を選択的に前記ゲートに供給する、請求項３に記載の撮像装置。
  5. 前記第１抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに接続される第１トランジスタを含み、
    前記第２抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに接続される第２トランジスタを含み、
    前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比と等しい、請求項３または４に記載の撮像装置。
  6. 前記電圧供給回路は、
    前記第１抵抗回路に対し直列に接続される第３トランジスタと、
    前記第２抵抗回路に対し直列に接続される第４トランジスタと
    を含み、
    前記第３トランジスタ及び前記第４トランジスタのいずれか一方が選択的にオンされる、請求項３～５のいずれか１項に記載の撮像装置。
  7. 光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、
    前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、
    ソース、ドレイン及びゲートを有し、前記ソース及び前記ドレインの一方が前記出力信号線に電気的に接続される負荷トランジスタと、
    前記負荷トランジスタの前記ゲートに電気的に接続され、第１電圧及び第２電圧を前記ゲートに供給する電圧供給回路と、
    を備え、
    前記電圧供給回路は、
    第３電圧を生成する電圧生成部と、
    前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第１電流を生成する第１増幅回路と、
    前記第１電流から前記第１電圧を生成する第１抵抗回路と、
    前記電圧生成部に電気的に接続され、前記第３電圧を増幅して第２電流を生成する第２増幅回路と、
    前記第２電流から前記第２電圧を生成する第２抵抗回路と、
    を含む、
    撮像装置。
  8. 前記電圧供給回路は、前記第１電圧及び前記第２電圧のいずれか一方を選択的に前記ゲートに供給する、請求項７に記載の撮像装置。
  9. 前記第１増幅回路は、ゲートが前記電圧生成部に電気的に接続される第１トランジスタを含み、
    前記第１抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに電気的に接続される第２トランジスタを含み、
    前記第２増幅回路は、ゲートが前記電圧生成部に電気的に接続される第３トランジスタを含み、
    前記第２抵抗回路は、ソース及びドレインの一方が前記負荷トランジスタの前記ゲートに電気的に接続される第４トランジスタを含む、請求項７または８に記載の撮像装置。
  10. 前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第３トランジスタのチャネル長に対する前記第３トランジスタのチャネル幅の比よりも大きく、
    前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比は、前記第４トランジスタのチャネル長に対する前記第４トランジスタのチャネル幅の比よりも大きい、請求項９に記載の撮像装置。
  11. 前記第１トランジスタのチャネル長に対する前記第１トランジスタのチャネル幅の比は、前記第３トランジスタのチャネル長に対する前記第３トランジスタのチャネル幅の比よりも小さく、
    前記第２トランジスタのチャネル長に対する前記第２トランジスタのチャネル幅の比は、前記第４トランジスタのチャネル長に対する前記第４トランジスタのチャネル幅の比よりも小さい、請求項９に記載の撮像装置。
  12. 前記電圧供給回路は、前記第１電圧及び前記第２電圧のいずれを生成するかを切り替える切替回路を含む、請求項１～１１のいずれか１項に記載の撮像装置。
  13. 前記電圧供給回路に対し、前記第１電圧及び前記第２電圧のいずれか一方を選択的に前記ゲートに供給させる制御回路をさらに備える、請求項１～１２のいずれか１項に記載の撮像装置。
  14. 前記電圧供給回路は、前記第１電圧及び前記第２電圧を、１水平期間において１回以上
    切り替える、請求項１～１３のいずれか１項に記載の撮像装置。
  15. 前記出力信号線に接続され、前記第１信号を読み出して保持するサンプルホールド回路をさらに備え、
    前記画素は、前記電荷がリセットされた状態において、前記出力信号線に第２信号を出力し、
    前記電圧供給回路は、
    前記サンプルホールド回路が前記第１信号を読み出す期間を含む第１期間において、前記第１電圧を供給し、
    前記サンプルホールド回路が前記第２信号を読み出す期間を含む第２期間において、前記第１電圧を供給し、
    前記第１期間及び前記第２期間のいずれとも異なる第３期間において、前記第２電圧を供給する、請求項１４に記載の撮像装置。
  16. １水平期間において、前記第１期間と前記第２期間との間に前記第３期間が位置する、請求項１５に記載の撮像装置。
  17. １水平期間において、前記第１期間と前記第２期間とは連続している、請求項１５に記載の撮像装置。
  18. 光を電荷に変換する光電変換部を含み、前記電荷の量に対応する第１信号を出力する画素と、
    前記画素に電気的に接続され、前記第１信号を伝達する出力信号線と、
    第１ソース、第１ドレイン及び第１ゲートを有する第１負荷トランジスタと、
    第２ソース、第２ドレイン及び第２ゲートを有する第２負荷トランジスタと、
    前記第１ゲート及び前記第２ゲートに第１電圧を供給する電圧供給回路と、
    前記第１ソース及び前記第１ドレインの一方を前記出力信号線に接続するか、前記第２ソース及び前記第２ドレインの一方を前記出力信号線に接続するかを切り替える切替回路と、
    を備える、
    撮像装置。
  19. 前記切替回路に対し、前記第１ソース及び前記第１ドレインの前記一方を前記出力信号線に接続するか、前記第２ソース及び前記第２ドレインの前記一方を前記出力信号線に接続するかを切り替えさせる制御回路を備える、請求項１８に記載の撮像装置。
  20. 請求項１～１９のいずれか１項に記載の撮像装置を備える、
    カメラシステム。
JP2018171874A 2017-10-16 2018-09-13 撮像装置及びカメラシステム Active JP7129671B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017200540 2017-10-16
JP2017200540 2017-10-16

Publications (2)

Publication Number Publication Date
JP2019075779A JP2019075779A (ja) 2019-05-16
JP7129671B2 true JP7129671B2 (ja) 2022-09-02

Family

ID=66096250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018171874A Active JP7129671B2 (ja) 2017-10-16 2018-09-13 撮像装置及びカメラシステム

Country Status (3)

Country Link
US (1) US10701295B2 (ja)
JP (1) JP7129671B2 (ja)
CN (1) CN109672833B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251412B2 (ja) * 2008-10-09 2013-07-31 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171210A (ja) 2008-01-16 2009-07-30 Nikon Corp 固体撮像装置、及び、電子カメラ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06189204A (ja) * 1992-12-21 1994-07-08 Olympus Optical Co Ltd 固体撮像装置
JP4529834B2 (ja) 2005-07-29 2010-08-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5188221B2 (ja) 2008-03-14 2013-04-24 キヤノン株式会社 固体撮像装置
JP4686582B2 (ja) * 2008-08-28 2011-05-25 株式会社東芝 固体撮像装置
JP2012109888A (ja) 2010-11-19 2012-06-07 Panasonic Corp 固体撮像装置
WO2014024348A1 (ja) * 2012-08-09 2014-02-13 パナソニック株式会社 固体撮像装置
JP6124220B2 (ja) * 2012-09-27 2017-05-10 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2014087552A1 (ja) * 2012-12-05 2014-06-12 パナソニック株式会社 固体撮像装置
JP6391290B2 (ja) 2014-05-08 2018-09-19 キヤノン株式会社 撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171210A (ja) 2008-01-16 2009-07-30 Nikon Corp 固体撮像装置、及び、電子カメラ

Also Published As

Publication number Publication date
US10701295B2 (en) 2020-06-30
JP2019075779A (ja) 2019-05-16
US20190116327A1 (en) 2019-04-18
CN109672833A (zh) 2019-04-23
CN109672833B (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
US10212376B2 (en) Solid-state imaging device and electronic apparatus
US8089530B2 (en) Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus
JP3734717B2 (ja) イメージセンサ
US9426402B2 (en) Solid-state image pickup device, image pickup device, and signal reading method
JP5307826B2 (ja) デュアル感度を有する撮像素子回路及び撮像素子アレー
JP6045156B2 (ja) 固体撮像装置
US20130229560A1 (en) Solid-state image-pickup device, image-pickup device, and signal reading method
US20130070141A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9906746B2 (en) Solid-state image pickup device and image pickup apparatus
WO2015072575A1 (ja) 固体撮像素子および撮像装置
JP5556199B2 (ja) 固体撮像素子及び撮像機器
JP6413401B2 (ja) 固体撮像素子
JP2006217213A (ja) 物理情報取得方法および物理情報取得装置
JP6634035B2 (ja) 撮像素子及び撮像装置
JP2011176616A (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
JP7129671B2 (ja) 撮像装置及びカメラシステム
US10531018B2 (en) Image sensor for suppressing readout time of image signal and focus detection signal, control method therefor, and image capturing apparatus
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP2004274229A (ja) 撮像装置
JP2006108467A (ja) 物理量分布検知の半導体装置
JP6967173B1 (ja) 撮像素子及び撮像装置
JP7160129B2 (ja) 撮像素子および撮像装置
US9445061B2 (en) Image sensors with pixel array sub-sampling capabilities
JP4229770B2 (ja) 増幅型固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R151 Written notification of patent or utility model registration

Ref document number: 7129671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151