JP5556199B2 - 固体撮像素子及び撮像機器 - Google Patents

Description

本発明は、ＣＭＯＳ型の固体撮像素子及びそれを備えた撮像機器に関するものである。

近年、デジタルスチルカメラやデジタルビデオカメラなど、固体撮像素子を用いて画像を撮像して保存できる撮像機器が広く普及している。このような撮像機器に用いる固体撮像素子としては、ＣＣＤ型の固体撮像素子が最も一般的であったが、近年では、固体撮像素子の一層の多画素化が進んでおり、そのため、ＣＭＯＳ型の固体撮像素子が注目されている。

ＣＭＯＳ型の固体撮像素子は、光電変換素子と複数の画素トランジスタいわゆるＭＯＳトランジスタからなる画素が複数、２次元的に配列された画素アレイ部を有し、光電変換素子により生成された電荷を電気信号に変換して読み出す固体撮像素子である。このＣＭＯＳ型の固体撮像素子は、ＣＣＤ型の固体撮像素子と比較して読み出しが高速で、高感度、低消費電力といった特徴がある。また、ＣＭＯＳ型の固体撮像素子は、ＣＭＯＳプロセスを用いたアナログ回路や論理回路を同一チップ内に混在させることができるため、周辺ＩＣの数を減らす事ができるといったメリットも持ち合わせている。

ＣＭＯＳ型の固体撮像素子の画素アレイ部１００では、図１６に示すように、光が照射される有効画素領域１０１の外側に、光の照射が遮られて光学的黒レベルが得られる画素（以下「光学的黒画素」という）を有する光学的黒画素領域１０２が設けられている。この光学的黒画素は、有効画素と同じ暗電流を発生するよう構成され、この暗電流のレベル（黒レベル）を基準レベルとして用いて有効画素領域１０１からの信号を読み出している。これにより、有効画素領域１０１の各画素で発生する暗電流の大きさの違いを抑え、固定パターン雑音や縦筋などの発生を抑制している。また、有効画素領域１０１の信号レベルの温度変化による変動も抑えることができる。

しかし、光学的黒画素領域１０２近傍の有効画素領域１０１に強い光が入射すると、有効画素領域１０１の画素から電荷が溢れ出し、この電荷が光学的黒画素領域１０２に流れ込む現象（ブルーミング）が発生して、黒レベルが高くなってしまう。そのため、有効画素領域１０１の出力を黒レベル基準に読み出すと、黒沈みした異常な画像となり、再生画像の画質が悪くなる。

そこで、有効画素領域と光学的黒画素領域の間に、ダミー画素を配列するダミー画素領域とを設けることが提案されている（特許文献１参照）。

特開２００６−２２２７５１号公報

しかし、有効画素領域と光学的黒画素領域の間に、ダミー画素領域を設けたＣＭＯＳ型の固体撮像素子では、次のような問題が発生していた。

第１に、ダミー画素領域は常に非選択状態に保持されているため、画素アレイ部の各画素行から行単位で信号を読み出す際に、光学的黒画素領域からダミー画素領域へ行走査が移行したとき、各種制御線を駆動する回路の駆動負荷が急激に変動する。これらの急激な負荷変動は電源電圧の変動を引き起こす。そのため、有効画素領域から読み出す信号にノイズが発生し、結果として、再生画像の画質が悪くなる。

第２に、画素列（カラム）方向に画素がフローティングディフージョン部（以下、「ＦＤ」という）を共有する画素共有型である場合、その一部をダミー画素とし、その他を通常の読み出し画素とすると、画素行間でＦＤのノードの総容量が異なることになる。そのため、本来一様であるべき黒レベルの出力に差が生じてしまう。

そこで、上記課題を解決するために、請求項１の発明は、固体撮像素子において、光電変換素子と当該光電変換素子で光電変換して得られた電荷をフローティングディフージョン部に読み出すトランジスタとを含む画素が行列状に配置され、光が照射される複数の画素からなる有効画素領域と、光の照射が遮られている複数の画素からなる遮光画素領域を有する画素アレイ部と、前記画素アレイ部を画素行毎に選択制御し、画素列毎に設けられた列信号線に前記選択した画素行の各画素からそれぞれ信号を出力させる行走査部と、各前記列信号線から出力される信号をデジタル変換するＡＤ変換部と、を備え、前記遮光画素領域は、黒レベルの基準となる信号を生成する画素を有する画素からなる光学的黒画素領域と、前記列信号線への信号の出力経路が遮断され、前記光電変換素子に発生した電荷を電源に排出する画素から形成されて前記光学的黒画素領域と前記有効画素領域との間に設けられたダミー画素領域とを有しており、前記有効画素領域、前記光学的黒画素領域及び前記ダミー画素領域は、それぞれ列方向の複数の画素が前記フローティングディフージョン部を共有する画素群から構成され、前記行走査部は、前記遮光画素領域のうち前記ダミー画素領域の選択を行わないようにした。

また、請求項２に記載の発明は、請求項１に記載の固体撮像素子において、前記行走査部は、行方向が共通する前記画素群を一括して選択制御する制御信号を出力する複数の制御回路を有しており、前記光学的黒画素領域から前記有効画素領域にいたる一連の選択制御では、前記ダミー画素領域は読み出さず、前記光学的黒画素領域から前記有効画素領域のみを連続して読み出すように選択制御するようにした。

また、請求項３に記載の発明は、撮像機器において、固体撮像素子を有し、前記固体撮像素子は、光電変換素子と当該光電変換素子で光電変換して得られた電荷をフローティングディフージョン部に読み出すトランジスタとを含む画素が行列状に配置され、光が照射される複数の画素からなる有効画素領域と、光の照射が遮られている複数の画素からなる遮光画素領域を有する画素アレイ部と、前記画素アレイ部を画素行毎に選択制御し、画素列毎に設けられた列信号線に前記選択した画素行の各画素からそれぞれ信号を出力させる行走査部と、各前記列信号線から出力される信号をデジタル変換するＡＤ変換部と、を備え、前記遮光画素領域は、黒レベルの基準となる信号を生成する画素を有する画素からなる光学的黒画素領域と、前記列信号線への信号の出力経路が遮断され、前記光電変換素子に発生した電荷を電源に排出する画素から形成されて前記光学的黒画素領域と前記有効画素領域との間に設けられたダミー画素領域とを有しており、前記有効画素領域、前記光学的黒画素領域及び前記ダミー画素領域は、それぞれ列方向の複数の画素が前記フローティングディフージョン部を共有する画素群から構成され、前記行走査部は、前記遮光画素領域のうち前記ダミー画素領域の選択を行わないようにした。
また、請求項４に記載の発明は、請求項1又は請求項２に記載の固体撮像素子において、前記ダミー画素領域の画素群は、前記列信号線への信号の出力経路が遮断されるとともに共通接続される前記フローティングディフージョン部単位で電位が固定されており、前記ダミー画素領域の画素群に対応する前記行走査部は、一括して非動作状態に固定されているようにした。

本発明によれば、ダミー画素領域を配置して有効画素領域の画素への光学的黒画素領域に電荷の流れ込みに加え、電源揺れや回路構成の非一様性に起因する画像の乱れを同時に防止することができる固体撮像素子及び撮像装置を提供することができる。

本発明の一実施形態に係る撮像機器の全体的な構成を示した図である。 本発明の一実施形態に係る固体撮像素子の全体的な構成を示した図である。 図１に示す固体撮像素子の画素の構成を示した図である。 図３に示す画素群の制御方法の説明図である。 図２に示す画素アレイ部のレイアウトを示した図である。 図５に示すダミー画素領域の画素群の構成を示した図である。 画素群をダミー画素領域と有効画素領域で共用した構成を示した図である。 図５に示す画素群で行走査したときの特性の説明図である。 図７に示す画素群で行走査したときの特性の説明図である。 従来の行走査の方法を示す図である。 図１に示す固体撮像素子の行走査の方法を示した図である。 従来の行走査の方法による電源状態の説明図である。 図１に示す固体撮像素子の行走査の方法による電源状態の説明図である。 図２に示す行走査部の構成を示した図である。 図２に示す行走査部の変形例を示した図である。 図２に示す行走査部の変形例を示した図である。 固体撮像素子の画素の別の構成を示した図である。 ダミー画素領域の画素群の構成を示した図である。 従来の固体撮像素子の画素アレイ部のレイアウトを示した図である。

以下、発明を実施するための形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．撮像機器の構成
２．固体撮像素子の構成

［１.撮像機器の構成］
まず、本実施形態おける撮像機器の構成について図面を用いて説明する。

図１に示すように、撮像機器１は、固体撮像素子２、信号処理回路３、システムコントローラ４、入力部５、光学ブロック６を具備している。また、この撮像機器１には、光学ブロック６内の機構を駆動するためのドライバ７、固体撮像素子２を駆動するためのタイミングジェネレータ（ＴＧ）８などが設けられている。固体撮像素子２は、ＣＭＯＳ型の固体撮像素子である。

光学ブロック６は、被写体からの光を固体撮像素子２へ集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、メカシャッタ、絞りなどを具備している。ドライバ７は、システムコントローラ４からの制御信号に応じて、光学ブロック６内の機構の駆動を制御する。

固体撮像素子２は、ＴＧ８から出力されるタイミング信号に基づいて駆動され、被写体からの入射光を電気信号に変換する。ＴＧ８は、システムコントローラ４の制御の下でタイミング信号を出力する。

信号処理回路３は、固体撮像素子２からのデジタル信号に対するＡＦ（Auto Focus）、ＡＥ（Auto Exposure）、欠陥画素の検出処理及び補正処理、ホワイトバランス調整、マトリクス処理などの各種カメラ信号処理を実行する。

システムコントローラ４は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などから構成される。ＣＰＵはＲＯＭに記憶されたプログラムを実行することにより、この撮像機器１の各部を統括的に制御し、また、その制御のための各種演算を実行する。入力部５は、ユーザの操作入力を受け付ける操作キー、ダイアル、レバーなどを含み、操作入力に応じた制御信号をシステムコントローラ４に出力する。

信号処理回路３から出力された画像データは、図示しないグラフィックインタフェース回路に供給されて表示用の画像信号に変換され、これにより図示しないモニタにカメラスルー画像が表示される。また、入力部５へのユーザの入力操作などによりシステムコントローラ４に対して画像の記録が指示されると、信号処理回路３からの画像データはＣＯＤＥＣ（enCOder,DECoder）に供給され、圧縮符号化処理が施されて記録媒体に記録される。静止画像の記録の際には、信号処理回路３からは１フレーム分の画像データがＣＯＤＥＣに供給され、動画像の記録の際には、処理された画像データがＣＯＤＥＣに連続的に供給される。

［２.固体撮像素子２の構成］
次に、本実施形態に係るＣＭＯＳ型の固体撮像素子２の構成について図面を用いて説明する。

本実施形態に係る固体撮像素子２は、図２に示すように、半導体基板１０上に、制御部１１、行走査部１２、カラム信号処理部１３、列走査部１４、出力部１５、画素アレイ部１６等を形成して構成される。半導体基板１０は、例えばシリコン基板からなる。

制御部１１は、ＴＧ８から入力される同期信号及びマスタクロック等に基づいて、行走査部１２、カラム信号処理部１３及び列走査部１４などの動作の基準となるクロック信号や制御信号などを生成する。制御部１１は、このように生成した制御信号を、行走査部１２、カラム信号処理部１３及び列走査部１４等に入力する。

行走査部１２は、垂直転送部とも呼ばれ、画素アレイ部１６を制御する制御信号を出力する。例えば、行走査部１２は、行選択信号φＳＥＬや行転送信号φＴＧを出力して画素アレイ部１６の各画素２０を行単位で順次列方向（垂直方向）に選択走査する。これにより、各画素２０での受光量に応じて生成された信号電荷に基づく信号（画素信号）が列信号線ＶＳＬを通してカラム信号処理部１３に供給される。また、行走査部１２は、行リセット信号φＲＳＴを供給して、画素２０のリセットを行う。

カラム信号処理部１３は、画素アレイ部１６の画素列（カラム）の各画素２０から列信号線ＶＳＬへ出力された信号をデジタル変換する。このカラム信号処理部１３では、後述する光学的黒画素領域３２の画素２０から出力される信号レベルを基準レベルとして、後述する有効画素領域３０の画素２０から出力される信号に応じたデジタル変換を行って画素データを生成する。

列走査部１４は、例えばシフトレジスタによって構成され、列走査パルスをカラム信号処理部１３へ順次出力して、カラム信号処理部１３から画素データに応じた信号出力させる。この列走査部１４は、水平転送部とも呼ばれる。出力部１５は、カラム信号処理部１３から水平信号線１７を通して順次に供給される信号に対し、所定の信号処理を行って出力する。

画素アレイ部１６は、光電変換素子ＰＤと当該光電変換素子ＰＤで光電変換して得られた電荷をフローティングディフージョン部（以下、「ＦＤ」という）に読み出す後述の転送トランジスタとを含む画素２０が行列状に配置される。

本実施形態に係る画素アレイ部１６は、図３に示すように、画素列（カラム）方向の４つの画素２０がＦＤを共有する画素共有型であり、４つの画素が一つの画素群２１を構成している。すなわち、１行×４列の４つの画素で、ＦＤ２２、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３を共有する。なお、ＦＤ２２を共有する画素２０の数は、これに限られるものではない。例えば、画素群２１は、２行×２列や２行×４列などの構成とすることができる。

図３に示すように、画素群２１は、光電変換素子ＰＤ−１〜ＰＤ−４、転送トランジスタＴｒ１−１〜Ｔｒ１―４、ＦＤ２２、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３から構成される。

光電変換素子ＰＤ−１〜ＰＤ−４は、画素列方向に配列されており、入射光をその光量に応じた量の電荷に光電変換する。光電変換素子ＰＤ−１〜ＰＤ−４は、例えばフォトダイオードから構成される。

転送トランジスタＴｒ１−１〜Ｔｒ１−４は、光電変換素子ＰＤ−１〜ＰＤ−４とＦＤ２２との間に接続される。この転送トランジスタＴｒ１−１〜Ｔｒ１−４のゲートに、行走査部１２からアクティブ（Ｈｉｇｈレベル）な行転送信号φＴＧ−１〜ＴＧ−４が順次与えられることで、光電変換素子ＰＤ−１〜ＰＤ−４で光電変換された電荷がＦＤ２２に転送される。

リセットトランジスタＴｒ２は、行選択信号φＳＥＬとＦＤ２２との間に接続される。このリセットトランジスタＴｒ２のゲートに、行走査部１２からアクティブ（Ｈｉｇｈレベル）な行リセット信号φＲＳＴが与えられることで、行選択信号φＳＥＬがアクティブ（Ｈｉｇｈレベル）なときには、ＦＤ２２の電位が行選択信号φＳＥＬの電位にリセットされる。これにより、ＦＤ２２に蓄積された電荷が掃き捨てられる。一方、リセットトランジスタＴｒ２のゲートに、行走査部１２からアクティブな行リセット信号φＲＳＴが与えられた場合でも、行選択信号φＳＥＬが非アクティブ（Ｌｏｗレベル）なときには、ＦＤ２２の電位は行選択信号φＳＥＬの電位にリセットされない。

ＦＤ２２には、増幅トランジスタＴｒ３のゲートが接続されており、この増幅トランジスタＴｒ３は、ＦＤ２２の電位を増幅してその電位に応じた電圧を列信号線ＶＳＬへ出力する。

ここで、画素群２１の各画素２０から列信号線ＶＳＬへの信号を読み出し手順について図４を参照して具体的に説明する。

行走査部１２は、信号の読み出しを行う画素行（以下、「読み出し行」という）を含む画素群２１に対応する行選択信号φＳＥＬをアクティブにする。その後、行走査部１２は、読み出し行を含む画素群２１に対応する行リセット信号φＲＳＴを所定期間だけアクティブにする。これにより、読み出し行の画素２０は、リセットトランジスタＴｒ２がオン状態となってＦＤ２２の電位が行選択信号φＳＥＬの電位となってリセットされ、ＦＤ２２に蓄積されている信号電荷が掃き捨てられる。

次に、行走査部１２は、光電変換素子ＰＤの信号電荷をＦＤ２２に読み出すために、読み出し行を含む画素群２１に対応する行転送信号φＴＧを所定期間アクティブにする。これにより、読み出し行の画素２０では、転送トランジスタＴｒ１がオン状態となり、光電変換素子ＰＤに蓄積されている信号電荷がＦＤ２２へ転送される。ＦＤ２２は転送された信号電荷を電圧信号に変換して増幅トランジスタＴｒ３のゲートに出力する。ＦＤ２２から出力される電圧信号は増幅トランジスタＴｒ３により増幅され、列信号線ＶＳＬに出力される。その後、行走査部１２は、行選択信号φＳＥＬを非アクティブにして、１つの画素行からの信号の読み出しを終了する。

以上の動作を繰り返し行う。すなわち、図４に示すように、転送トランジスタＴｒ１−１〜Ｔｒ１−４を順次アクティブにして、光電変換素子ＰＤ−１〜ＰＤ−４の信号電荷に応じた電圧を、増幅トランジスタＴｒ３を介して出力するようにしている。なお、行走査部１２は、読み出し行を１行目から順に最終行目まで順次行って、被写体画像を形成する信号を画素アレイ部１６から出力する。

画素アレイ部１６は、図５に示すように、有効画素領域３０、光学的黒画素領域３２、ダミー画素領域３３に区画される。

有効画素領域３０は、光電変換素子ＰＤ上が遮光されておらず、光電変換素子ＰＤに光が照射される複数の画素２０からなる画素領域である。

遮光画素領域３１は、光電変換素子ＰＤ上が遮光され、光電変換素子ＰＤへの光の照射が遮られている複数の画素２０からなる画素領域である。

この遮光画素領域３１には、光学的黒画素領域３２が設けられている。光学的黒画素領域３２は、黒レベルの基準となる信号を生成する画素２０（光学的黒画素）を有する画素からなる画素領域である。

さらに、遮光画素領域３１には、有効画素領域３０と光学的黒画素領域３２との間に、ダミー画素領域３３が設けられている。このダミー画素領域３３は、列信号線ＶＳＬへの信号の出力経路が遮断され、光電変換素子ＰＤに発生した電荷を電源に排出する画素２０を有する画素群２１から形成されている。

本実施形態に係る固体撮像素子２では、このダミー画素領域３３を、ＦＤ２２を共有する画素群２１から構成し、さらに、ダミー画素領域３３は行走査部１２による読み出しを行わないようにしている。

このように、ダミー画素領域３３は、画素群２１で構成している。すなわち、有効画素領域３０や光学的黒画素領域３２と画素群を共用していない。そのため、有効画素領域３０や光学的黒画素領域３２で、画素行間でＦＤのノードの総容量が変わらず、黒レベルの出力差の発生を抑制できる。

以下、ダミー画素領域３３について具体的に説明する。図６はダミー画素領域３３を構成する画素群２１を示す。

ダミー画素領域３３を構成する画素群２１は、増幅トランジスタＴｒ３が列信号線ＶＳＬに接続されておらず、列信号線ＶＳＬへの信号の出力経路が遮断されている点を除き、有効画素領域３０や光学的黒画素領域３２の画素群２１と同様の構成である。

ダミー画素領域３３を構成する画素群２１は、光電変換素子ＰＤに発生した電荷を電源に排出するように、行選択信号φＳＥＬ、行転送信号φＴＧ−１〜φＴＧ−４としてそれぞれＨｉｇｈレベルの電圧が印加される。これにより、転送トランジスタＴｒ１−１〜Ｔｒ１−４及びリセットトランジスタＴｒ２がオン状態となるため、光電変換素子ＰＤに発生した電荷が電源ＶＲＳＴに排出される。

また、上述のように、増幅トランジスタＴｒ３が列信号線ＶＳＬに接続されていないため、増幅トランジスタＴｒ３から列信号線ＶＳＬへ誤って信号が出力されない。

このように、このダミー画素領域３３を、ＦＤ２２を共有する画素群から構成しており、有効画素領域３０や光学的黒画素領域３２と画素群を共有していない。そのため、光学的黒画素領域３２で、画素行間でＦＤのノードの総容量が変わらず、黒レベルの出力に差が生じてしまうことを抑制することができる。

すなわち、図７に示すように、一つの画素群を光学的黒画素領域とダミー画素領域とで共有した場合、光学的黒画素領域のＦＤには、２つの転送トランジスタしか接続されない。一方、有効画素領域のＦＤには、４つの転送トランジスタが接続される。そのため、光学的黒画素と有効画素との間でＦＤのノードの総容量が変わってしまい、黒レベルの出力に差が生じることになる。

また、画素数がＲ：Ｇ：Ｂ＝１：２：１としたベイヤ配列であり、有効画素領域とダミー画素領域とで画素群を共有した場合に、図８Ａに示すように、ＦＤのノードの総容量が異なる画素群間で同一色の信号の加算が行われることになる。ＦＤのノードの総容量が異なる画素群の出力は、ＦＤのノードの総容量によって出力レベルが変わってしまうため、再生画像の品質が劣化する。

一方、本実施形態に係る固体撮像素子２では、ダミー画素領域３３を画素群２１単位で構成し、また、光学的黒画素領域３２や有効画素領域３０も同様に画素群２１単位で構成することから、ＦＤ２２のノードの総容量を各領域で同じになるようにしている。

従って、黒レベルの出力に差が生じることを抑制することができる。また、図８Ｂに示すように、ＦＤ２２のノードの総容量が同じ画素群２１間で同一色の信号の加算が行われるため、再生画像の品質の劣化も防止できる。

また、上述したように、本実施形態に係る固体撮像素子２では、ダミー画素領域３３の画素行は行走査部１２による読み出しを行わないようにしており、これにより、有効画素領域３０から読み出す信号にノイズが発生することを抑制している。

すなわち、従来であれば、例えば、図９Ａに示すように、光学的黒画素領域３２、ダミー画素領域３３、有効画素領域３０の順に、行走査部１２の各行走査回路が動作して、行走査が行っていた。

しかし、このような行走査を行うと、光学的黒画素領域３２からダミー画素領域３３へ行走査が移行したとき、画素２０を駆動する行走査部１２の駆動負荷が急激に変動する。これらの急激な負荷変動は電源電圧ＶＤＤの変動を引き起こし、図１０Ａに示すように、光学的黒画素領域から有効画素領域へ移行したときも、まだ電源電圧ＶＤＤの変動が続き、そのため、画素２０から列信号線ＶＳＬへ出力される信号に影響を及ぼす。

一方、本実施形態に係る固体撮像素子２では、図９Ｂに示すように、行走査部１２は、光学的黒画素領域３２からダミー画素領域３３へ行走査を移行することなく、光学的黒画素領域３２から続けて有効画素領域３０へ行走査を行う。すなわち、行走査部１２は、ダミー画素領域３３の行走査を行わずに、読み飛ばす。

このように行走査することで、図１０Ｂに示すように、画素２０を駆動する行走査部１２の駆動負荷は、その変動が抑制される。従って、電源電圧ＶＤＤへの影響が抑制され、再生画像の画質の劣化が抑制される。

ここで、行走査部１２の構成について、図１１を参照して具体的に説明する。

図１１に示すように、行走査部１２は、アドレスデコーダ部４０、タイミングパルス生成部５０、ドライバ部６０を有している。これらにより、４画素単位の画素群２１を制御する行走査回路（制御回路）が、列方向の画素群２１のそれぞれに対応させて設けられる。すなわち、行方向が共通する前記画素群を一括して選択制御する複数の行走査回路（制御回路）が構成される。

アドレスデコーダ部４０は、設定されたアドレスと一致したアドレスが入力されたタイミングでアクティブ（Ｈｉｇｈレベル）となる信号を出力するアドレスデコーダ回路４１を複数備えている。このアドレスデコーダ回路は、画素群２１単位で設けられる。ただし、ダミー画素領域３３の画素群２１に対応するアドレスデコーダ回路４１の入力は、電源電圧ＶＤＤ,ＶＲＳＴの電源に接続されて、その出力が常に非アクティブ（Ｌｏｗレベル）の信号となるように構成されている。なお、アドレスデコーダ回路４１に設定されるアドレスは、光学的黒画素領域３２から有効画素領域３０にかけて連続するようにすることで、ダミー画素領域３３を読み飛ばして行走査することができる。

タイミングパルス生成部５０は、行走査単位で所定のパターンのパルス信号を発生するパルス発生器５１と、画素群２１単位で設けられるスイッチＳＷ１〜ＳＷ６とを有している。アドレスデコーダ部４０のアドレスデコーダ回路４１は、設定されたアドレスと一致したアドレスが入力されたタイミングでアクティブ（Ｈｉｇｈレベル）となる信号を出力し、アドレスデコーダ回路４１と接続されたスイッチＳＷ１〜ＳＷ６をオン状態にする。これにより、パルス発生器５１から出力される行転送信号φＴＧ１〜φＴＧ４、行選択信号φＳＥＬ、行リセット信号φＲＳＴがドライバ部６０に入力される。

ドライバ部６０は、複数のドライバ６１を有しており、これらのドライバ６１に、タイミングパルス生成部５０から出力される行転送信号φＴＧ−１〜φＴＧ−４、行選択信号φＳＥＬ、行リセット信号φＲＳＴが入力される。

各ドライバ６１は、有効画素領域３０や光学的黒画素領域３２の画素群２１に対しては、増幅した行転送信号φＴＧ−１〜φＴＧ−４、行選択信号φＳＥＬ、行リセット信号φＲＳＴを出力する。一方、ダミー画素領域３３の画素群２１に対しては、各ドライバ６１の出力が接続されておらず、電源電圧ＶＤＤ,ＶＲＳＴの電源に接続され、行転送信号φＴＧ−１〜φＴＧ−４、行選択信号φＳＥＬ、行リセット信号φＲＳＴがそれぞれＨｉｇｈレベルとなる。

このように、行走査部１２では、有効画素領域３０、光学的黒画素領域３２及びダミー画素領域３３に対してそれぞれ同じ行走査回路（アドレスデコーダ回路４１、スイッチＳＷ１〜ＳＷ６、ドライバ６１）を配置している。そのため、行走査部１２の各行走査回路を、画素アレイ部１６の複数画素行（ここでは、４画素行）単位でそれぞれ対応させることが可能となり、複数画素行（ここでは、４画素行）間のレイアウトが、画素アレイ部１６内で互いに異なる構成になることを避けることができる。このように、回路構成の非一様性を確保することができるため、複数画素行単位での特性のばらつきを抑えることができ、再生画像の品質を向上させることができる。

しかも、図１１に示す例では、ダミー画素領域３３の画素群２１とドライバ６１との間の配線を切断し、画素群２１側の配線を電源に接続するだけで、同一行方向に連続するダミー画素領域３３の画素群２１を一括して非動作にすることができる。

なお、図１２に示すように、ドライバ６１とスイッチＳＷ１〜ＳＷ６の間の配線を切断し、ドライバ６１側の配線を電源に接続するようにしてもよい。

また、図１３に示すように、パルス発生器５１とスイッチＳＷ１〜ＳＷ６との間の配線を切断し、スイッチＳＷ１〜ＳＷ６側の配線を電源に接続するようにしてもよい。

また、行走査部１２は、行方向が共通する画素群２１を一括して選択制御する制御信号を出力する複数の行走査回路を有している。そして、行走査部１２は、光学的黒画素領域３２から有効画素領域３０にいたる一連の選択制御では、ダミー画素領域３３は読み出さず、光学的黒画素領域３２から有効画素領域３０のみを連続して読み出すように選択制御するにしている。このようにすることで、ダミー画素領域３３を読み飛ばして行走査することができ、電源変動による再生画像の劣化を抑制することができる。

以上のように、本実施形態に係る固体撮像素子２は、ダミー画素領域３３を、ＦＤ２２を共有する画素群２１から構成し、さらに、ダミー画素領域３３は行走査部１２による読み出しを行わないようにしている。このようにすることで、再生画像の画質の劣化を抑制することができる。

なお、上述においては、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３の３つのＭＯＳトランジスタからなる画素２０の例を説明したが、図１４に示すような４つのＭＯＳトランジスタからなる画素２０’にも同様に適用することができる。なお、図１４では、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３に加え、選択トランジスタＴｒ４が設けられる。

そして、ダミー画素領域３３の画素群２１’は、図１５に示すように、各トランジスタＴｒ１−１〜Ｔｒ１−４,Ｔｒ２のゲートを電源に接続することで、行転送信号φＴＧ−１〜φＴＧ−４、行リセット信号φＲＳＴは、Ｈｉｇｈレベルの電圧として、光電変換素子ＰＤの信号電荷を図示しないリセットドレイン領域に掃き出す。なお、選択トランジスタＴｒ４のソースを列信号線ＶＳＬと接続しないことで、増幅トランジスタＴｒ３から列信号線ＶＳＬへ誤って信号が出力されないようにしている。

以上、本発明の実施形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。

１ 撮像機器
２ 固体撮像素子
１２ 行走査部
１４ 列走査部
１６ 画素アレイ部
１７ 水平信号線
２０,２０’ 画素
２１,２１’ 画素群
２２ ＦＤ
３０ 有効画素領域
３１ 遮光画素領域
３２ 光学的黒画素領域
３３ ダミー画素領域
ＳＷ１〜ＳＷ６ スイッチ
ＶＳＬ 列信号線

Claims (4)

1. 光電変換素子と当該光電変換素子で光電変換して得られた電荷をフローティングディフージョン部に読み出すトランジスタとを含む画素が行列状に配置され、光が照射される複数の画素からなる有効画素領域と、光の照射が遮られている複数の画素からなる遮光画素領域を有する画素アレイ部と、
   前記画素アレイ部を画素行毎に選択制御し、画素列毎に設けられた列信号線に前記選択した画素行の各画素からそれぞれ信号を出力させる行走査部と、
   各前記列信号線から出力される信号をデジタル変換するＡＤ変換部と、を備え、
   前記遮光画素領域は、黒レベルの基準となる信号を生成する画素を有する画素からなる光学的黒画素領域と、前記列信号線への信号の出力経路が遮断され、前記光電変換素子に発生した電荷を電源に排出する画素から形成されて前記光学的黒画素領域と前記有効画素領域との間に設けられたダミー画素領域とを有しており、
   前記有効画素領域、前記光学的黒画素領域及び前記ダミー画素領域は、それぞれ列方向の複数の画素が前記フローティングディフージョン部を共有する画素群から構成され、
   前記行走査部は、前記遮光画素領域のうち前記ダミー画素領域の選択を行わない固体撮像素子。
2. 前記行走査部は、行方向が共通する前記画素群を一括して選択制御する制御信号を出力する複数の制御回路を有しており、前記光学的黒画素領域から前記有効画素領域にいたる一連の選択制御では、前記ダミー画素領域は読み出さず、前記光学的黒画素領域から前記有効画素領域のみを連続して読み出すように選択制御するようにした請求項１に記載の固体撮像素子。
3. 固体撮像素子を有し、
   前記固体撮像素子は、
   光電変換素子と当該光電変換素子で光電変換して得られた電荷をフローティングディフージョン部に読み出すトランジスタとを含む画素が行列状に配置され、光が照射される複数の画素からなる有効画素領域と、光の照射が遮られている複数の画素からなる遮光画素領域を有する画素アレイ部と、
   前記画素アレイ部を画素行毎に選択制御し、画素列毎に設けられた列信号線に前記選択した画素行の各画素からそれぞれ信号を出力させる行走査部と、
   各前記列信号線から出力される信号をデジタル変換するＡＤ変換部と、を備え、
   前記遮光画素領域は、黒レベルの基準となる信号を生成する画素を有する画素からなる光学的黒画素領域と、前記列信号線への信号の出力経路が遮断され、前記光電変換素子に発生した電荷を電源に排出する画素から形成されて前記光学的黒画素領域と前記有効画素領域との間に設けられたダミー画素領域とを有しており、
   前記有効画素領域、前記光学的黒画素領域及び前記ダミー画素領域は、それぞれ列方向の複数の画素が前記フローティングディフージョン部を共有する画素群から構成され、
   前記行走査部は、前記遮光画素領域のうち前記ダミー画素領域の選択を行わない撮像機器。
4. 前記ダミー画素領域の画素群は、前記列信号線への信号の出力経路が遮断されるとともに共通接続される前記フローティングディフージョン部単位で電位が固定されており、
   前記ダミー画素領域の画素群に対応する前記行走査部は、一括して非動作状態に固定されている請求項１又は請求項２に記載の固体撮像素子。

Images