JP2010093363A - 固体撮像素子およびその駆動方法、並びにカメラシステム - Google Patents

Abstract

【課題】回路の規模の増大を抑止しつつ、ブルーミングの発生を防止し、かつ外部へ不要な行の画素データの出力を抑止することが可能な固体撮像素子およびその駆動方法、並びにカメラシステムを提供する。
【解決手段】光電変換素子を含む画素が行列状に配置された画素アレイ部１１０と、指定されたアドレス情報に応じて画素アレイ部の読み出しまたはリセットのアクセス動作を行うように駆動制御可能な画素駆動制御部１２０，１３０，１６０と、を有し、画素駆動制御部は、画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定可能で、ウィンドウ領域へのアクセスおよび出力処理と並行して、ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う機能を含む。
【選択図】図３

Description

本発明は、ＣＭＯＳイメージセンサに代表される固体撮像素子およびその駆動方法、並びにカメラシステムに関するものである。

近年、ＣＣＤに代わる固体撮像素子（イメージセンサ）として、ＣＭＯＳイメージセンサが注目を集めている。
これはＣＭＯＳイメージセンサが次の課題を克服しているからである。
すなわち、ＣＣＤ画素の製造には専用プロセスを必要とし、また、その動作には複数の電源電圧が必要であり、さらに複数の周辺ＩＣを組み合わせて動作させる必要がある。
このようなＣＣＤの場合、システムが非常に複雑化するといった処々の問題を、ＣＭＯＳイメージセンサが克服しているからである。

このＣＭＯＳイメージセンサに代表されるＸ−Ｙアドレス型固体撮像素子は、光電変換素子を含む画素が行列状に２次元アレイ配置された画素アレイ部に対して、画素の選択を行単位、列単位あるいは画素単位で行われる。

また、行アクセスの固体撮像素子では、画素アレイ部への読み出しアクセスと、シャッターを切るためのリセットアクセスが行われる。
ＣＭＯＳイメージセンサでは、一般に画素リセットする際に、行ごとに逐次画素をリセットしていく方式が採られることが多い。この方式は、ローリングシャッター方式と呼ばれる。

また、固体撮像素子には、ノイズ・フロアを決定するために光学的にマスクされた画像、すなわち、オプティカルブラック領域が形成される。

そして、固体撮像素子では、画素アレイ部における任意の領域を指定して、この任意の領域の画素情報を部分的に切り出して読み出すことができる技術が提案されている（たとえば特許文献１参照）。

このように、特許文献１に開示された固体撮像素子は、必要な領域を切り出し読み出す機能（ウィンドウ読み出し機能）を有する。
この固体撮像素子は、ウィンドウ読み出しにより外部への出力ライン数を減らすことができる。

ところが、固体撮像素子においては、任意の部分読み出し領域を行ごとに順次読み出す際に、部分読み出し領域よりも下方および上方の行の画素では一切読み出し等のアクセス制御が行われないため以下のブルーミングという現象が発生する。
すなわち、画素内の光電変換素子にて光電変換され、蓄積された電荷が光電変換素子の蓄積容量を超えて周辺の画素に漏れ出す可能性がある。
この周辺画素に漏れ出した電荷は、この周辺画素の撮像に影響を与え、ＣＭＯＳイメージセンサの場合では、部分読み出し領域の画素の上方および下方の画素から電荷の漏れ出しがあると、その部分では異常な画像となる、ブルーミング現象が発現する。

ブルーミングを防ぐ方法として次のような方法が知られている。

この方法は、ウィンドウ領域を所望より大きく設定して、この大きく設定した領域に通常アクセスを行うことで、電荷の回り込みを防ぐ方法である。

ただし、この方法では、不要な行の画素データを外部に出力するために、図１に示すように、外部への出力数が増えてしまう。
ここで、行アクセスの固体撮像素子の出力行等について、図１および図２に関連付けて説明する。

行アクセスの固体撮像素子の出力行は、図１に示すように、記録画素、色処理マージン、有効不問、オプティカルブラック、オプティカルブラック不問、ブランキングがある。
有効不問、オプティカルブラック不問、ブランキングはデータとして不要なデータである。
ブランキング出力は、外部と固体撮像素子との通信期間、固体撮像素子のゲイン値などの設定変更後の内部回路安定化待ち時間、外部とのタイミング調整などのためにある。
ブランキング期間は、図２に示すように、画素アレイ部への読み出しアクセスまたはリセットアクセスは行わない。または、読み出しデータは影響を与えない特定アドレスへのアクセスを行う。

なお、一般的は固体撮像素子では、オプティカルブラックはウィンドウ指定せず、出力行数は画素アレイ部によって固定である。
また、オプティカルブラックの数は使用用途によって異なる。たとえば、静止画撮影のときには多く必要であるが、動画撮影のときには減らすことができる。

ところで、ブルーミングの発生を防止し、かつ外部へ不要な行の画素データを出力させない方法が特許文献２に開示されている。
特開２００１‐４５３８３号公報 特開２００６‐３１０９３２号公報

しかしながら、特許文献２に開示された技術では、必要な回路が増え、回路規模の増大を招くという不利益がある。
具体的には、この技術では、読み出しとシャッター動作と並行して非アクセス行にリセットをかけることから、画素アレイ制御回路として、「行読み出し制御回路１２」、「行リセット制御回路１３」、および「非アクセス行リセット制御回路１４」が必要である。

本発明は、回路の規模の増大を抑止しつつ、ブルーミングの発生を防止し、かつ外部へ不要な行の画素データの出力を抑止することが可能な固体撮像素子およびその駆動方法、並びにカメラシステムを提供することにある。

本発明の第１の観点の固体撮像素子は、光電変換素子を含む画素が行列状に配置された画素アレイ部と、指定されたアドレス情報に応じて上記画素アレイ部の読み出しまたはリセットのアクセス動作を行うように駆動制御可能な画素駆動制御部と、を有し、上記画素駆動制御部は、上記画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定可能で、上記ウィンドウ領域へのアクセスおよび出力処理と並行して、上記ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う機能を含む。

本発明の第２の観点の固体撮像素子の駆動方法は、光電変換素子を含む画素が行列状に配置された画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定し、上記ウィンドウ領域へのアクセスおよび出力処理と並行して、上記ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う。

本発明の第３の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、上記固体撮像素子は、光電変換素子を含む画素が行列状に配置された画素アレイ部と、指定されたアドレス情報に応じて上記画素アレイ部の読み出しまたはリセットのアクセス動作を行うように駆動制御可能な画素駆動制御部と、を有し、上記画素駆動制御部は、上記画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定可能で、上記ウィンドウ領域へのアクセスおよび出力処理と並行して、上記ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う機能を含む。

本発明によれば、画素駆動制御部が、画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定する。
そして、画素駆動制御部は、ウィンドウ領域へのアクセスおよび出力処理と並行して、ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う。

本発明によれば、回路の規模の増大を抑止しつつ、ブルーミングの発生を防止し、かつ外部へ不要な行の画素データの出力を抑止することができる。

以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順番で行う。
１．第１の実施形態（固体撮像素子（ＣＭＯＳイメージセンサ）の全体構成の第１例）
２．ウィンドウ読み出しの概要
３．第１変形例
４．第２変形例
５．第３変形例
６．第４変形例
７．第５変形例
８．第６変形例
９．第７変形例
１０．第８変形例
１１．第２の実施形態（固体撮像素子（ＣＭＯＳイメージセンサ）の全体構成の第２例）
１２．第３の実施形態
１３．第４の実施形態

＜第１の実施形態＞
図３は、本発明の第１の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。

本ＣＭＯＳイメージセンサ１００は、画素アレイ部１１０、行読み出し制御回路１２０、行リセット制御回路１３０、並列信号処理回路１４０、出力制御回路１５０、およびタイミング制御回路１６０を有する。
行読み出し制御回路１２０、行リセット制御回路１３０、およびタイミング制御回路１６０により画素駆動制御部が形成される。

画素アレイ部１１０は、複数の画素回路が行列状に２次元アレイとして配列されている。
画素アレイ部１１０は、有効画素領域１１０Ａと、有効画素領域１１０Ａの外周部に形成された遮光画素領域（オプティカルブラック領域）１１０Ｂとを有する。
有効画素領域１１０Ａは、画素回路で光電変換されて得られた信号が撮像信号として用いられる領域である。
オプティカルブラック領域１１０Ｂは、遮光された状態で有効画素領域１１０Ａの周辺に形成され、各画素回路の信号が黒レベルを決めるために用いられる。

図４は、本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素回路の一例を示す図である。

この画素回路は、たとえばフォトダイオードからなる光電変換素子１１１を有する。
そして、画素回路は、この１個の光電変換素子１１１に対して、転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５の４つのトランジスタを能動素子として有する。

光電変換素子１１１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ１１２は、光電変換素子１１１と出力ノードとしてのフローティングディフュージョンＦＤとの間に接続され、転送制御線ＬＴｘを通じてそのゲート（転送ゲート）に制御信号である送信信号ＴＧが与えられる。
これにより、転送トランジスタ１１２は、光電変換素子１１１で光電変換された電子をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ１１３は、電源ラインＬＶＤＤとフローティングディフュージョンＦＤとの間に接続され、リセット制御線ＬＲＳＴを通してそのゲートに制御信号であるリセット信号ＲＳＴが与えられる。
これにより、リセットトランジスタ１１３は、フローティングディフュージョンＦＤの電位を電源ラインＬＶＤＤの電位にリセットする。

フローティングディフュージョンＦＤには、増幅トランジスタ１１４のゲートが接続されている。増幅トランジスタ１１４は、選択トランジスタ１１５を介して垂直信号線１１６に接続され、画素部外の定電流源とソースフォロアを構成している。
そして、選択制御線ＬＳＥＬを通してアドレス信号に応じた制御信号である選択信号ＳＥＬが選択トランジスタ１１５のゲートに与えられ、選択トランジスタ１１５がオンする。
選択トランジスタ１１５がオンすると、増幅トランジスタ１１４はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線１１６に出カする。垂直信号線１１６を通じて、各画素から出力された電圧は、カラム読み出し回路１４０に出カされる。
これらの動作は、たとえば転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５の各ゲートが行単位で接続されていることから、１行分の各画素について同時に行われる。

画素アレイ部１１０に配線されているリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬが一組として画素配列の各行単位で配線されている。
転送制御線ＬＴｘおよび選択制御線ＬＳＥＬは、行読み出し制御回路１２０により駆動され、リセット制御線ＬＲＳＴは、行リセット制御回路１３０により駆動される。

行読み出し制御回路１２０は、ＣＭＯＳイメージセンサ（固体撮像素子）１００の読み出し動作を行う際の行の指定を行う機能を有する。
行読み出し制御回路１２０は、たとえばアドレスデコード回路を基本構成とし、画素アレイ部１１０における任意の行範囲の読み出しに対応した画素の行読み出しを制御する。

行リセット制御回路１３０は、ＣＭＯＳイメージセンサ（固体撮像素子）１００のシャッター動作を行う際の行の指定を行う機能を有する。
行リセット制御回路１３０は、たとえばアドレスデコーダ回路を基本構成とし、行読み出しと並行して、異なった行の画素の光電変換で蓄積されたリセットすることにより、電荷の蓄積時間を制御して電子シャッターを実現する。

並列信号処理回路１４０は、画素アレイ部１１０の各画素から行単位で読み出された信号に対して雑音除去、信号処理、アナログ／デジタル（Ａ／Ｄ）変換などの処理を並列に行う。

出力制御回路１５０は、各列に対応した水平選択スイッチ、水平信号線、水平走査回路、増幅回路等を含んで構成される。
出力制御回路１５０は、並列信号処理回路１４０で並列処理された１行分の信号を水平走査回路により水平走査の下に出力し、あるいは任意の列範囲内の信号のみを順次出力する機能を有する。
出力制御回路１５０は、増幅回路で、並列信号処理回路１４０から順次される信号を増幅してチップ外部に出力する。

タイミング制御回路１６０は、行読み出し制御回路１２０、行リセット制御回路１３０、並列信号処理回路１４０、および出力制御回路１５０の任意の動作モードに応じた各種のタイミング信号を生成し、各タイミング信号により各回路のタイミング制御を行う。
タイミング制御回路１６０の具体的な構成例については後で詳述する。

このような構成を有する本実施形態に係るＣＭＯＳイメージセンサ１００は、必要な領域を切り出して読み出すウィンドウ読み出しにおいて、次のような特徴的な機能を有する。

＜２．ウィンドウ読み出しの概要＞
ＣＭＯＳイメージセンサ（固体撮像素子）１００において、ウィンドウ読み出しを行う際、外部への不要な出力ライン数を減らし、かつブルーミングの発生を防ぐことができる構成を有する。
本実施形態のＣＭＯＳイメージセンサ１００において、有効画素領域１１０Ａとオプティカルブラック領域１１０Ｂの両方にウィンドウ読出し位置とサイズが設定可能である。
また、ＣＭＯＳイメージセンサ１００は、外部への出力ライン数が制限されているときに、有効画素領域１１０Ａを多く取るか、それともオプティカルブラック領域１１０Ｂを多くとるかのトレードオフ的な選択が可能である。

本実施形態におけるＣＭＯＳイメージセンサ１００は、ウィンドウ読み出しにおいて、大きく分けて次の２つの特徴的な機能を有する。

（１）ウィンドウ読み出し（切り出し）を行う領域の隣接する行を、ＣＭＯＳイメージセンサ（固体撮像素子）１００からブランキングラインとして出力する期間(固体撮像素子と外部との通信期間など)に読出しアクセス、またはリセットアクセスをする。
これにより、ＣＭＯＳイメージセンサ１００は、そのアクセスをした行の画素において電荷をはき捨て（放電させ）、ウィンドウ枠外のシャッターおよびウィンドウ読み出しが行われない領域からのブルーミングの発生を防止している。

（２）本実施形態のＣＭＯＳイメージセンサ１００は、有効画素領域１１０Ａの他に、オプティカルブラック領域１１０Ｂに対してもウィンドウ切り出しを行う。
これにより、ＣＭＯＳイメージセンサ１００は、外部への出力ライン数が制限されているときに、オプティカルブラック領域１１０Ｂの出力数を減らすことができる。
オプティカルブラック領域１１０Ｂの出力を減らした分、有効画素領域１１０Ａを増やすことができる。
このように、本実施形態のＣＭＯＳイメージセンサ１００は、要求される出力フォーマットに応じて、オプティカルブラック領域１１０Ｂを多くとるか、有効画素領域１１０Ａを多く取るかのトレードオフ的な選択制御が可能となっている。

たとえば、同一撮像装置にて、静止画を取るときにはオプティカルブラック領域１１０Ｂを大きくとる必要があるが、動画を取るときにはオプティカルブラック領域１１０Ｂを小さくすることもできる。
ＣＭＯＳイメージセンサ１００は、ウィンドウ読み出し（切り出し）をしたオプティカルブラック領域１１０Ｂに対しても上記（１）で述べたアクセスを行うことが可能である。
すなわち、ＣＭＯＳイメージセンサは、オプティカルブラック領域１１０Ｂにウィンドウ読み出し（切り出し領域）の隣接する行にブランキングラインとして出力する期間(外部との通信期間など)に読み出しアクセス、またはリセットアクセス可能である。
これにより、ＣＭＯＳイメージセンサ１００は、そのアクセスをした行の画素において電荷をはき捨て（放電させ）、ウィンドウ枠外のシャッターおよびウィンドウ読み出しが行われない領域からのブルーミングの発生を防止している。

なお、本実施形態のＣＭＯＳイメージセンサ１００は、ブルーミング防止の読み出しアクセスまたはリセットアクセスは、センサーの通信期間、アナログ安定待ち期間、外部とのタイミング調整期間などのブランキング出力期間に対応する時間に行う。
ＣＭＯＳイメージセンサ１００は、画素アレイ部１１０へのアクセスは、通常の読み出しアドレスカウンタまたはリセットアドレスカウンタとブルーミング防止行値とを選択して切り換えることによって行う。
ここで、ブルーミング防止行とはブルーミング防止のためにアクセスする行をいう。
ＣＭＯＳイメージセンサ１００は、ブルーミング防止行(ブルーミング防止のためにアクセスする行)の値は、ウィンドウ領域設定値から計算して求める、またはレジスタで直接指定する、などで行う。
本実施形態においては、ブルーミング防止行(ブルーミング防止のためにアクセスする行)の数は０、１、２、３、〜行と様々な値を選択可能に構成される。
そして、本実施形態のＣＭＯＳイメージセンサ１００は、有効画素領域１１０Ａのウィンドウ領域幅と、オプティカルブラック領域１１０Ｂのウィンドウ領域幅を使用目的に応じてトレードオフ的に選択することが可能に構成されている。

このような本実施形態のウィンドウ読み出し動作は、タイミング制御回路１６０により発生させるタイミング制御信号に応答して行読み出し制御回路１２０および行リセット制御回路１３０により駆動制御される。

ここで、本実施形態のウィンドウ読み出し動作のタイミングを制御するタイミング制御回路１６０の構成例について説明する。

図５は、本実施形態に係るタイミング制御回路１６０の構成例を示す図である。

タイミング制御回路１６０は、図５に示すように、通信インタフェース（Ｉ／Ｆ）１６０１、読み出し・シャッター行開始終了アドレス算出保持部（以下、アドレス算出保持部という）１６０２、および行方向カウンタ１６０３を有する。
タイミング制御回路１６０は、通信期間ブランキング出力期間判定部（以下、判定部）１６０４、読み出しアドレスカウンタ１６０５、ウィンドウ隣接アドレス生成部１６０６、読み出しアドレス選択部１６０７、およびシャッターアドレスカウンタ１６０８を有する。
さらに、タイミング制御回路１６０は、読み出しタイミング制御部１６０９、およびシャッタータイミング制御部１６１０を有する。

なお、アドレス算出保持部１６０２、行方向カウンタ１６０３、判定部１６０４、読み出しアドレスカウンタ１６０５、ウィンドウ隣接アドレス生成部１６０６、および読み出しアドレス選択部１６０７により読み出しアドレス生成部１６２０が形成される。

通信Ｉ／Ｆ１６０１は、図示しない制御から供給されるコマンド、アクセスアドレス等を受けて、アドレス算出保持部１６０２、および行方向カウンタ１６０３の所要各部に供給する。

アドレス算出保持部１６０２は、画素アレイ部１１０の有効画素領域１１０Ａにおける有効画素ウィンドウ領域ＥＷＮＤの開始アドレスＹ１および終了アドレスＹ２を生成し、生成したアドレスを保持する。
アドレス算出保持部１６０２は、画素アレイ部１１０のオプティカルブラック（ＯＢ）領域１１０ＢにおけるＯＢウィンドウ領域ＯＷＮＤの開始アドレスＹ３および終了アドレスＹ４を生成し、生成したアドレスを保持する。
アドレス算出保持部１６０２は、生成した有効画素ウィンドウ領域ＥＷＮＤの開始アドレスＹ１および終了アドレスＹ２を読み出しアドレスカウンタ１６０５およびウィンドウ隣接アドレス生成部１６０６に出力する。
また、アドレス算出保持部１６０２は、生成したＯＢウィンドウ領域ＯＷＮＤの開始アドレスＹ３および終了アドレスＹ４を読み出しアドレスカウンタ１６０５およびウィンドウ隣接アドレス生成部１６０６に出力する。

行方向カウンタ１６０３は、行方向のアクセスアドレスをカウントし、その結果を判定部１６０４に出力する。

判定部１６０４は、行方向カウンタ１６０３の出力信号から通信期間であるかブランキング出力期間であるかを判定し、その判定結果を判定信号Ｓ１６０４として読み出しアドレス選択部１６０７に出力する。

読み出しアドレスカウンタ１６０５は、アドレス算出保持部１６０２によるアドレス情報Ｙ１，Ｙ２、Ｙ３，Ｙ４を受けて有効画素ウィンドウ領域ＥＷＮＤとＯＢウィンドウ領域ＯＷＮＤのアクセスアドレスを生成する。
読み出しアドレスカウンタ１６０５は、生成したアクセスアドレスを読み出しアドレス選択部１６０７に出力する。

ウィンドウ隣接アドレス生成部１６０６は、アドレス算出保持部１６０２によるアドレス情報Ｙ１，Ｙ２、Ｙ３，Ｙ４を受けて有効画素ウィンドウ領域ＥＷＮＤ外とＯＢウィンドウ領域ＯＷＮＤ外の隣接する１または複数行の隣接外側アクセスアドレスを生成する。
ウィンドウ隣接アドレス生成部１６０６は、生成した有効画素ウィンドウ領域ＥＷＮＤ外とＯＢウィンドウ領域ＯＷＮＤ外の隣接外側行アクセスアドレスＹ１’，Ｙ２’、Ｙ３’，Ｙ４’を読み出しアドレス選択部１６０７に出力する。

読み出しアドレス選択部１６０７は、判定部１６０４の判定信号Ｓ１６０４に応じて、読み出しアドレスカウンタ１６０５またはウィンドウ隣接アドレス生成部１６０６が生成したアクセスアドレスのいずれかを選択して行読み出し制御回路１２０に出力する。

読み出しアドレス選択部１６０７は、判定信号Ｓ１６０４が有効画素出力期間であることを示しているときは、読み出しアドレスカウンタ１６０５が生成したアクセスアドレスを選択して行読み出し制御回路１２０に出力する。
読み出しアドレス選択部１６０７は、判定信号Ｓ１６０４が、ブランキング出力期間であることを示しているときは、ウィンドウ隣接アドレス生成部１６０６が生成したアクセスアドレスを選択して行読み出し制御回路１２０に出力する。

シャッターアドレスカウンタ１６０８は、アドレス算出保持部１６０２によるアドレス情報Ｙ１，Ｙ２、Ｙ３，Ｙ４を受けて有効画素ウィンドウ領域ＥＷＮＤとＯＢウィンドウ領域ＯＷＮＤのシャッター用のアクセスアドレスを生成する。
シャッターアドレスカウンタ１６０８は、生成したシャッター用アクセスアドレスを行リセット制御回路１３０に出力する。

読み出しタイミング制御部１６０９は、行読み出し制御回路１２０の読み出しタイミングを制御する。

シャッタータイミング制御部１６１０は、行リセット制御回路１３０の行リセットのタイミングを制御する。

図６は、本実施形態に係る読み出しアドレス生成部１６２０の構成例を示す図である。

読み出しアドレス生成部１６２０は、アドレス算出保持部１６０２、行方向カウンタ１６０３、判定部１６０４、読み出しアドレスカウンタ１６０５、ウィンドウ隣接アドレス生成部１６０６、および読み出しアドレス選択部１６０７により形成される。

図６のアドレス算出保持部１６０２は、ＯＢ領域ウィンドウ開始位置アドレス生成部１６０２１、およびＯＢ領域ウィンドウ終了位置アドレス生成部１６０２２を有する。
さらに、アドレス算出保持部１６０２は、有効画素領域ウィンドウ開始位置アドレス生成部１６０２３、および有効画素領域ウィンドウ終了位置アドレス生成部１６０２４を有する。

ＯＢ領域ウィンドウ開始位置アドレス生成部１６０２１は、ＯＢウィンドウ領域ＯＷＮＤの開始アドレスＹ３を生成する。
ＯＢ領域ウィンドウ終了位置アドレス生成部１６０２２は、ＯＢウィンドウ領域ＯＷＮＤの終了アドレスＹ４を生成する。

有効画素領域ウィンドウ開始位置アドレス生成部１６０２３は、有効画素ウィンドウ領域ＥＷＮＤの開始アドレスＹ１を生成する。
有効画素領域ウィンドウ終了位置アドレス生成部１６０２４は、有効画素ウィンドウ領域ＥＷＮＤの終了アドレスＹ２を生成する。

図６のウィンドウ隣接アドレス生成部１６０６は、ウィンドウ枠アドレス生成部１６０６１〜１６０６８を有する。
この例は、隣接２行のアドレスを生成する例である。

ウィンドウ枠アドレス生成部１６０６１は、ＯＢ領域ウィンドウ開始位置アドレス生成部１６０２１で生成されたＯＢウィンドウ領域ＯＷＮＤの開始アドレスＹ３に−２したアドレスを受けてウィンドウ枠アドレス−１のアドレスを生成する。
ウィンドウ枠アドレス生成部１６０６２は、ＯＢ領域ウィンドウ開始位置アドレス生成部１６０２１で生成されたＯＢウィンドウ領域ＯＷＮＤの開始アドレスＹ３に−１したアドレスを受けてウィンドウ枠アドレス−２のアドレスを生成する。

ウィンドウ枠アドレス生成部１６０６３は、ＯＢ領域ウィンドウ開始位置アドレス生成部１６０２１で生成されたＯＢウィンドウ領域ＯＷＮＤの終了アドレスＹ４に＋１したアドレスを受けてウィンドウ枠アドレス−３のアドレスを生成する。
ウィンドウ枠アドレス生成部１６０６４は、ＯＢ領域ウィンドウ開始位置アドレス生成部１６０２１で生成されたＯＢウィンドウ領域ＯＷＮＤの終了アドレスＹ４に＋２したアドレスを受けてウィンドウ枠アドレス−４のアドレスを生成する。

ウィンドウ枠アドレス生成部１６０６５は、有効画素領域ウィンドウ開始位置アドレス生成部１６０２３で生成された有効画素ウィンドウ領域ＥＷＮＤの開始アドレスＹ１に−２したアドレスを受けてウィンドウ枠アドレス−５のアドレスを生成する。
ウィンドウ枠アドレス生成部１６０６６は、有効画素領域ウィンドウ開始位置アドレス生成部１６０２３で生成された有効画素ウィンドウ領域ＥＷＮＤの開始アドレスＹ１に−１したアドレスを受けてウィンドウ枠アドレス−６のアドレスを生成する。

ウィンドウ枠アドレス生成部１６０６７は、有効画素領域ウィンドウ終了位置アドレス生成部１６０２４で生成された有効画素ウィンドウ領域ＥＷＮＤの終了アドレスＹ２に＋１したアドレスを受けてウィンドウ枠アドレス−７のアドレスを生成する。
ウィンドウ枠アドレス生成部１６０６８は、有効画素領域ウィンドウ終了位置アドレス生成部１６０２４で生成された有効画素ウィンドウ領域ＥＷＮＤの終了アドレスＹ２に＋２したアドレスを受けてウィンドウ枠アドレス−８のアドレスを生成する。

このように、ウィンドウ隣接アドレス生成部１６０６では、ウィンドウ領域の設定値に基づいて計算される。

図７は、読み出しアドレスの選択結果の例を示す図である。

図７の例では、行方向カウンタ１６０３のカウント値がＮの場合、読み出しアドレスは、ウィンドウ枠アドレス生成部１６０６１によるアドレスが生成される。
行方向カウンタ１６０３のカウント値がＮ＋１の場合、読み出しアドレスは、ウィンドウ枠アドレス生成部１６０６２によるアドレスが生成される。
行方向カウンタ１６０３のカウント値がＮ＋２の場合、読み出しアドレスは、ウィンドウ枠アドレス生成部１６０６３によるアドレスが生成される。
同様にして、行方向カウンタ１６０３のカウント値がＮ＋７の場合、読み出しアドレスは、ウィンドウ枠アドレス生成部１６０６８によるアドレスが生成される。

そして、行方向カウンタ１６０３のカウント値がＮ＋８の場合、読み出しアドレスカウンタ１６０５のアドレスＭが選択される。
行方向カウンタ１６０３のカウント値がＮ＋９の場合、読み出しアドレスカウンタ１６０５のアドレスＭ＋１が選択される。
行方向カウンタ１６０３のカウント値がＮ＋１０の場合、読み出しアドレスカウンタ１６０５のアドレスＭ＋２が選択される。

次に、上記構成による動作を、図３、図８等に関連付けて説明する。

Ｘ−Ｙアドレス型固体撮像素子であるＣＭＯＳイメージセンサ１００は、２次元に配置された画素に対して行単位で読み出し、シャッター(リセット)を行う。
タイミング制御回路１６０の制御の下、行読み出し制御回路１２０、行リセット制御回路１３０の駆動制御により、画素アレイ部１１０の有効画素領域１１０Ａについ、ウィンドウ切り出し読出し領域がアドレスＹ１とＹ２として設定される。
加えて、タイミング制御回路１６０の制御の下、行読み出し制御回路１２０、行リセット制御回路１３０の駆動制御により、ＯＢ（オプティカルブラック）領域１１０Ｂについてウィンドウ切り出し読出し領域がアドレスＹ３とＹ４として設定される。

このとき、有効画素領域１１０Ａ、ＯＢ（オプティカルブラック）領域１１０Ｂそれぞれのウィンドウ切り出し位置とサイズは、要求される出力ライン数に応じて任意の値で設定可能である。
これにより、有効画素の出力行とオプティカルブラックの出力行のトレードオフ的な選択が可能となる。

画素アレイ部１１０への読み出しおよびリセット走査は「＜１＞画素の行アクセス走査」、「＜２＞画素の行アクセス走査」のように行われる。
ＣＭＯＳイメージセンサ１００からの出力様子が図３中の右側に示されている。

ＣＭＯＳイメージセンサ１００からの出力としては、前ブランキングＦＢＬＫ、と後ろブランキグＲＢＬＫが加わる。
これらのブランキング期間は、ＣＭＯＳイメージセンサ（固体撮像素子）１００と外部との通信期間、ゲイン値などの固体撮像装置設定変更後の内部回路安定待ち期間、外部とのタイミング調整のために生じる。
有効画素ウィンドウ領域ＥＷＮＤに隣接した隣接外側行アドレスＹ１’，Ｙ２’の行、ＯＢウィンドウ領域ＯＷＮＤに隣接したアドレスＹ３’，Ｙ４’はブランキング出力期間に読出しアクセスが行われる。
読出しアクセスされた行は、電荷のはき捨てが行われ、ウィンドウ領域への電荷漏れを防ぐことができる。
これにより外部へ余分なラインを出力せず、かつ一切アクセスされない領域Ａと領域Ｂからのブルーミングを防ぐ。

画素の読出しとシャッター(リセット)アクセスと、出力の概略は図８に示すようになる。
この場合、ウィンドウ領域の枠は、ブルーミング防止のために外部へのブランキング出力期間にアクセスしてリセットされる。ウィンドウ領域の枠は外部に出力しない。
なお、この例は、読み出し動作によってリセットする例である。

ＯＢ（オプティカルブラック）領域１１０Ｂは遮光されているために、通常はブルーミングの問題はないが、有効画素領域１１０Ａの領域ＡのブルーミングがＯＢ領域へ進行しアドレスＹ４のＯＢウィンドウ領域ＯＷＮＤに影響することを防止する。
さらには。画素アレイ部１１０の外部(図３では画素アレイの上部)からの電荷の周り込みがアドレスＹ３のＯＢウィンドウ領域ＯＷＮＤに影響することを防止する。
遮光を通るような強い光がＯＢ領域１１０Ｂに入ったときにＯＢ領域内で起きるブルーミング、などを防止するために、隣接外側行アドレスＹ３’とＹ４’で示した行にもブルーミング防止のためのアクセスが行われる。

なお、アドレスＹ１’，Ｙ２’、Ｙ３’，Ｙ４’のブルーミング防止のためのアクセス行数は可変である。

＜３．第１変形例＞
図９は、本実施形態に係るＣＭＯＳイメージセンサのブルーミング防止のための画素行アクセスの第１の変形例を示す図である。

上記した実施形態では、ブルーミング防止のためにウィンドウ領域の隣接行へのアクセスを読み出し動作で行っているが、図９に示すように、シャッター(リセット)アクセスでも可能である。
この場合も、ウィンドウ領域の枠は、ブルーミング防止のために外部へのブランキング出力期間にアクセスしてリセットされる。ウィンドウ領域の枠は外部に出力しない。
ただしこの例では、シャッター動作によってリセットする。

＜４．第２変形例＞
図１０は、本実施形態に係るＣＭＯＳイメージセンサのブルーミング防止のための画素行アクセスの第２の変形例を示す図である。

上記実施形態では、ブルーミング防止のためにウィンドウ領域の隣接行へのアクセスを読み出し動作のみで行っているが、読み出しとシャッター(リセット)の両方のアクセスでも可能である。

＜５．第３変形例＞
図３において、オプティカルブラック領域ゼロ（出力されない）に設定することも可能である。

＜６．第４変形例＞
図３において、オプティカルブラック領域１１０Ｂが画素アレイ部１１０の図中上辺だけでなく下辺にも存在する構成も採用することが可能である。
この場合には、画素アレイ部１１０の下辺のオプティカルブラック領域もウィンドウ設定することが可能である。

＜７．第５変形例＞
図３において、画素アレイ部１１０の図中右辺、左辺にもオプティカルブラック領域が存在する構成も採用可能である。
この場合には、水平方向の出力データとして出力することも可能である。その場合、図３の右側の図の左右両側に水平オプティカルブラック領域のデータが出力される。

＜８．第６変形例＞
図３において、図中の上から下への画素走査を示しているが、反転読出しの場合には下から上への走査となることも可能である。

＜９．第７変形例＞
図６において、ウィンドウ隣接アドレス値をウィンドウ位置の値から計算で求めているが、ウィンドウ隣接アドレス値をレジスタ設定などで直接設定することも可能である。

＜１０．第８変形例＞
図６において、ウィンドウ隣接アドレス値を各端２個ずつ持っているが、１個または３個以上もつことも可能である。
この場合も、ウィンドウ領域外の行アドレスＹ１’、Ｙ２’、Ｙ３’、Ｙ４’のブルーミング防止のためのアクセス行数は制御可能である。

＜１１．第２の実施形態＞
図１１は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。

本第２の実施形態に係るＣＭＯＳイメージセンサ１００Ａが第１の実施形態のＣＭＯＳイメージセンサ１００と異なる点は、図３の行読出し制御回路１２０および行リセット制御回路１３０の代わりに行アクセスシフトレジスタ１７０が配置されていることにある。

本第２の実施形態においても、第１の実施形態と同様の方法により、タイミング制御回路１６０が「行アクセスシフトレジスタ１７０を制御することによって、同じ効果が得られる。

以上説明したように、本実施形態によれば、以下の効果を得ることができる。

［１］ ウィンドウ領域に隣接する行を読み出しアクセスまたはシャッター(リセット)アクセスをすることによってブルーミングを防ぐことができる。
隣接する行へのアクセスは、外部へブランキングを出力する期間に行うことにより、固体撮像素子から外部へ余分なラインを出力することなしにブルーミング問題を防止できる。
通常の固体撮像素子におけるウィンドウ読み出しでは、図１に示すライン数を出力しなければならなかったが、本実施形態によれば、図１２に示すライン数に出力を減らすことができる。
図１２の例では、オプティカルブラック領域もウィンドウ領域が設定可能で記録画素とオプティカルブラックの領域にウィンドウ領域を設定する。ウィンドウ領域の枠は、ブルーミング防止のために外部へブランキング出力期間にアクセスしてリセットする、ウィンドウ領域の枠のデータは外部に出力しない。
以上のことで、１フレームあたりの出力ライン数が限られているときに、より多くの有効画素ラインを出力できる。

［２］ オプティカルブラック領域もウィンドウ切り出しを行うことによって、位置とサイズが可変となり、外部へ出力するオプティカルブラック領域のライン数を可変にできる。
これにより、１フレームあたりの出力ライン数が限られているときに有効画素ライン数とオプティカルブラックライン数のトレードオフが可能となる。
たとえば、静止画撮影のときにはオプティカルブラックを多く必要とするが、動画撮影のときはオプティカルブラックを少なくするような使用要求がある。また、有効画素中の色処理マージンを多く必要とするような使用要求がある。
このような場合に、出力ラインを図１２から図１３のように変更することが可能である。
この場合、記録画素の色処理マージ領域とオプティカルブラック領域の数のトレードオフ的な選択が可能である。
図１３の例は図１２の例と比較して、オプティカルブラック領域のライン数を減らして、色処理マージンのライン数を増やした例である。外部への出力ライン数を変更することなしに、色処理マージン領域とオプティカルブラック領域の数のトレードオフ的な選択が可能である。

［３］ 上記［１］と［２］に示した効果によって、固体撮像素子が持つ画素アレイの画素行数よりも少ない画素行数の出力フォーマットに対応するためにウィンドウ切り出し読出しを行う際に問題となるブルーミング問題を解決することができる。
かつ、出力ライン数が制限されている出力フォーマットへの対応、有効画素を多く必要とする出力フォーマットへの対応、オプティカルブラックを多く必要とする出力フォーマットへの対応を可能とする。
以上によって多様な出力フォーマットに対応できる固体撮像素子を可能とする。

そして、本実施形態においては、特許文献２のように、画素アレイ制御回路として、「行読み出し制御回路１２」、「行リセット制御回路１３」、および「非アクセス行リセット制御回路１４」を必要としない。
すなわち、本実施形態においては、画素アレイ制御回路として、「行読み出し制御回路１２０」、「行リセット制御回路１３０」の２つでよく、「非アクセス行リセット制御回路１４」を必要としない。
理由は、固体撮像素子からブランキング行出力期間中にブルーミング防止行へ読出し行アクセスまたはリセットアクセスを行い、アクセスするアドレスは通常読出しとシャッターのアドレス値とブルーミング防止アクセス行値を時間的に切り替えるだけだからである。

なお、各実施形態に係るＣＭＯＳイメージセンサは、特に限定されないが、たとえば列並列型のアナログ−デジタル変換装置（以下、ＡＤＣ（Analog digital converter)と略す）を搭載したＣＭＯＳイメージセンサとして構成することも可能である。

＜１２．第３の実施形態＞
図１４は、本第３の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。

この固体撮像素子２００は、図１４に示すように、撮像部としての画素アレイ部２１０、画素駆動部（画素アレイ制御回路）としての垂直走査回路２２０、水平転送走査回路２３０、タイミング制御回路２４０を有する。
さらに、固体撮像素子２００は、ＡＤＣ群２５０、デジタル−アナログ変換装置（以下、DAC (Digital Analog converter)と略す）２６０、アンプ回路（Ｓ／Ａ）２７０、および信号処理回路２８０を有する。
これらの構成のうち、垂直走査回路２２０は、図３の行読み出し制御回路１２０、行リセット制御回路１３０の機能、あるいは図１１の行アクセスシフトレジスタ１７０に相当する機能を有する。
タイミング制御回路２４０は、図３および図１１のタイミング制御回路１６０に相当する。
さらに、固体撮像素子２００は、ＡＤＣ群２５０、ＤＡＣ２６０、アンプ回路（Ｓ／Ａ）２７０、および信号処理回路２８０は、図３および図１１の並列信号処理回路１４０、出力制御回路１５０に相当する。

画素アレイ部２１０は、フォトダイオードと画素内アンプとを含む、たとえば図８に示すような画素がマトリクス状（行列状）に配置されて構成される。
また、固体撮像素子２００においては、画素アレイ部２１０の信号を順次読み出すための制御回路として次の回路が配置されている。
すなわち、固体撮像素子２００においては、制御回路として内部クロックを生成するタイミング制御回路２４０、行アドレスや行走査を制御する垂直走査回路２２０、そして列アドレスや列走査を制御する水平転送走査回路２３０が配置される。

ＡＤＣ群２５０は、比較器２５１、カウンタ２５２、およびラッチ２５３を有するＡＤＣが複数列配列されている。
比較器２５１は、ＤＡＣ２６０により生成される参照電圧を階段状に変化させたランプ波形（ＲＡＭＰ）である参照電圧Ｖｓｌｏｐと、行線毎に画素から垂直信号線を経由し得られるアナログ信号とを比較する。
カウンタ２５２は、比較器２５１の比較時間をカウントする。
ＡＤＣ群２５０は、ｎビットデジタル信号変換機能を有し、垂直信号線（列線）毎に配置され、列並列ＡＤＣブロックが構成される。
各ラッチ２５３の出力は、たとえば２ｎビット幅の水平転送線２９０に接続されている。
そして、水平転送線２９０に対応した２ｎ個のアンプ回路２７０、および信号処理回路２８０が配置される。

ＡＤＣ群２５０においては、垂直信号線に読み出されたアナログ信号（電位Ｖｓｌ）は列毎に配置された比較器２５１で参照電圧Ｖｓｌｏｐ（ある傾きを持った線形に変化するスロープ波形）と比較される。
このとき、比較器２５１と同様に列毎に配置されたカウンタ２５２が動作しており、ランプ波形のある電位Ｖｓｌｏｐとカウンタ値が一対一対応を取りながら変化することで垂直信号線の電位（アナログ信号）Ｖｓｌをデジタル信号に変換する。
参照電圧Ｖｓｌｏｐの変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換するものである。
そしてアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐが交わったとき、比較器２５１の出力が反転し、カウンタ２５２の入力クロックを停止し、ＡＤ変換が完了する。
以上のＡＤ変換期間終了後、水平転送走査回路２３０により、ラッチ２５３に保持されたデータが、水平転送線２９０、アンプ回路２７０を経て信号処理回路２８０に入力され、２次元画像が生成される。
このようにして、列並列出力処理が行われる。

このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。

＜１３．第４の実施形態＞
図１５は、本発明の第４の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

本カメラシステム３００は、図１５に示すように、本実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）１００，１００Ａ，２００が適用可能な撮像デバイス３１０を有する。
カメラシステム３００は、撮像デバイス３１０の画素領域に入射光を導く（被写体像を結像する）光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ３２０を有する。
カメラシステム３００は、撮像デバイス３１０を駆動する駆動回路(ＤＲＶ)３３０と、撮像デバイス３１０の出力信号を処理する信号処理回路(ＰＲＣ)３４０と、を有する。

駆動回路３３０は、撮像デバイス３１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス３１０を駆動する。

また、信号処理回路３４０は、撮像デバイス３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路３４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。

上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス３１０として、先述した撮像素子１００，１００Ａ，２００を搭載することで、低消費電力で、高精度なカメラが実現できる。

通常のＣＭＯＳイメージセンサ（固体撮像素子）のウィンドウ読み出し例を説明するための図である。 通常のＣＭＯＳイメージセンサの画素ラインアクセスの一例を示す図である。 本発明の第１の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。 本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。 本実施形態に係るタイミング制御回路の構成例を示す図である。 本実施形態に係る読み出しアドレス生成部の構成例を示す図である。 読み出しアドレスの選択結果の例を示す図である。 本実施形態に係るＣＭＯＳイメージセンサの画素ラインアクセスの例を示す図である。 本実施形態に係るＣＭＯＳイメージセンサのブルーミング防止のための画素行アクセスの第１の変形例を示す図である。 本実施形態に係るＣＭＯＳイメージセンサのブルーミング防止のための画素行アクセスの第２の変形例を示す図である。 本発明の第２の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。 本発明の実施形態による出力ラインのイメージを示す図である。 本発明の実施形態による出力ラインのイメージの他の例を示す図である。 本第３の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。 本発明の第４の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

符号の説明

１００・・・固体撮像素子、１１０・・・画素アレイ部、１１０Ａ・・・画素、１１１・・・光電変換素子、１１２・・・転送トランジスタ、１１３・・・リセットトランジスタ、１１４・・・増幅トランジスタ、１１５・・・選択トランジスタ、１２０・・・行読み出し制御回路、１３０・・・行リセット制御回路、１４０・・・並列信号処理回路、１５０・・・出力制御回路、１６０・・・タイミング制御回路、１７０・・・行アクセスシフトレジスタ、２００・・・固体撮像素子、２１０・・・画素アレイ部、２２０・・・垂直走査回路、２３０・・・水平転送走査回路、２４０・・・タイミング制御回路、２５０・・・ＡＤＣ群、２６０・・・ＤＡＣ、２７０・・・アンプ回路（Ｓ／Ａ）、２８０・・・信号処理回路、３００・・・カメラシステム、３１０・・・撮像デバイス、３２０・・・レンズ、３３０・・・駆動回路、３４０・・・信号処理回路。

Claims (10)

1. 光電変換素子を含む画素が行列状に配置された画素アレイ部と、
   指定されたアドレス情報に応じて上記画素アレイ部の読み出しまたはリセットのアクセス動作を行うように駆動制御可能な画素駆動制御部と、を有し、
   上記画素駆動制御部は、
   上記画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定可能で、
   上記ウィンドウ領域へのアクセスおよび出力処理と並行して、上記ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う機能を含む
   固体撮像素子。
2. 上記画素アレイ部には、
   有効画素領域、および遮光状態にあるオプティカルブラック領域が形成され、
   上記画素駆動制御部は、
   上記有効画素領域とオプティカルブラック領域のうちの少なくとも有効画素領域に上記ウィンドウ領域を設定可能である
   請求項１記載の固体撮像素子。
3. 上記画素駆動制御部は、
   上記隣接外側行に対する読み出しまたはリセットのアクセスを、ブランキング出力期間に行う
   請求項１または２記載の固体撮像素子。
4. 上記画素駆動制御部は、
   読み出しアドレスを生成するための読み出しアドレスカウンタと、
   リセットアドレスを生成するリセットアドレスカウンタと、
   上記ウィンドウ領域に隣接する上記隣接外側行のアドレスを生成するウィンドウ隣接アドレス生成部と、を含み、
   上記画素アレイ部へのアクセスを、上記読み出しアドレスカウンタまたは上記リセットアドレスカウンタによるアドレスと、上記ウィンドウ隣接アドレス生成部で生成される隣接外側行のアドレスとを選択的に切り換えて行う
   請求項１から３のいずれか一に記載の固体撮像素子。
5. 上記画素駆動制御部は、
   上記ウィンドウ隣接アドレス生成部で生成される隣接外側行のアドレスをウィンドウ領域設定値から計算して求める
   請求項４記載の固体撮像素子。
6. 上記画素駆動制御部は、
   上記ウィンドウ隣接アドレス生成部で生成される隣接外側行のアドレスを外部より設定可能である
   請求項４記載の固体撮像素子。
7. 上記画素駆動制御部は、
   ブランキング期間には上記ウィンドウ隣接アドレス生成部によるアドレスを選択し、
   有効画素出力期間には上記読み出しアドレスカウンタによるアドレスを選択する
   請求項４から６のいずれか一に記載の固体撮像素子。
8. 上記画素アレイ部には、
   上記有効画素領域、および遮光状態にあるオプティカルブラック領域が形成され、
   上記画素駆動制御部は、
   上記有効画素領域とオプティカルブラック領域にウィンドウ領域を設定可能で、
   上記有効画素領域のウィンドウ領域幅と上記オプティカルブラック領域のウィンドウ領域幅をトレードオフ的に選択可能である
   請求項１から７のいずれか一に記載の固体撮像素子。
9. 光電変換素子を含む画素が行列状に配置された画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定し、
   上記ウィンドウ領域へのアクセスおよび出力処理と並行して、上記ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う
   固体撮像素子の駆動方法。
10. 固体撮像素子と、
    上記固体撮像素子に被写体像を結像する光学系と、
    上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、
    上記固体撮像素子は、
    光電変換素子を含む画素が行列状に配置された画素アレイ部と、
    指定されたアドレス情報に応じて上記画素アレイ部の読み出しまたはリセットのアクセス動作を行うように駆動制御可能な画素駆動制御部と、を有し、
    上記画素駆動制御部は、
    上記画素アレイ部の任意の領域を、アクセス対象とするウィンドウ領域として設定可能で、
    上記ウィンドウ領域へのアクセスおよび出力処理と並行して、上記ウィンドウ領域に隣接する少なくとも一の隣接外側行に対して読み出しまたはリセットのアクセスを行う機能を含む
    カメラシステム。

Images