CN110012246B

CN110012246B - 一种焦平面阵列读出电路高速窗口功能的实现方法

Info

Publication number: CN110012246B
Application number: CN201910233427.9A
Authority: CN
Inventors: 阙隆成; 李小飞; 祝威; 罗昕杰; 周云
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2019-03-26
Filing date: 2019-03-26
Publication date: 2020-06-02
Anticipated expiration: 2039-03-26
Also published as: CN110012246A

Abstract

本发明公开了一种焦平面阵列读出电路高速窗口功能的实现方法，包括：在规模大小为M×N、读出方式为逐行积分，逐行输出的焦平面阵列中，单个阵列像元命名为P(i，j)，代表位于第i行，第j列的像元；焦平面阵列中的每个像元可连接至两个列读出通道；读出电路中的通道选择电路根据读出电路工作模式，通过控制像元P(i，j)连接至第j列的列读出通道或第j+M/2列的列读出通道或第j‑M/2列的列读出通道；本发明的焦平面阵列读出电路的窗口功能的实现方法通过充分利用闲置的读出通道将一种半固定的窗口模式(窗口大小为(M/2)×n)下的读出电路输出帧频相对于全阵列模式提高至理想情况下的(2N/n)倍。

Description

一种焦平面阵列读出电路高速窗口功能的实现方法

技术领域

本发明涉及微电子和光电子技术领域，具体涉及一种成像系统读出电路中的读出结构及读出方法技术领域。

背景技术

焦平面阵列探测器是一种通过光电转换将红外、可见光、紫外等信号转换成电信号，并进行处理以得到物体视频图像的探测器。其核心组件之一为读出电路(ROIC：Read-Out Integrated Circuits)。

读出电路通常包括像元阵列、控制电路、行列选电路、读出通道和输出电路等部分。读出电路的行选电路在控制电路的控制下依次逐行选中每行像元。读出电路的读出通道通常设计为列级共用，即每列像元共用一个读出通道，其作用是对被选中的每行像元进行该行信号的提取、积分、采保和A/D转换。每行像元经A/D转换后的数据经列选电路逐列选通后经输出电路输出。由于对于每一行像元信号的输出在读出通道的处理之后进行，为提高读出电路的工作效率，通常采取积分、采保与A/D转换和数据输出采用行复用的方式工作，例如当第n行进行数据输出时，第n+1行在进行像元信号的积分、采保与A/D转换。

目前焦平面阵列的规模越来越大，逐渐从320×240、640×512发展到1024×1024，甚至2048×2048。随着阵列规模的增加，为保证一定的帧频输出，输出电路的输出频率也必须大幅提高，这给读出电路的设计带来很多困难。例如对于1024×1024的规模的阵列，如果采取14位数字化信号输出，则每帧信号共有1.75MB的数据量，输出电路的输出频率必须达到880MHz才能实现60Hz的帧频输出。如若需要更高的帧频输出，则必须一直增加输出电路的输出频率，但是在当前的工艺技术条件下，无限制的大幅增加输出电路的输出频率既不现实，也不经济。因此，在大规模的焦平面阵列中通常设计有窗口功能以实现局部的高帧频输出。

窗口功能是指在大规模焦平面阵列中选取子阵列中的信号输出。窗口的类型通常分为固定窗口、半固定窗口和可编程窗口三种。固定窗口指窗口的大小是固定的；半固定窗口指有多种大小的窗口可供选择，或窗口的一个方向大小固定而另一个方向大小可编程；可编程窗口指窗口的大小可根据实际需要而灵活改变。

窗口功能可使焦平面阵列探测器既可以进行大范围的探测，也可以进行小范围目标的快速跟踪。

对于一个M×N(M列，N行)的焦平面阵列，如果要在其中开一大小为m×n的窗口，由于数据的处理与输出量降低为整个阵列的(m×n)/(M×N)，则在理论上窗口内像元子阵列的输出帧频可以提高至(M×N)/(m×n)倍。

但对于上述的读出电路所采用的逐行积分、逐行输出的行复用工作方式，由于必须满足每行的积分时间要求，则窗口列数的减少并不能起到提高帧频的作用，因此输出帧频只能提高至(N/n)倍，相对于理想情况降低了(M/m)倍。因此，现有技术中的读出电路窗口功能存在输出帧频倍数提高不足的问题。

发明内容

本发明所要解决的问题是：对于采用逐行积分、逐行输出的行复用工作方式的读出电路(焦平面阵列规模为M×N)，设计一种半固定的窗口读取方法，窗口的大小为(M/2)×n，使窗口模式下的输出帧频相对于正常模式可提高至理想情况下的(M×N)/((M/2)×n)倍，即(2N/n)倍。其中M、N和n均为偶数，2≤n≤N。

为实现上述发明目的，本申请提供了一种焦平面阵列读出电路高速窗口功能的实现方法，所述方法包括：

在规模大小为M×N的焦平面阵列中，单个阵列像元命名为P(i，j)，代表位于第i行，第j列的像元，其中，0≤i＜N，0≤j＜M，M、N均为偶数；

焦平面阵列中的每个像元可连接至两个列读出通道；即当j≤M/2时，像元P(i，j)可连接至第j列的列读出通道或第j+M/2列的列读出通道；当j≥M/2时，像元P(i，j)可连接至第j列的列读出通道或第j-M/2列的列读出通道；

读出电路中的通道选择电路根据读出电路工作模式，通过控制像元P(i，j)连接至第j列的列读出通道或第j+M/2列的列读出通道或第j-M/2列的列读出通道。

本方法焦平面阵列中的每个像元均可连接至两个列读出通道，然后通过一通道选择电路，使读出电路可工作在正常模式和窗口模式两种模式下，并且在一种半固定的窗口模式下，由于可以使相邻的两行像元使用不同的列读出通道进行积分、A/D转换等操作，可以实现两行同时积分、两行同时输出，这使得在窗口模式下，读出电路的输出帧频可以大幅提高。

进一步的，P(i,j)通过两个NMOS开关管分别连接至第j列和第j+M/2列的列读出通道，两个NMOS开关管的导通与断开由通道选择电路M_sel模块来控制。

进一步的，所述读出电路中设有NMOS开关管：NMOS1、NMOS2、NMOS3、NMOS4；NMOS1、NMOS2、NMOS3、NMOS4的栅极均与通道选择电路M_sel模块连接，NMOS1、NMOS2的漏极均与像元P(i，j)连接，NMOS1的源极与第j列的列读出通道连接，NMOS2的源极与第j+M/2列的列读出通道连接；NMOS3、NMOS4的漏极均与像元P(i+1,j)连接，NMOS3的源极与第j列的列读出通道连接，NMOS4的源极与第j+M/2列的列读出通道连接。

进一步的，当读出电路处于正常模式时，NMOS2保持断开，NMOS1由行选信号来控制导通或断开；当读出电路处于窗口模式时，像元P(i,j)和P(i+1,j)位于窗口内，则M_sel模块通过控制NMOS1、NMOS2、NMOS3和NMOS4，使P(i,j)和P(i+1,j)连接至第j列和第j+M/2列两个不同的列读出通道。

进一步的，焦平面阵列读出电路具备全阵列读出模式，即正常模式，具体为：

当读出电路处于正常模式时，通道选择电路使像元P(i，j)连接至第j+M/2列的列读出通道的MOS开关管保持断开，连接至第j列的列读出通道的MOS开关管根据像元是否需要进行积分而导通或断开；

或者，当读出电路处于正常模式时，通道选择电路使像元P(i，j)连接至第j列的列读出通道的MOS开关管保持断开，连接至第j+M/2列的列读出通道的MOS开关管根据像元是否需要进行积分而导通或断开。

进一步的，焦平面阵列读出电路具备窗口子阵列读出模式，即窗口模式，具体为：

在焦平面阵列中取窗口的大小为(M/2)×n，其中2≤n≤N；在窗口中，第一行与第二行像元为一组，第三行与第四行像元为一组，以此类推；通道读出电路控制每一组中的第一行中的像元P(i，j)在需要积分时连接至第j列的列读出通道，第二行中的像元P(i+1，j)在需要积分时连接至第j+M/2列的列读出通道；或通道读出电路控制每一组中的第一行中的像元P(i，j)在需要积分时连接至第j+M/2列的列读出通道，第二行中的像元P(i+1，j)在需要积分时连接至第j列的列读出通道。

进一步的，读出电路包括：

像元阵列：大小为M×N，M和N均为偶数，其中单个像元命名为P(i，j)，代表位于第i行，第j列的像元，其中0≤i＜N，0≤j＜M；

行选电路：用于产生行选信号，以选通某一行像元，使其开始进行积分、采保与A/D转换；

列选电路：用于产生列选信号，使被选中的像元输出A/D转换后的数字信号；

读出通道：为列级共用，即共有M个，负责对像元的积分、采保与A/D转换；

控制电路：用于对行选电路、列选电路、读出通道进行控制；

通道选择电路：用于控制像元与列读出通道的连接关系。

进一步的，当行选信号Row_sel为低电平时，表示此行不被选中，M_sel模块两输出均为低电平，使像元P(i,j)不能连接至列读出通道；

当行选信号Row_sel为高电平，且模式控制信号Mode_ctr为低电平时，表示读出电路此时处于正常工作模式，且第i行被选通；M_sel模块输出Out2为高电平，Out1为低电平，从而P(i,j)连接至第j列读出通道；

当行选信号Row_sel为高电平，且模式控制信号Mode_ctr为高电平时，表示读出电路此时处于窗口模式，且第i行被选通；M_sel模块的两输出和In3输入端的电平有关；当In3端为高电平时，M_sel模块输出Out2为低电平，Out1为高电平；当In3端为低电平时，M_sel模块输出Out2为高电平，Out1为低电平。

本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：

本发明的焦平面阵列读出电路的窗口功能的实现方法通过充分利用闲置的读出通道将一种半固定的窗口模式下的读出电路输出帧频相对于正常模式提高至理想模式下的(2N/n)倍。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定；

图1为读出电路在窗口模式下像元与列读出通道连接方式示意图；

图2为本发明的像元阵列连接方式的一具体电路图；

图3为本发明的通道选择电路一具体电路图；

图4为本发明的读出电路正常模式下行选时序图；

图5为本发明的读出电路窗口模式下行选时序图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

本发明通过下述技术方案实现：

一种焦平面阵列读出电路，包括以下几个部分：

像元阵列：大小为M×N，M和N均为偶数，其中单个像元命名为P(i，j)，代表位于第i行，第j列的像元，其中0≤i＜N，0≤j＜M。

行选电路：用于产生行选信号，以选通某一行像元，使其开始进行积分、采保与A/D转换。

列选电路：用于产生列选信号，使被选中的像元输出A/D转换后的数字信号。

读出通道：为列级共用，即共有M个，负责对像元的积分、采保与A/D转换。

控制电路：从整体上控制以上几个电路。例如，产生行选、列选脉冲；是否启用窗口功能以及窗口的位置和大小。

通道选择电路：控制像元与列读出通道的连接关系。

图1为读出电路在窗口模式下像元与列读出通道连接方式示意图。当读出电路工作在大小为(M/2)×n的窗口模式下时，每一个奇数行和一个偶数行像元作为一组，例如窗口中第1行和第2行为一组，第3行和第4行为一组，以此类推。当读出电路处于窗口模式时，通道选择电路使每一组中奇数行的像元连接至一半的读出通道，偶数行的像元连接至另一半读出通道。然后，行选电路依次选通每一组像元，即一次选通窗口中2行像元。然后，可按照逐组积分、逐组输出的组复用工作方式来实现窗口内像元数据的输出。例如，行选电路先选中第一组像元，即第1行和第2行的像元，然后通过M个读出通道进行积分、采保与A/D转换操作。此步骤完成以后，行选电路选中第二组像元，即第3行和第4行的像元，同样通过M个读出通道进行积分、采保与A/D转换操作，与此同时，第一组的A/D转换结果通过输出电路进行输出。以此类推，当第三组像元进行积分、采保与A/D转换操作时，第二组像元进行数据的输出…。由于这种窗口功能的读出方式充分利用了闲置的读出通道，事实上把大小为(M/2)×n的窗口转化为大小为M×(n/2)的窗口，经计算可知窗口模式下的输出帧频可提高至正常模式的(2N/n)倍。

如图2所示的像元阵列连接方式的一具体电路图，P(i,j)表示像元阵列中第i行、第j列的像元，P(i+1,j)表示像元阵列中第i+1行、第j列的像元，图2以像元P(i,j)和P(i+1,j)为例说明像元阵列连接方式。P(i,j)通过两个NMOS开关管分别连接至第j列和第j+M/2列的列读出通道，两个NMOS开关管的导通与断开由通道选择电路M_sel模块来控制。当读出电路处于正常模式时，NMOS2保持断开，NMOS1由行选信号来控制导通或断开；当读出电路处于窗口模式时，假设像元P(i,j)和P(i+1,j)位于窗口内，则M_sel模块通过控制NMOS1、NMOS2、NMOS3和NMOS4，使P(i,j)和P(i+1,j)连接至第j列和第j+M/2列两个不同的列读出通道。例如：当NMOS1闭合、NMOS2断开、NMOS3断开、NMOS4闭合时，P(i,j)连接至第j列读出通道，P(i+1,j)连接至第j+M/2列读出通道。

如图3所示为通道选择电路的一具体电路图，表1为图3中通道选择电路的真值表。

表1

结合图2中的连接关系可知：

当行选信号Row_sel为低电平时，表示此行不被选中，M_sel模块两输出均为低电平，使像元P(i,j)不能连接至列读出通道。

当行选信号Row_sel为高电平、模式控制信号Mode_ctr为低电平时，表示读出电路此时处于正常工作模式，且第i行被选通。M_sel模块输出Out2为高电平，Out1为低电平，从而P(i,j)连接至第j列读出通道。此时的行选时序如图4所示，每一行像元依次通过一时间长度为T的高脉冲被选通。

当行选信号Row_sel为高电平、模式控制信号Mode_ctr为高电平时，表示读出电路此时处于窗口模式，且第i行被选通。M_sel模块的两输出和In3输入端的电平有关。当In3端为高电平时，M_sel模块输出Out2为低电平，Out1为高电平；当In3端为低电平时，M_sel模块输出Out2为高电平，Out1为低电平。由图2可知，相邻两行M_sel模块的In3输入端电平相反，因此相邻的两行像元连接至不同的列读出通道，同时使相邻的两行像元具备同时被选通，进行积分的可能性。此时的行选时序如图5所示，每相邻的两行像元为一组同时通过一时间长度为T的高脉冲被选通。由此实现在窗口模式下，大幅提高输出帧频目的。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，所述方法包括：

读出电路中的通道选择电路根据读出电路工作模式，通过控制像元P(i，j)连接至第j列的列读出通道或第j+M/2列的列读出通道或第j-M/2列的列读出通道，焦平面阵列读出电路具备窗口子阵列读出模式，即窗口模式，具体为：

在焦平面阵列中取窗口的大小为(M/2)×n，其中2≤n≤N；在窗口中，第一行与第二行像元为一组，第三行与第四行像元为一组，以此类推；当j≤M/2时，通道读出电路控制每一组中的第一行中的像元P(i，j)在需要积分时连接至第j列的列读出通道，第二行中的像元P(i+1，j)在需要积分时连接至第j+M/2列的列读出通道；或通道读出电路控制每一组中的第一行中的像元P(i，j)在需要积分时连接至第j+M/2列的列读出通道，第二行中的像元P(i+1，j)在需要积分时连接至第j列的列读出通道；当j≥M/2时，通道读出电路控制每一组中的第一行中的像元P(i，j)在需要积分时连接至第j列的列读出通道，第二行中的像元P(i+1，j)在需要积分时连接至第j-M/2列的列读出通道；或通道读出电路控制每一组中的第一行中的像元P(i，j)在需要积分时连接至第j-M/2列的列读出通道，第二行中的像元P(i+1，j)在需要积分时连接至第j列的列读出通道。

2.根据权利要求1所述的焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，P(i,j)通过两个NMOS开关管分别连接至第j列和第j+M/2列的列读出通道，两个NMOS开关管的导通与断开由通道选择电路M_sel模块来控制。

3.根据权利要求2所述的焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，所述读出电路中设有NMOS开关管：NMOS1、NMOS2、NMOS3、NMOS4；NMOS1、NMOS2、NMOS3、NMOS4的栅极均与通道选择电路M_sel模块连接，NMOS1、NMOS2的漏极均与像元P(i，j)连接，NMOS1的源极与第j列的列读出通道连接，NMOS2的源极与第j+M/2列的列读出通道连接；NMOS3、NMOS4的漏极均与像元P(i+1,j)连接，NMOS3的源极与第j列的列读出通道连接，NMOS4的源极与第j+M/2列的列读出通道连接。

4.根据权利要求3所述的焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，当读出电路处于正常模式时，NMOS2保持断开，NMOS1由行选信号来控制导通或断开；当读出电路处于窗口模式时，像元P(i,j)和P(i+1,j)位于窗口内，则M_sel模块通过控制NMOS1、NMOS2、NMOS3和NMOS4，使P(i,j)和P(i+1,j)连接至第j列和第j+M/2列两个不同的列读出通道。

5.根据权利要求3所述的焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，焦平面阵列读出电路具备全阵列读出模式，即正常模式，具体为：

6.根据权利要求1所述的焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，读出电路包括：

通道选择电路：用于控制像元与列读出通道的连接关系。

7.根据权利要求3所述的焦平面阵列读出电路高速窗口功能的实现方法，其特征在于，当行选信号Row_sel为低电平时，表示此行不被选中，M_sel模块两输出均为低电平，使像元P(i,j)不能连接至列读出通道；