CN101231191A - 焦平面的开窗口读出电路 - Google Patents
焦平面的开窗口读出电路 Download PDFInfo
- Publication number
- CN101231191A CN101231191A CNA2008100207957A CN200810020795A CN101231191A CN 101231191 A CN101231191 A CN 101231191A CN A2008100207957 A CNA2008100207957 A CN A2008100207957A CN 200810020795 A CN200810020795 A CN 200810020795A CN 101231191 A CN101231191 A CN 101231191A
- Authority
- CN
- China
- Prior art keywords
- column
- row
- address
- circuit
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 17
- 230000010354 integration Effects 0.000 description 12
- 238000005070 sampling Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Dram (AREA)
Abstract
本发明公开一种焦平面的开窗口读出电路，其特征在于包括：数据寄存器，行地址选择电路，行窗口大小控制电路，列地址选择电路和列窗口大小控制电路。本发明的有益效果在于：本发明的焦平面的开窗口读出电路可以实现任意开窗，即可以从指定像素开始读出，并且窗口大小、起始地址和读出顺序均可控；不但可以满像素输出保持大的视场，而且可以任意指定图像中的一个区域开窗口读出，大大提高了图像输出的速率。可应用于各个波段焦平面读出电路，比如：红外焦平面读出电路，CMOS图像传感器读出电路、紫外焦平面读出电路等，具有广泛的适应性。
Description
技术领域
本发明涉及成像系统中的焦平面读出电路，具体涉及焦平面的开窗口读出电路，属于光电子技术及微电子技术领域。
背景技术
读出电路为数模混合大规模MOS(Metal Oxide Semiconductor，金属氧化物半导体)集成电路，其功能是对探测器感应的微弱电信号进行前置处理(如积分、放大、滤波和采样/保持等)及对信号进行并/串行转换。读出电路主要有CCD(Charge Coupled Device，电荷耦合器件)和CMOS(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)两种类型。CMOS读出电路因其众多的优点而成为当今读出电路的主要发展方向。作为探测器与信号处理电路之间的接口电路，读出电路对探测器及其成像阵列的制约作用日益显著。
目前由于读出电路的基本模块发展已经成熟，人们将注意力逐渐转移到增强焦平面阵列功能和减少整个系统的复杂性方面。正在研制中的第三代灵巧焦平面其中一个重要功能就是开窗口功能，即允许一个大的焦平面窗口作为低帧速率的采集传感器工作，维持宽视场、高灵敏度和适度的数据速率；另一方面，又能起一个约定传感器的作用，即以高的帧速率输出一个窄的视场，同时保持适度的总数据速率。
国内目前研制的读出电路大多不具备开窗口功能，只能读出其完整的图像内容(即：全帧)，或者是通过增加额外的评估电路，从整个图像中提取所需的部分，不管采用哪种方法，读出电路的读出帧速率都将被限制在一个较低的水平。随着焦平面像素阵列的不断增大，这种传统的读出方法显然已经不能适应当今的应用要求了。因此，亟需研制一种新的读出电路，通过采用这种电路，不但可以按正常的满像素输出图像，还可以通过二次采样选择图像区域的一部分(即：开窗口)来对单独的像素或像素组进行寻址和读出操作。通过二次采样，可以提供高得多的帧速率，允许使用者通过对感兴趣的图像部分进行开窗口读出来单独跟踪、观测。对于快速移动的目标来说，高的帧速率意义尤其重大，它可以准确地捕捉、锁定目标，而不会发生低帧速率下跟踪目标经常存在的掉帧问题。
发明内容
本发明的目的就在于提供一种焦平面的开窗口读出电路，可以实现任意开窗，即可以从指定像素开始读出，并且窗口大小和读出顺序也是可控的。
为实现上述发明目的，本发明采用如下技术方案：
一种焦平面的开窗口读出电路，其特征在于包括：
数据寄存器，用于传输和锁存窗口数据，包括输入端和输出端，输入端的输入数据用于控制读出像素的行、列起始地址和行、列窗口大小，输出端的输出数据即读出像素的行、列起始地址和行、列窗口大小；
行地址选择电路，用于将数据寄存器输出的二进制的行地址转换成格雷码编码的行地址并输出，接收行输出顺序改变信号用于控制行输出顺序，并对格雷码编码的行地址进行计数，当行地址计数到窗口结束行时，产生行地址溢出信号；
行窗口大小控制电路，用于对数据寄存器输出的行窗口大小进行计数并接收所述行地址溢出信号，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选；
列地址选择电路，用于将数据寄存器输出的二进制的列地址转换成格雷码编码的列地址并输出，接收列输出顺序改变信号用于控制列输出顺序，并对格雷码编码的列地址进行计数，当列地址计数到窗口结束列时，产生列地址溢出信号；
列窗口大小控制电路，用于对数据寄存器输出的列窗口大小进行计数并接收所述列地址溢出信号，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。
本发明是一种应用于焦平面的开窗口读出电路，本发明的开窗口读出电路是整个焦平面读出电路的一部分，读出电路的阵列大小设为2M*2N个像素单元，开窗口读出电路包括数据寄存器，行地址选择电路，行窗口大小控制电路，列地址选择电路和列窗口大小控制电路。开窗口读出电路的输入信号通过外部端口串行输入到数据寄存器中，用于预设行、列起始地址以及行、列窗口大小；输出信号为经过行、列地址选择电路计数并转换成格雷码编码的行、列地址，用于控制后续电路中的行、列接口电路的选通。开窗口读出电路配合像素单元电路，行、列接口电路，采样、缓冲放大器电路以及多路传输控制模块可以实现读出电路的整个功能。首先由像素单元电路积分光生电流得到电压信号，该信号通过行、列接口电路连接至采样、缓冲放大器电路，行、列接口电路的功能类似于开关，每一行单元电路对应一个行接口，每一列单元对应一个列接口，开关的闭合通过行、列地址控制，对应的行、列开关闭合即选中对应的像素单元，此时，该单元输出的信号经过放大器放大之后可以传输至总线，总线再通过连接多路传输控制模块将数据有序读出。
从电路外部端口输入的输入数据通过数据寄存器中的输入端输入寄存器，数据长度为2*(M+N)位，这些数据用于控制窗口起始地址和窗口大小。当电路通过从外电路输入的其他输入信号确定包括读出顺序，积分模式等工作条件之后，由数据寄存器输出的2*(M+N)位数据包括N位控制行起始地址的YA(N-1)～YA0，N位控制行窗口大小的YS(N-1)～YS0分别作为行地址选择电路和行窗口大小控制电路的输入；M位控制列起始地址的XA(M-1)～XA0，M位控制列窗口大小的XS(M-1)～XS0分别作为列地址选择电路和列窗口大小控制电路的输入。
电路上电以后，在每一帧的行选信号到达以后，行地址选择电路首先进行计数前的置位，置位的起始地址根据YA(N-1)～YA0得到，之后在此基础上进行计数，同时行窗口大小控制电路也进行计数前的置位，起始窗口大小根据YS(N-1)～YS0得到，之后在此基础上进行计数。正常情况下，当行窗口大小电路计数到满足预设的行窗口大小时，产生行选结束信号，该帧的读出结束。溢出情况下，虽然行窗口大小电路还未满足行窗口大小，但是行地址选择电路已经计数到结束行(反向读出时为第一行，正向读出时为最后一行)，此时由行溢出控制电路产生行选结束信号，结束该帧的读出。
在每一行的列选信号到达以后，列地址选择电路首先进行计数前的置位，置位的起始地址根据XA(M-1)～XA0得到，之后在此基础上进行计数，同时列窗口大小控制电路也进行计数前的置位，起始窗口大小根据XS(M-1)～XS0得到，之后在此基础上进行计数。正常情况下，当列窗口大小电路计数到满足预设的列窗口大小时，产生列选结束信号，该行的读出结束。溢出情况下，虽然列窗口大小电路还未满足列窗口大小，但是列地址选择电路已经计数到结束列(反向读出时为第一列，正向读出时为最后一列)，此时由列溢出控制电路产生列选结束信号，结束该行的读出。
本发明的开窗口读出电路可以按正常的满像素读出图像，也可以通过不同的输入信号的组合设置窗口位置和窗口大小进行开窗口读出，并且带有读出方向可选和溢出控制功能。共有四种读出方向：分别为两种行读出方向：从上到下、从下到上，两种列读出顺序：从左到右、从右到左，一共是四种读出组合。
本发明的有益效果在于：
1.本发明的焦平面的开窗口读出电路可以实现任意开窗，即可以从指定像素开始读出，并且窗口大小、起始地址和读出顺序均可控。
2.本发明的焦平面的开窗口读出电路不但可以满像素输出保持大的视场，而且可以任意指定图像中的一个区域开窗口读出，大大提高了图像输出的速率。
3.本发明的焦平面的开窗口读出电路可应用于各个波段焦平面读出电路，比如：红外焦平面读出电路，CMOS图像传感器读出电路、紫外焦平面读出电路等，具有广泛的适应性。
附图说明
下面结合附图和具体实施方式对本发明作进一步的阐述。
图1为本发明的开窗口读出电路框图；
图2为本发明的开窗口读出电路中数据寄存器电路结构框图；
图3为本发明的开窗口读出电路中行地址选择电路结构框图；
图4为本发明的开窗口读出电路中行窗口大小控制电路结构框图；
图5为本发明的开窗口读出电路中列地址选择电路结构框图；
图6为本发明的开窗口读出电路中列窗口大小控制电路结构框图；
图7为本发明的开窗口读出电路一帧的工作流程图；
图8为本发明的开窗口读出电路一帧的工作时序图；
图9为本发明的开窗口读出电路一行的工作时序图；
图10为本发明的开窗口读出电路正向读出时的功能示意图；
图11为本发明的开窗口读出电路反向读出时的功能示意图；
图12为本发明的开窗口读出电路发生读出溢出时的功能示意图。
具体实施方式
如图1所示，一种焦平面的开窗口读出电路，包括以下几个部分：
数据寄存器，用于传输和锁存窗口数据，包括输入端和输出端，输入端的输入数据用于控制读出像素的行、列起始地址和行、列窗口大小，输出端的输出数据即读出像素的行、列起始地址和行、列窗口大小；
行地址选择电路，用于将数据寄存器输出的二进制的行地址转换成格雷码编码的行地址并输出，接收行输出顺序改变信号用于控制行输出顺序，并对格雷码编码的行地址进行计数，当行地址计数到窗口结束行时，产生行地址溢出信号；
行窗口大小控制电路，用于对数据寄存器输出的行窗口大小进行计数并接收所述行地址溢出信号，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选；
列地址选择电路，用于将数据寄存器输出的二进制的列地址转换成格雷码编码的列地址并输出，接收列输出顺序改变信号用于控制列输出顺序，并对格雷码编码的列地址进行计数，当列地址计数到窗口结束列时，产生列地址溢出信号；
列窗口大小控制电路，用于对数据寄存器输出的列窗口大小进行计数并接收所述列地址溢出信号，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。其中，所述数据寄存器由RS触发器级联构成的锁存器组成，所述输入数据通过所述输入端串行置入锁存器，分别从每一级RS触发器的输出端并行输出。
其中，
数据寄存器包括由RS触发器级联构成的锁存器，输入数据通过输入端串行置入锁存器，分别从每一级RS触发器的输出端并行输出。
行地址选择电路包括行地址计数电路和行溢出控制电路，行地址计数电路包括级联的二进制加法计数器，二进制的行地址和行输出顺序改变信号通过异或门逻辑运算后输入到二进制加法计数器的数据输入端，二进制加法计数器对行地址进行计数；行溢出控制电路用于对二进制加法计数器的输出数据进行逻辑运算，当行地址计数到窗口结束行时，产生行地址溢出信号。
行窗口大小控制电路包括行窗口大小计数电路和行选结束控制电路，行窗口大小计数电路包括级联的二进制加法计数器，二进制加法计数器的输入端通过非门接收数据寄存器输出的行窗口大小数据并计数，行选结束控制电路用于对二进制加法计数器的输出数据和行地址溢出信号进行逻辑运算，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选。
列地址选择电路包括列地址计数电路和列溢出控制电路，列地址计数电路包括级联的二进制加法计数器，二进制的列地址和列输出顺序改变信号通过异或门逻辑运算后输入到二进制加法计数器的数据输入端，二进制加法计数器对列地址进行计数；列溢出控制电路用于对二进制加法计数器的输出数据进行逻辑运算，当列地址计数到窗口结束列时，产生列地址溢出信号。
列窗口大小控制电路包括列窗口大小计数电路和列选结束控制电路，列窗口大小计数电路包括级联的二进制加法计数器，二进制加法计数器的输入端通过非门接收数据寄存器输出的列窗口大小数据并计数，列选结束控制电路用于对二进制加法计数器的输出数据和列地址溢出信号进行逻辑运算，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。
图1中的行、列接口电路为开窗口读出电路之外的后续电路，主要用于根据行、列地址选择电路输出的格雷码地址(H(N-1)～H0、L(M-1)～L0)选通对应的像素单元，并将像素单元的输出信号通过总线传递给下级的多路输出控制模块进行相应的处理(例如多路输出以及正反向输出等)。
假设电路共包括256*256个像素单元，以像素阵列为256×256为例，下面对本具体实施方式作更详细的介绍。
数据寄存器电路结构框图如图2所示。数据寄存器主要由32个RS触发器级联构成的锁存器组成，数据长度为32位。32位输入数据通过电路外部输入端口DIN串行置入锁存器，用于控制窗口起始位置和窗口大小，32位输入数据按先后顺序依次定义为YA7，YA6。。。XS0。图中DIN为数据串行输入端，A、D端为清零端和置位端，C为时钟端，R、S为状态输入端，X、Y为输出端。外部端口DIN通过连接反向器将数据输入到RS触发器的两个状态输入端。电路工作时，C端接由外部输入的时钟信号CLK，A端接由外部输入的清零信号RST，D端接高电平VDD，前一级触发器的输出端Y接后一级触发器的输入端R，前一级触发器的输出端X接后一级触发器的输入端S。第一级触发器输出端X输出得到YA7，第二级触发器输出端X输出得到YA6，依次类推，直到第32级触发器输出端X输出得到XS0。32位输出数据并行输出，包括8位控制行起始地址的YA7～YA0，8位控制行窗口大小的YS7～YS0，8位控制列起始地址的XA7～XA0，8位控制列窗口大小的XS7～XS0，这里的行、列起始地址分别作为行、列地址选择电路的输入；行、列窗口大小分别作为行、列窗口大小控制电路的输入。
行地址选择电路主要包括行地址计数电路和行溢出控制电路。行地址选择电路的输入包括行起始地址YA7～YA0和行输出顺序改变信号YO，其输出为格雷码编码的行地址H7～H0和行地址溢出信号YP1。电路的翻转读出功能是靠最高位H7实现的。采用格雷码编码的原因在于格雷码属于可靠性编码，是一种错误最小化的编码方式，使用格雷码编码的数字信号在进行数模转换时可以使电路产生的尖峰电流脉冲减至最小。当YO为0时，输出最高位H7与YA7相同，此时行读出方向为正向读出；当YO为1时，输出最高位H7与YA7相反，此时行读出方向为反向读出。在该电路中，由行地址计数电路配合行溢出控制电路还可以达到行窗口溢出控制，其原理是当行地址计数到结束行(反向读出时为第一行，正向读出时为最后一行)时，行溢出控制电路产生行地址溢出信号YP1。
行窗口大小控制电路包括行窗口大小计数电路和行选结束控制电路，其主要输入为行窗口大小YS7～YS0，输出为Z7～Z0以及行选结束信号YP，用于控制行选的结束。电路开始计数之前，会首先进行置位，Z7～Z0的起始值大小为YS7～YS0的反。之后电路正常计数，这样当Z7～Z0计到11111111时，刚好满足窗口大小，此时电路产生行窗口大小标志信号YP2。无论是行地址溢出还是满足行窗口大小时，电路均会产生行选结束信号YP。
列地址选择电路主要包括列地址计数电路和列溢出控制电路。列地址选择电路输入为列起始地址XA7～XA0，以及列输出顺序改变信号XO，输出为格雷码编制的列地址L7～L0和列地址溢出信号XP1。电路的翻转读出功能是靠最高位实现的，当XO为0时，输出最高位L7与XA7相同，此时列读出方向为正向读出；当XO为1时，输出最高位L7与XA7相反，此时列读出方向为反向读出。在这部分电路中，由列地址计数电路配合列溢出控制电路还可以达到列窗口溢出控制，其原理是当列地址计数到结束列(反向读出时为第一列，正向读出时为最后一列)时，列溢出控制电路产生列地址溢出信号XP1。
列窗口大小控制电路包括行窗口大小计数电路和行选结束控制电路，其主要输入为列窗口大小XS7～XS0，输出为W7～W0，用于控制列选的结束。电路开始计数之前，会首先进行置位，W7～W0的起始值大小为XS7～XS0的反。之后电路正常计数，这样当W7～W0计到11111111时，刚好满足窗口大小，此时电路产生列窗口大小标志信号XP2。无论是列地址溢出还是满足列窗口大小时，电路均会产生列选结束信号XP。
行、列地址选择电路和行、列窗口大小控制电路的主要结构均由二进制加法计数器级联构成。以行地址选择电路和行窗口大小控制电路为例，其典型电路结构框图分别如图3，图4所示。图中的二进制加法计数器模数为16，两个相同的计数器串联可使总的计数器模数达到256，其中的输入CR和LD分别为清零使能端和置位使能端，CP为时钟信号输入端，D3D2D1D0为计数器的预置输入端，Q3Q2Q1Q0为计数器的输出端。
图3中，两个二进制加法计数器级联构成行地址计数电路。行地址选择电路工作时，两个计数器的清零使能端CR连接在一起接外部端口输入的清零信号，两个计数器的置位使能端LD连接在一起接外部端口输入的置位信号，左边的低位计数器时钟输入端CP接外部端口输入的行时钟信号HCLK，行起始地址中YA4、YA3通过异或门连接到节点a1，YA3、YA2通过异或门连接到节点a2，YA2、YA1通过异或门连接到节点a3，YA1、YA0通过异或门连接到节点a4，YA7和行输出顺序改变信号YO通过异或门连接到节点a5，YA7、YA6通过异或门连接到节点a6，YA6、YA5通过异或门连接到节点a7，YA5、YA4通过异或门连接到节点a8。节点a1a2a3a4分别连接到低位计数器的置位输入端D3D2D1D0，节点a5a6a7a8分别连接到高位计数器的置位输入端D3D2D1D0，H3H2H1H0为低位计数器的输出，H7H6H5H4为高位计数器的输出。低位计数器的输出最高位H3连接至高位计数器的时钟端，电路中的异或门即完成了行地址从自然二进制码到格雷码的转换，最高位的YA7与YO异或即实现了行翻转读出功能。行溢出控制电路由图3中的nor4、nor3和nand2逻辑组合构成，计数器的输出H6H5H4H3连接到nor4的四个输入端，输出为节点a9，H2H1H0连接到nor3的三个输入端，输出为节点a10，节点a9a10连接到nand2的两个输入端，输出即为行地址溢出信号YP1。H7～H0翻转为X0000000时，表示行地址已经达到第一行或者最后一行，行溢出控制电路产生行地址溢出信号YP1。
图4中，，两个二进制加法计数器级联构成行窗口大小计数电路。行窗口大小控制电路工作时，两个计数器的清零使能端CR连接在一起接外部端口输入的清零信号，两个计数器的置位端LD连接在一起接外部端口输入的置位信号，左边的低位计数器时钟输入端CP接外部端口输入的行时钟信号HCLK，预设的行窗口大小数据中YS3通过反向器连接到节点s1，YS2通过反向器连接到节点s2，YS1通过反向器连接到节点s3，YS0通过反向器连接到节点s4，YS7通过反向器连接到节点s5，YS6通过反向器连接到节点s6，YS5通过反向器连接到节点s7，YS4通过反向器连接到节点s8。节点s1s2s3s4分别连接到低位计数器的置位输入端D3D2D1D0，节点s5s6s7s8分别连接到高位计数器的置位输入端D3D2D1D0，Z3Z2Z1Z0为低位计数器的输出，Z7Z6Z5Z4为高位计数器的输出。低位计数器的输出最高位Z3连接至高位计数器的时钟端，电路中的反向器即完成了将Z7～Z0的起始值大小置为YS7～YS0的反。行选结束控制电路由图4中的两个nand4、nor2和nand2逻辑组合构成，高位计数器的输出Z7Z6Z5Z4连接到其中一个nand4的四个输入端，输出节点为s9，低位计数器的输出Z3Z2Z1Z0连接到另一个nand4的四个输入端，输出节点为s10，节点s9s10连接到nor2的两个输入端，经过取反后得到的输出即为行窗口大小标志信号YP2，当Z7～Z0翻转为11111111时，表示已经满足预设的窗口大小，此时行窗口大小控制电路产生行窗口大小标志信号YP2。YP1、YP2作为nand2的两个输入连接到其两个输入端，得到行选结束信号YP。综上所述，无论是行地址溢出还是满足行窗口大小时，电路均会产生行选结束信号YP。
图5、图6分别给出了列地址选择电路和列窗口大小控制电路的电路结构框图。列地址选择电路和列窗口大小控制电路的电路结构以及工作原理与行地址选择电路和行窗口大小控制电路一样，只是输入端接入的信号不同，工作原理不再赘述。
图7为本发明的开窗口读出电路一帧的工作流程图。如图所示，一帧开始后，首先进行行地址选择，根据设定的起始行地址选中起始行，之后根据设定的行窗口大小判断是否满足行窗口大小，若满足，则行地址选择结束；若不满足，则判断行窗口是否溢出，若溢出，则行地址选择结束，若未溢出，则进行列地址选择，根据设定的列起始地址选中起始列，之后根据设定的列窗口大小判断是否满足列窗口大小，若满足，则列地址选择结束；若不满足，则判断列窗口是否溢出，若溢出，则列地址选择结束，若未溢出，则选中下一列。其中列选结束之后电路选中下一行，行选结束则表示一帧结束。
本发明的开窗口读出电路一帧的工作时序图如图8所示(假定电路采用先积分后读出模式，并且行读出顺序为正向读出，行窗口大小为P，行起始地址为0)。图中FC为帧同步信号，LC为行同步信号，Y<i>表示对应于第i行的控制信号，SH的上升沿控制前一帧积分的结束，IR为低电平期间，电路对积分电容清零，之后开始下一帧的积分。电路以一帧作为重复的工作周期，一帧即是一个像素单元从一次积分开始到下一次积分开始之间的时间。一帧包括：积分前的复位时间、复位完成到下一个帧积分开始的时间间隔、积分时间、积分完成到读出开始的时间间隔、一帧读出的总时间、读出完成到复位开始的时间间隔这6个部分。在一帧周期内，首先对单元电路进行复位，复位后开始对所有像素单元进行积分，积分结束后，电路根据其他输入信号决定电路的工作模式和读出方式，根据数据寄存器的输出确定行窗口大小和起始地址，之后由行地址选择电路选中起始地址并且逐行选通，行窗口大小控制电路开始计数，直到行窗口大小控制电路计数到满足行窗口大小，或者行窗口溢出，行选结束。
图9为本发明的开窗口读出电路一行的工作时序图，图中假定电路采用单路输出，列读出顺序为正向读出，并且列窗口大小为Q，列起始地址为0。图中Y<i>表示对应于第i行的控制信号，L<j>表示对应于第j列的控制信号。在每行数据有效期间，电路根据其它输入信号确定电路的工作模式和读出方式，根据数据寄存器的输出确定列窗口大小和起始地址，之后由列地址选择电路选中起始列地址并且逐列选通，列窗口大小控制电路开始计数，直到列窗口大小控制电路计数到满足列窗口大小，或者列窗口溢出，列选结束。
图10、图11和图12分别示出本发明的开窗口读出电路正向读出、反向读出和发生读出溢出时的功能示意图。其中图10表示窗口起始地址为(6，4)，窗口大小为128行，128列，行、列均为正向读出；图11表示窗口起始地址为(247，245)，窗口大小为128行，128列，行、列均为反向读出；图12表示窗口溢出的情况，其中窗口起始地址为(204，132)，预设窗口大小为128行、128列，实际窗口大小为124行、52列，行、列均为正向读出。
Claims (6)
1.一种焦平面的开窗口读出电路，其特征在于包括：
数据寄存器，用于传输和锁存窗口数据，包括输入端和输出端，输入端的输入数据用于控制读出像素的行、列起始地址和行、列窗口大小，输出端的输出数据即读出像素的行、列起始地址和行、列窗口大小；
行地址选择电路，用于将数据寄存器输出的二进制的行地址转换成格雷码编码的行地址并输出，接收行输出顺序改变信号用于控制行输出顺序，并对格雷码编码的行地址进行计数，当行地址计数到窗口结束行时，产生行地址溢出信号；
行窗口大小控制电路，用于对数据寄存器输出的行窗口大小进行计数并接收所述行地址溢出信号，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选；
列地址选择电路，用于将数据寄存器输出的二进制的列地址转换成格雷码编码的列地址并输出，接收列输出顺序改变信号用于控制列输出顺序，并对格雷码编码的列地址进行计数，当列地址计数到窗口结束列时，产生列地址溢出信号；
列窗口大小控制电路，用于对数据寄存器输出的列窗口大小进行计数并接收所述列地址溢出信号，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。
2.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述数据寄存器包括由RS触发器级联构成的锁存器，所述输入数据通过所述输入端串行置入锁存器，分别从每一级RS触发器的输出端并行输出。
3.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述行地址选择电路包括行地址计数电路和行溢出控制电路，所述行地址计数电路包括级联的二进制加法计数器，所述二进制的行地址和行输出顺序改变信号通过异或门逻辑运算后输入到二进制加法计数器的数据输入端，二进制加法计数器对行地址进行计数；所述行溢出控制电路用于对二进制加法计数器的输出数据进行逻辑运算，当行地址计数到窗口结束行时，产生行地址溢出信号。
4.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述行窗口大小控制电路包括行窗口大小计数电路和行选结束控制电路，所述行窗口大小计数电路包括级联的二进制加法计数器，二进制加法计数器的输入端通过非门接收所述数据寄存器输出的行窗口大小数据并计数，所述行选结束控制电路用于对二进制加法计数器的输出数据和行地址溢出信号进行逻辑运算，当计数到满足窗口大小或接收到有效的行地址溢出信号时产生行选结束信号结束行选。
5.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述列地址选择电路包括列地址计数电路和列溢出控制电路，所述列地址计数电路包括级联的二进制加法计数器，所述二进制的列地址和列输出顺序改变信号通过异或门逻辑运算后输入到二进制加法计数器的数据输入端，二进制加法计数器对列地址进行计数；所述列溢出控制电路用于对二进制加法计数器的输出数据进行逻辑运算，当列地址计数到窗口结束列时，产生列地址溢出信号。
6.如权利要求1所述的焦平面的开窗口读出电路，其特征在于所述列窗口大小控制电路包括列窗口大小计数电路和列选结束控制电路，所述列窗口大小计数电路包括级联的二进制加法计数器，二进制加法计数器的输入端通过非门接收所述数据寄存器输出的列窗口大小数据并计数，所述列选结束控制电路用于对二进制加法计数器的输出数据和列地址溢出信号进行逻辑运算，当计数到满足窗口大小或接收到有效的列地址溢出信号时产生列选结束信号结束列选。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100207957A CN101231191B (zh) | 2008-02-27 | 2008-02-27 | 焦平面的开窗口读出电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100207957A CN101231191B (zh) | 2008-02-27 | 2008-02-27 | 焦平面的开窗口读出电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101231191A true CN101231191A (zh) | 2008-07-30 |
| CN101231191B CN101231191B (zh) | 2010-07-14 |
Family
ID=39897844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100207957A Expired - Fee Related CN101231191B (zh) | 2008-02-27 | 2008-02-27 | 焦平面的开窗口读出电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101231191B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101949737A (zh) * | 2010-08-20 | 2011-01-19 | 电子科技大学 | 一种红外焦平面阵列的行选通电路 |
| CN102095501A (zh) * | 2010-12-02 | 2011-06-15 | 北京广微积电科技有限公司 | 红外焦平面阵列及其读出电路 |
| CN102147292A (zh) * | 2011-01-12 | 2011-08-10 | 北京广微积电科技有限公司 | 红外焦平面阵列及其读出电路 |
| CN104796636A (zh) * | 2015-04-20 | 2015-07-22 | 中国航天科技集团公司第九研究院第七七一研究所 | 用于超大面阵拼接cmos图像传感器的复用型像元控制电路 |
| CN105163045A (zh) * | 2015-10-14 | 2015-12-16 | 长春长光辰芯光电技术有限公司 | 一种用于图像传感器的像素信号读出方法 |
| CN110012246A (zh) * | 2019-03-26 | 2019-07-12 | 电子科技大学 | 一种焦平面阵列读出电路高速窗口功能的实现方法 |
| CN110620584A (zh) * | 2019-05-10 | 2019-12-27 | 红云红河烟草(集团)有限责任公司 | 一种采集处理编码器信号的方法 |
| CN111083403A (zh) * | 2019-12-11 | 2020-04-28 | 中国电子科技集团公司第四十四研究所 | 一种片内复用型像素控制电路 |
| CN112422137A (zh) * | 2020-11-09 | 2021-02-26 | 天津大学合肥创新发展研究院 | 一种应用于红外焦平面读出电路的时序控制电路 |
| CN114279571A (zh) * | 2021-12-03 | 2022-04-05 | 中国电子科技集团公司第十一研究所 | 一种红外焦平面对出电路芯片及其制备方法 |
| CN115802189A (zh) * | 2022-09-30 | 2023-03-14 | 北京空间机电研究所 | 一种双向读出图像传感器的片上列开窗数据提取方法 |
-
2008
- 2008-02-27 CN CN2008100207957A patent/CN101231191B/zh not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101949737A (zh) * | 2010-08-20 | 2011-01-19 | 电子科技大学 | 一种红外焦平面阵列的行选通电路 |
| CN102095501A (zh) * | 2010-12-02 | 2011-06-15 | 北京广微积电科技有限公司 | 红外焦平面阵列及其读出电路 |
| CN102095501B (zh) * | 2010-12-02 | 2012-06-27 | 北京广微积电科技有限公司 | 红外焦平面阵列及其读出电路 |
| CN102147292A (zh) * | 2011-01-12 | 2011-08-10 | 北京广微积电科技有限公司 | 红外焦平面阵列及其读出电路 |
| CN102147292B (zh) * | 2011-01-12 | 2012-10-24 | 北京广微积电科技有限公司 | 红外焦平面阵列及其读出电路 |
| CN104796636A (zh) * | 2015-04-20 | 2015-07-22 | 中国航天科技集团公司第九研究院第七七一研究所 | 用于超大面阵拼接cmos图像传感器的复用型像元控制电路 |
| CN104796636B (zh) * | 2015-04-20 | 2017-12-12 | 中国航天科技集团公司第九研究院第七七一研究所 | 用于超大面阵拼接cmos图像传感器的复用型像元控制电路 |
| CN105163045A (zh) * | 2015-10-14 | 2015-12-16 | 长春长光辰芯光电技术有限公司 | 一种用于图像传感器的像素信号读出方法 |
| CN105163045B (zh) * | 2015-10-14 | 2018-01-12 | 长春长光辰芯光电技术有限公司 | 一种用于图像传感器的像素信号读出方法 |
| CN110012246B (zh) * | 2019-03-26 | 2020-06-02 | 电子科技大学 | 一种焦平面阵列读出电路高速窗口功能的实现方法 |
| CN110012246A (zh) * | 2019-03-26 | 2019-07-12 | 电子科技大学 | 一种焦平面阵列读出电路高速窗口功能的实现方法 |
| CN110620584A (zh) * | 2019-05-10 | 2019-12-27 | 红云红河烟草(集团)有限责任公司 | 一种采集处理编码器信号的方法 |
| CN111083403A (zh) * | 2019-12-11 | 2020-04-28 | 中国电子科技集团公司第四十四研究所 | 一种片内复用型像素控制电路 |
| CN111083403B (zh) * | 2019-12-11 | 2021-07-06 | 中国电子科技集团公司第四十四研究所 | 一种片内复用型像素控制电路 |
| US11641533B2 (en) | 2019-12-11 | 2023-05-02 | China Electronics Technology Group Corporation No.44 Research Institute | On-chip multiplexing pixel control circuit |
| CN112422137A (zh) * | 2020-11-09 | 2021-02-26 | 天津大学合肥创新发展研究院 | 一种应用于红外焦平面读出电路的时序控制电路 |
| CN112422137B (zh) * | 2020-11-09 | 2023-07-25 | 天津大学合肥创新发展研究院 | 一种应用于红外焦平面读出电路的时序控制电路 |
| CN114279571A (zh) * | 2021-12-03 | 2022-04-05 | 中国电子科技集团公司第十一研究所 | 一种红外焦平面对出电路芯片及其制备方法 |
| CN114279571B (zh) * | 2021-12-03 | 2024-03-22 | 中国电子科技集团公司第十一研究所 | 一种红外焦平面读出电路芯片及其制备方法 |
| CN115802189A (zh) * | 2022-09-30 | 2023-03-14 | 北京空间机电研究所 | 一种双向读出图像传感器的片上列开窗数据提取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101231191B (zh) | 2010-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101231191B (zh) | 焦平面的开窗口读出电路 | |
| CN105227869B (zh) | 具备时间重叠图像输出的图像传感器 | |
| US9749572B2 (en) | Read-out circuitry for an image sensor | |
| CN109814367B (zh) | 一种具有门控使能功能的时间数字转换器 | |
| CN104639849B (zh) | A/d转换器、固态图像传感器和成像系统 | |
| CN110943714B (zh) | 带时钟门控的数据读出接口电路 | |
| KR19990073016A (ko) | 자체진단로직을가지는씨모스이미지센서및그진단방법 | |
| US8072527B2 (en) | Solid state image sensing device | |
| CN107896308B (zh) | 脉冲阵列式仿视网膜图像传感器 | |
| JPWO2017183117A1 (ja) | Ａ／ｄ変換器、固体撮像装置、固体撮像装置の駆動方法及び電子機器 | |
| WO2019142510A1 (ja) | 固体撮像素子、撮像装置及び撮像方法 | |
| CN219577183U (zh) | 计数器及模数转换器 | |
| CN111669526B (zh) | 提高帧频高速全数字数据读出的cmos图像传感器 | |
| US6931091B2 (en) | Gray code counter | |
| US4688018A (en) | Multifunction analog-to-digital successive approximation register | |
| US8907835B2 (en) | A/D conversion circuit and solid-state image pickup device | |
| CN111246135A (zh) | 一种基于忆阻器的图像传感器及其进行图像处理的方法 | |
| CN213846650U (zh) | 斜坡adc以及tft感光传感器阵列读出芯片 | |
| KR100339248B1 (ko) | 씨모스이미지센서 | |
| CN114827494A (zh) | 脉冲生成器和包括脉冲生成器的图像传感器 | |
| CN112422137B (zh) | 一种应用于红外焦平面读出电路的时序控制电路 | |
| CN114268740B (zh) | 基于双向时间延迟积分(tdi)的图像传感器及其成像方法 | |
| CN118075634A (zh) | 一种cmos图像传感器中的计数器电路 | |
| Gao et al. | 16.7 Mpixel 8000fps sparse binarized scientific image sensor | |
| CN116744139A (zh) | 一种图像传感器的列译码器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SOWTHEAST UNIV. Effective date: 20140813 Owner name: NANTONG HUACHENG MACHINE TOOL CO., LTD. Free format text: FORMER OWNER: SOWTHEAST UNIV. Effective date: 20140813 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 210096 NANJING, JIANGSU PROVINCE TO: 226631 NANTONG, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140813 Address after: 226631, No. 16, South West Road, Li Town, Haian County, Jiangsu, Nantong Patentee after: Nantong Huacheng Machine Tool Co., Ltd. Patentee after: Southeast University Address before: 210096 Jiangsu city Nanjing Province four pailou No. 2 Patentee before: Southeast University |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100714 Termination date: 20210227 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |