CN102147292A

CN102147292A - 红外焦平面阵列及其读出电路

Info

Publication number: CN102147292A
Application number: CN 201110005464
Authority: CN
Inventors: 刘俊; 雷述宇
Original assignee: BEIJING GUANGWEIJI ELECTRICITY TECHNOLOGIES Co Ltd
Current assignee: NORTH GUANGWEI TECHNOLOGY INC.
Priority date: 2011-01-12
Filing date: 2011-01-12
Publication date: 2011-08-10
Anticipated expiration: 2031-01-12
Also published as: CN102147292B

Abstract

本发明公开一种红外焦平面阵列及其读出电路，该读出电路包括输出焊盘和列控制信号产生逻辑，其中，还包括N+1个第一级输出缓冲器、M+1个第二级输出缓冲器、P+1个第三级输出缓冲器；所述第一级输出缓冲器均分为M+1组，每组第一级输出缓冲器分别通过一第一级开关连接于同一所述第二级输出缓冲器；所述第二级输出缓冲器均分为P+1组，每组第二级输出缓冲器分别通过一第二级开关连接于同一所述第三级输出缓冲器；所述第三级输出缓冲器分别通过一第三级开关连接于所述输出焊盘；所述第一级、第二级和第三级的控制信号由列控制信号产生逻辑产生，M、N和P为自然数。本发明可实现模拟电压高速、精确地输出到片外，并具有较低的功耗。

Description

红外焦平面阵列及其读出电路

技术领域

本发明涉及微电子及光电子技术领域，尤其涉及一种红外焦平面阵列(infrared focal plane array)读出电路(readout integrated circuit)，还特别涉及一种具有该读出电路的红外焦平面阵列。

背景技术

红外成像技术在军事、工农业、医学、天文等领域有着重要的应用。作为红外成像技术核心的红外焦平面阵列包括红外探测器阵列和读出电路两部分。探测器阵列的作用是实现光电转换，读出电路的作用则是完成像素信号的处理和读出。其中，读出电路对红外成像系统的性能有重要影响。

现有的红外焦平面阵列读出电路如图1所示，包括像素读出阵列I11、列读出缓冲级I12、输出开关I13、输出缓冲级I14和行、列控制信号产生逻辑(图中未示出)，其中PAD为输出焊盘。红外焦平面阵列读出电路的基本功能是进行红外探测器信号的转换、放大以及传输。模拟输出级电路是与红外探测器阵列的接口电路，其性能好坏直接影响整个读出电路。其中，像素读出阵列I11是红外探测器阵列与读出电路的接口，完成探测器偏置、信号积分等功能；列读出缓冲级I12为单位增益接法的运算放大器，完成将积分放大信号传输到输出缓冲级I14的作用；开关I13大多由互补MOS管构成，控制列信号依次输出到输出缓冲级；输出缓冲级I14通常也是单位增益接法的运算放大器，完成对信号的最终输出。通常列读出缓冲级I12采用一级运放结构，而输出缓冲级I14由于需要驱动电阻负载，因此通常采用两级结构。

读出电路按照先积分后读出的顺序工作，即像素读出阵列I11以行为单位顺序对光电流积分，一行积分完毕后，在列选信号的控制下，每列的积分信号依次通过列读出缓冲级I12和输出缓冲级I14读出。读出电路的像素信号传输速率是由每列信号的读出延迟制约的。每列信号的读出延迟T_delay可由下式估算：

T_delay≈T_slew+T_{col_amp}+T_buffer

其中，T_slew为大信号建立时间，通常由列读出缓冲级I12和输出缓冲级I14中大信号建立时间较长的一个决定。T_{col_amp}和T_buffer分别代表列读出缓冲级I12和输出缓冲级I14的小信号建立时间，它们由各自的增益带宽积决定。为了保证信号精确输出，每个列周期必须大于列信号的读出延迟。

近年来，红外焦平面阵列组件规模的不断扩大，每帧图像包含的像素增加，在帧速不变的条件下，读出电路对像素读出的速率要求越来越高。虽然可以使用多通道并行工作的方法增大读出速率，但其代价是增加额外的列读出缓冲级和输出缓冲级，因而增加了功耗、面积和电路的复杂度。而红外焦平面阵列读出电路既要具有高的工作性能，又要具有低的功耗指标，因此随着红外焦平面阵列组件规模的扩大，其读出电路主要由列读出缓冲级和输出缓冲级组成的模拟输出缓冲级结构亟待改进。

另外，在上述现有的读出电路中，还额外加入了列读出缓冲级I12的噪声，这在低噪声等效温差(Noise Equivalent Temperature Difference，简称NETD)红外成像芯片设计中是不可取的。

发明内容

本发明的目的在于提供一种红外焦平面阵列读出电路，以解决现有技术存在的高工作性能和低功耗、低复杂度难以兼具的问题。

本发明的另一目的在于提供一种红外焦平面阵列，以解决其读出电路高工作性能和低功耗、低复杂度难以兼具的问题。

为了实现上述目的之一，本发明提供的红外焦平面阵列读出电路包括输出焊盘和列控制信号产生逻辑，其特征在于，还包括N+1个第一级输出缓冲器、M+1个第二级输出缓冲器、P+1个第三级输出缓冲器；所述N+1个第一级输出缓冲器均分为M+1组，每组第一级输出缓冲器分别通过一第一级开关连接于同一所述第二级输出缓冲器；所述M+1个第二级输出缓冲器均分为P+1组，每组第二级输出缓冲器分别通过一第二级开关连接于同一所述第三级输出缓冲器；所述P+1个第三级输出缓冲器分别通过一第三级开关连接于所述输出焊盘；其中，所述第一级开关、第二级开关和第三级开关的控制信号由所述列控制信号产生逻辑产生，M、N和P为自然数。

根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第一级模拟输出缓冲器输入级为轨对轨的NMOS、PMOS互补的差分输入级、单NMOS输入级或单PMOS输入级。

根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第二级模拟输出缓冲器输出级为悬浮栅甲乙类输出级结构。

根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，其特征在于，所述第三级模拟输出缓冲器的输入端和输出端之间分别连接一补偿电容。

根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第一级开关、第二级开关和第三级开关由互补MOS管构成。

根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第一级开关、第二级开关、第三级开关均为控制信号高电平时导通，其时序为：第一级开关为R个MC的导通脉冲，R≤P+1，且P+1个第一级开关的高电平脉冲依次延迟一个MC出现；第二级开关的高电平为R*(N+1)/(M+1)个MC，第一个第二级开关的高电平与第一个第一级开关的高电平同时出现，M+1个第二级开关的高电平脉冲依次延迟一个MC出现；第一个第三级开关的高电平出现在第一个第一级开关的R个MC高电平的最后一个MC，第三级开关的高电平脉冲依次延迟一个MC出现；第一级开关、第二级开关、第三级开关同时为高电平时，第一级开关对应的那列信号输出到输出焊盘，R为自然数。

为了实现本发明的另一目的，本发明提供的红外焦平面阵列，包括红外探测器阵列和红外焦平面阵列读出电路，所述红外焦平面阵列读出电路耦接于所述红外探测器阵列以对其探测的微弱热辐射信号进行处理和输出，其中，所述红外焦平面阵列读出电路为上述的红外焦平面阵列读出电路。

本发明采用读出放大电路直接到模拟输出级，并采用分级缓冲输出结构，实现模拟电压高速、精确地输出到片外，具有较低的功耗，适用于较大面阵和较高帧频的红外焦平面阵列读出电路。

附图说明

图1为现有红外焦平面阵列读出电路的结构示意图；

图2为本发明红外焦平面阵列读出电路优选实施例的结构示意图；

图3为图2所示优选实施例的开关S0、S1、S2的时序图；

图4为应用于具有160*120像素阵列的红外焦平面阵列的本发明红外焦平面阵列读出电路优选实施例的结构示意图；

图5为图4所示优选实施例的第一级输出缓冲器的差分输入级电路图；

图6为图4所示优选实施例的第二级输出缓冲器的悬浮栅甲乙类输出级电路图；

图7为图4所示优选实施例的开关S0、S1、S2的时序图。

具体实施方式

下面结合附图和具体实施方式对本发明做进一步详细说明。

首先需要说明的是，在不影响清楚描述本发明的情况下，某些附图标记将有所简化，例如图2所示的第一个第三级输出缓冲器的附图标记为buffer2<0>，其后的第三级输出缓冲器仅标示为<1>-<P>；另外为适应描述部件整体或描述部件个体的需要，某些部件的名称也可能有所改变，例如在下文的某些地方将称第一级开关I3为开关S0或S0<0:N>、S0<0>-S0<N>。

如图2所示，本发明红外焦平面阵列读出电路优选实施例包括输出焊盘PAD、像素读出阵列I1、列控制信号产生逻辑(图中未示出)、N+1个第一级输出缓冲器I2、M+1个第二级输出缓冲器I4、P+1个第三级输出缓冲器I6。N+1个第一级输出缓冲器I2均分为M+1组，每组第一级输出缓冲器I2分别通过第一级开关I3连接于同一第二级输出缓冲器I4，其中，M的选择根据具体阵列大小而定。在本优选实施例中，均分之后的每组第一级输出缓冲器I2包括K列，K＝(N+1)/(M+1)，每K列信号公用一个第二级输出缓冲器buffer1<0:M>。在图2中，每组第一个第二级输出缓冲器通过一第一级开关I3连接于相应的第一个第一级输出缓冲器buffer1<0>，例如第二级输出缓冲器buffer1<0>连接于第一级开关S0<0>、S0<(p+1)i>等，第二级输出缓冲器buffer1<j(p+1)>连接于第一级开关S0<(p+1)kj>、S0<(p+1)(kj+i)>等。M+1个第二级输出缓冲器I4均分为P+1组，每组第二级输出缓冲器I4分别通过第二级开关I5连接于同一第三级输出缓冲器I6。P+1个第三级输出缓冲器I6分别通过第三级开关I7连接于输出焊盘PAD。其中，第一级开关I3、第二级开关I5和第三级开关I7的控制信号由列控制信号产生逻辑产生，M、N和P为自然数，并且在图2中：i＝0，1，……，k-1；j＝0，1，……，h-1；h＝0，1，……，p-1；k＝N+1/M+1；h＝M+1/p+1；q＝k-1；t＝h-1。

在本优选实施例中，N+1个第一级输出缓冲器I2将积分器电压信号转换为电流信号并将该N+1个第一级电流信号传输到选择导通的第一级开关I3，第一级输出缓冲器I2是本发明的分级的模拟输出级结构的输入级。通过选择第二级输出缓冲器I4到第三级输出缓冲器I6的第二级开关I5的导通关断，控制信号向第三级输出缓冲器I6传输。再通过控制第三级开关I7的导通关断，控制信号由第三级输出缓冲器I6输出至输出焊盘PAD。

可见，本发明通过采用分级缓冲输出结构，大大减少了第二级和第三级输出缓冲器和控制开关的数量，减小了芯片的面积，提高了利用率。

为了提高模拟输出缓冲级的稳定性，第三级输出缓冲器I6的输入端和输出端之间还连接有补偿电容I8，也即每一第三级模拟输出缓冲器buffer2<0:P>与一电容Cc并联。

如图3所示，开关S0、开关S1、开关S2均为高电平导通，三者的控制信号时序为：开关S0为R个MC(Master Clock，主时钟周期)的导通脉冲，R≤P+1，S0<0:N>的导通脉冲依次延迟一个MC出现。开关S1高电平(导通电平)为Q＝R*(N+1)/(M+1)个MC，S1<0>的高电平与开关S0<0>高电平同时出现，S1<0:M>的高电平脉冲依次延迟一个MC出现。开关S2高电平为一个MC，周期为(P+1)个MC。开关S2<0>的高电平出现在S0<0>的R个MC导通电平的最后一个MC，开关S2<0:P>的高电平脉冲依次延迟一个MC出现。开关S0、开关S1、开关S2同时为导通电平时，开关S0对应的那一列信号输出到片外。R、Q为自然数。

下面结合图4-图7所示，以具有160*120像素阵列的红外焦平面阵列的读出电路为例进一步说明本发明，但不用来限制本发明的范围。图4所示优选实施例结构包括像素读出阵列I1、160个第一级输出缓冲器I2(也即上文的N＝159)及其连接的160个第一级开关I3、20个第二级输出缓冲器I3(也即上文的M＝19)及其连接的20个第二级开关I4、2个第三级输出缓冲器I5(也即上文的P＝1)及其连接的2个控制数据缓冲输出的开关I7、2个补偿电容I8。

160个第一级模拟输出缓冲器I2用于将像素读出阵列I1的积分器电压信号转换为电流信号并传输到第二级模拟输出缓冲器I4，第一级输出缓冲器I2是该模拟输出级结构的输入级。160列第一级输出缓冲器I2送来的信号分成20组，每组8列，即每8列数据共用一个第二级输出缓冲器buffer1<0:19>。通过控制20个第二级输出缓冲器I4到第三级输出缓冲器I6的控制开关I5，偶数第二级输出缓冲器buffer1<0:2:4…18>接第三级输出缓冲器buffer2<0>，奇数第二级输出缓冲器buffer1<1:3:5…19>接另一个第三级级输出缓冲器buffer2<1>；当开关S1导通时，数据由第二级输出缓冲器I4传输到第三级输出缓冲器I6。开关S0、开关S1、开关S2同时为导通电平时，开关S0对应的那一列信号输出到片外。如图7所示，第一列积分电压信号输出到输出焊盘PAD的时间为S0<0>、S1<0>、S2<0>同时为高电平的那个MC时间。

如果每列数据到输出焊盘PAD的输出时间很短，这就增大了对输出缓冲器的要求，并且输出缓冲器主要受限于第一级输出缓冲器对自身补偿电容的充电，因此将第三级输出缓冲器I6设成两个。

由于电路的像素信号传输速率是由每列信号的读出延迟制约的，三级缓冲结构使得每列信号读出延迟时间T_delay≈T_b1+T_b2+T_b3，其中，T_b1是第一级输出缓冲器的延迟时间，T_b2是第二级输出缓冲器的延迟时间，T_b3是第三级输出缓冲器的延迟时间。比起传统的延迟时间T_delay≈T_slew+T_{col_amp}+T_buffer明显减小了，即本发明读出电路信号传输速率比传统读出电路有了明显提高。

第一级输出缓冲器I2输入级采用差分结构，输入级选择适用于rail to rail信号的NMOS和PMOS互补输入级，本发明输入级电路如图5所示，由于图中各元件符号皆为标准图式，因此对于其连接关系不再赘述。采用差动工作对环境噪声具有很强的抗干扰能力并且增大了最大电压摆幅。当然在其他实施例中，根据动态范围的不同，输入级可选择适用于rail to rail信号的NMOS和PMOS互补输入级、适用于高电压信号的单NMOS输入级或适用于低电压信号的单PMOS输入级。

本优选实施例的第二级缓冲器I4输出级采用浮置栅甲乙类输出，电路如图6所示。输出管M15、M16通过悬浮管M27、M28相连，悬浮管M27、M28的偏置电压分别由场效应管M21～M24和M17～M20组成的偏置电路提供，电路中M17、M18、M23、M24、M25、M26、M29和M30为电流源，其恒定偏置电压pbias、pcas、ncas和nbias由电压偏置模块(图中未示出)提供。当输入电压Vin增加时将导致悬浮管M28的源极电压增加，进而使其漏极电流减小，由于总的悬浮管M27、M28支路电流恒定，PMOS悬浮管M27的电流将增加，使得输出管M15的栅极电压升高，从而输出电压Vout将减小，当输入电压足够大时，输出管M15管将关闭，输出电流全由M16提供。反之，如果输入电压Vin减小，则输出管M16将关闭，输出电流由输出管M15提供。

图5所示优选实施例中各开关的时序波形图如图7所示，图7可视为图3的具体化，请参考对图3的描述。在图7中，图3所示的R等于2，图3所示的Q等于16，图3所示的P等于1，因此开关S0、开关S1、开关S2的具体时序不再赘述。

为了更好的实现本发明的目的，本发明还提供了一种红外焦平面阵列的优选实施例，其包括红外探测器阵列和红外焦平面阵列读出电路，红外焦平面阵列读出电路耦接于红外探测器阵列以对其探测的微弱热辐射信号进行处理和输出，红外焦平面阵列读出电路为上述红外焦平面阵列读出电路之一。

综上所述，本发明通过采用三级模拟输出缓冲器和三级开关结构，利用低功耗、低复杂度的芯片结构实现高工作性能，满足红外焦平面阵列组件规模的不断扩大的需要。

由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims

1.一种红外焦平面阵列读出电路，包括输出焊盘和列控制信号产生逻辑，其特征在于，还包括N+1个第一级输出缓冲器、M+1个第二级输出缓冲器、P+1个第三级输出缓冲器；

所述N+1个第一级输出缓冲器均分为M+1组，每组第一级输出缓冲器分别通过一第一级开关连接于同一所述第二级输出缓冲器；

所述M+1个第二级输出缓冲器均分为P+1组，每组第二级输出缓冲器分别通过一第二级开关连接于同一所述第三级输出缓冲器；

所述P+1个第三级输出缓冲器分别通过一第三级开关连接于所述输出焊盘；

其中，所述第一级开关、第二级开关和第三级开关的控制信号由所述列控制信号产生逻辑产生，M、N和P为自然数。

2.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述第一级模拟输出缓冲器输入级为轨对轨的NMOS、PMOS互补的差分输入级、单NMOS输入级或单PMOS输入级。

3.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述第二级模拟输出缓冲器输出级为悬浮栅甲乙类输出级结构。

4.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，其特征在于，所述第三级模拟输出缓冲器的输入端和输出端之间分别连接一补偿电容。

5.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述第一级开关、第二级开关和第三级开关由互补MOS管构成。

6.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述第一级开关、第二级开关、第三级开关均为控制信号高电平时导通，其时序为：

第一级开关为R个MC的导通脉冲，R≤P+1，且N+1个第一级开关的高电平脉冲依次延迟一个MC出现；

第二级开关的高电平为R*(N+1)/(M+1)个MC，第一个第二级开关的高电平与第一个第一级开关的高电平同时出现，M+1个第二级开关的高电平脉冲依次延迟一个MC出现；

第一个第三级开关的高电平出现在第一个第一级开关的R个MC高电平的最后一个MC，第三级开关的高电平脉冲依次延迟一个MC出现；

第一级开关、第二级开关、第三级开关同时为高电平时，第一级开关对应的那列信号输出到所述输出焊盘，R为自然数。

7.一种红外焦平面阵列，包括红外探测器阵列和红外焦平面阵列读出电路，所述红外焦平面阵列读出电路耦接于所述红外探测器阵列以对其探测的微弱热辐射信号进行处理和输出，其特征在于，所述红外焦平面阵列读出电路为权利要求1-6任一所述的红外焦平面阵列读出电路。