CN109428567A - 一种实现占空比调整的装置 - Google Patents

Abstract

一种实现占空比调整的装置，包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，时钟转换和占空比调整电路用于，接收单端电流型逻辑电路(CML)时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体(CMOS)时钟信号；单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；占空比检测和控制电路用于：输出控制信号。本发明实施例实现了适用于低电压工作域下高速时钟占空比调整的电路。

Description

一种实现占空比调整的装置

技术领域

本文涉及但不限于集成电路技术，尤指一种实现占空比调整的装置。

背景技术

大多数集成电路系统中，都需要时钟信号协调各电路模块的工作状态，时钟电路是集成电路中极其重要及必不可少的一部分。随着集成电路的高速发展，时钟频率的逐渐提高，许多高速时钟电路对输出高速时钟信号的占空比提出了需求，要求输出的时钟信号的占空比为50％。

相关技术中主要采用两种电路实现占空比的调整，图1为相关技术中实现占空比调整的电路的结构框图，如图1所示，包括：时钟延时模块、时钟选择模块和时钟合成模块；其中，时钟延时模块对输入的时钟输入信号(CLK_IN)进行延时，输出相对于CLK_IN具有不同延时的时钟信号；时钟选择模块选择合适延时的时钟信号作为时钟输出信号(CLK_Delay)输出，CLK_IN和CLK_Delay通过时钟合成模块合成目标时钟(CLK_OUT)并输出，CLK_OUT的占空比为50％。图2为相关技术中另一实现占空比调整的电路的结构框图，如图2所示，包括：时钟共模电平调整模块、反相器和缓冲器。时钟共模电平调整模块接收时钟输入信号，对时钟输入信号的共模电平进行调整并输出时钟信号作为反相器的输入，通过时钟信号的共模电平与反相器阈值的差异调整输出目标时钟的占空比，实现输出目标时钟的占空比为50％。

上述相关技术的占空比调整电路或不满足高速时钟的占空比调整，或不适用于低电压工作域，即相关技术中尚未提出适用于低电压工作域下高速时钟占空比调整的电路方案。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供一种实现占空比调整的装置，包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，

时钟转换和占空比调整电路用于，接收单端电流型逻辑电路CML时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体CMOS时钟信号；

单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；

占空比检测和控制电路用于：输出控制信号。

可选的，所述时钟转换和占空比调整电路包括单端时钟信号输出单元和VCM调整单元；其中，

单端时钟信号输出单元用于：根据接收的所述单端CML时钟信号及VCM电平信号输出单端CMOS时钟信号；

所述共模电压VCM调整单元：根据来自所述占空比检测和控制电路的控制信号，向单端时钟信号输出单元输出VCM电平信号。

可选的，所述VCM调整单元包括第一模块、第二模块、第一P沟道场效应管PMOS1、第一N沟道场效应管NMOS1和第一电阻R1构成；其中，

第一模块，由两个或两个以上第一场效应管组合元件构成，所述第一场效应管组合元件由两个或两个以上P沟道场效应管构成，通过控制信号控制各所述第一场效应管组合元件的接入状态；

第二模块，由两个或两个以上第二场效应管组合元件构成，所述第二场效应管组合元件由两个或两个以上N沟道场效应管构成，接收控制信号后，根据接收的控制信号控制各所述第二场效应管组合元件的接入状态；

第一P沟道场效应管Mp1的源衬端接电源，第一N沟道场效应管Mn1的源衬端接地，第一P沟道场效应管Mp1和第一N沟道场效应管Mn1的源衬相接、栅漏相接；第一P沟道场效应管Mp1的栅漏端、第一N沟道场效应管Mn1的栅漏端、第一模块的输出端、第二模块的输出端和第一电阻R1的第一端连接；

第一电阻R1的第二端作为输出端，根据各所述第一场效应管组合元件的接入状态、各所述第二场效应管组合元件的接入状态、第一P沟道场效应管Mp1的工作状态和第一N沟道场效应管Mn1的工作状态输出所述VCM电平信号。

可选的，所有所述第一场效应管组合元件以并联方式连接，所有所述第二场效应管组合元件以并联方式连接。

可选的，所述第一场效应管组合元件包括第二P沟道场效应管Mp2、第三P沟道场效应管Mp3、第四P沟道场效应管Mp4和第一反相器INV1，第二P沟道场效应管Mp2的源衬端、第三P沟道场效应管Mp3的源衬端、第四P沟道场效应管Mp4的衬端电源相连，第二P沟道场效应管Mp2的栅端、第三P沟道场效应管Mp3的漏端、第四P沟道场效应管Mp4的源端相连，控制信号由第二P沟道场效应管Mp2的栅端和第一反相器INV1的输入端输入；第四P沟道场效应管Mp4的栅端与第一反相器INV1的输出端相连，第二P沟道场效应管Mp2的漏端、第四P沟道场效应管Mp4的漏端相连；根据所述控制信号控制第一场效应管组合元件的所述第二P沟道场效应管Mp2的接入状态；

所述第二场效应管组合元件包括第二N沟道场效应管Mn2、第三N沟道场效应管Mn3、第四N沟道场效应管Mn4和第二反相器INV2，第二N沟道场效应管Mn2的源衬端、第三N沟道场效应管Mn3的源衬端、第四N沟道场效应管Mn4的衬端电源相连，第二N沟道场效应管Mn2的栅端、第三N沟道场效应管Mn3的漏端、第四N沟道场效应管Mn4的源端相连，控制信号由第二N沟道场效应管Mn2的栅端和第二反相器INV2的输入端输入；第四N沟道场效应管Mn4的栅端与第二反相器INV2的输出端相连，第二N沟道场效应管Mn2的漏端、第四N沟道场效应管Mn4的漏端相连；根据所述控制信号控制第二场效应管组合元件的所述第二N沟道场效应管Mn2的接入状态。

可选的，所述VCM调整单元包括第三模块、第四模块、第五模块；其中，

第三模块由第五P沟道场效应管Mp5和第五N沟道场效应管Mn5组成，第五P沟道场效应管Mp5的源衬端接电源，第五N沟道场效应管Mn5的源衬端接地，第五P沟道场效应管Mp5的栅漏端、第五N沟道场效应管Mn5的栅漏端相连输出参考电压，参考电压输出至第四模块；

第四模块包括：运算放大器OP、第六P沟道场效应管Mp6、第一电阻串和第二电阻串构成；所述参考电压作为输入与运算放大器OP的正输入端相连，运算放大器OP的输出端与第六P沟道场效应管Mp6的栅端相连，第六P沟道场效应管Mp6的源、衬端与电源相连，第六P沟道场效应管Mp6的漏端与第一电阻串的第一端连接，第一电阻串的第二端与第二电阻串的第一端相连接，第一电阻串中的一个串联节点与运算放大器OP的负输入端相连；控制信号控制第二电阻串的阻值，实现对通过所述第一电阻串的电流调整，选择由所述第一电阻串中的两个串联节点输出共模电平；

第五模块：根据控制信号对第四模块输出的两个或两个以上共模电平进行选择，选择一个共模电平作为所述VCM电平信号；

其中，所述第一电阻串由两个或两个以上单元电阻串联组成，所述串联节点为在串联的单元电阻之间设置的连接端口；

所述第二电阻串由两个或两个以上可调电阻元件串联构成。

可选的，所述可调电阻元件由第六N沟道场效应管Mn6和单元电阻构成，第六N沟道场效应管Mn6接收所述控制信号，源端和漏端分别与单元电阻的两端相连。

可选的，所述单端转差分电路包括：第六模块、第七模块、第八模块、第九模块、第十模块、第十一模块；其中，

第六模块包括第三反向器INV3，接收来自所述时钟转换和占空比调整电路的所述单端CMOS时钟信号；

第七模块包括传输门TG和第四反向器INV4，传输门TG和第四反向器INV4的输入端与第六模块的输出端连接；

第八模块包括第五反向器INV5和第六反向器INV6，第五反向器INV5的输入和第六反向器INV6输出相连形成第一接口，第五反向器INV5的输出和第六反向器INV6输入相连形成第二接口；第一接口连接到第七模块的传输门TG，第二接口连接到第四反向器INV4的输出端；

第九模块包括第七反向器INV7和第八反向器INV8，第七反向器INV7的第一端通过第一接口与第八模块连接，第八反向器INV8的第一端通过第二接口与第八模块连接；

第十模块包括第九反向器INV9、第十反向器INV10、第一缓冲器和第二缓冲器，第九反向器INV9的输入和第十反向器INV10的输出相连形成第三接口，第九反向器INV9的输出和第十反向器INV10的输入相连形成第四接口；通过第三接口与第七反向器INV7的第二端连接，通过第四接口与第八反向器INV8的第二端连接；

第十一模块包括第一缓冲器和第二缓冲器，第一缓冲器通过第三接口连接至第十模块；第二缓冲器通过第四接口连接至第十模块；第一缓冲器和第二缓存器分别输出处理过的单端CMOS时钟信号，作为所述差分CMOS时钟信号。

可选的，所述占空比检测和控制电路具体用于：

检测占空比，并根据占空比输出所述控制信号。

与相关技术相比，本申请技术方案包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，时钟转换和占空比调整电路用于，接收单端电流型逻辑电路CML时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体CMOS时钟信号；单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；占空比检测和控制电路用于：输出控制信号。本发明实施例实现了适用于低电压工作域下高速时钟占空比调整的电路。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为相关技术中实现占空比调整的电路的结构框图；

图2为相关技术中另一实现占空比调整的电路的结构框图；

图3为本发明实施例实现占空比调整的装置的结构框图；

图4为相关技术中单端时钟信号输出单元的组成结构框图；

图5位本发明可选实施例VCM调整单元的组成框图；

图6为本发明实施例第一场效应管组合元件的组成结构示意图；

图7为本发明实施例第二场效应管组合元件的组成结构示意图；

图8为本发明实施例第三模块的组成结构示意图；

图9为本发明实施例第四模块的组成结构示意图；

图10为本发明实施例单端转差分电路的组成结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图3为本发明实施例实现占空比调整的装置的结构框图，如图3所示，包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，

时钟转换和占空比调整电路用于，接收单端电流型逻辑电路(CML)时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体(CMOS)时钟信号；

可选的，本发明实施例时钟转换和占空比调整电路包括单端时钟信号输出单元和VCM调整单元；其中，

单端时钟信号输出单元用于：根据接收的所述单端CML时钟信号及VCM电平信号输出单端CMOS时钟信号；

需要说明的是，单端时钟信号输出单元可以是一种常规的高速时钟信号转换电路；图4为相关技术中单端时钟信号输出单元的组成结构框图，如图4所示，包括：电容(CAP，CAP的参数根据实际电路应用的需求决定，主要由时钟信号的频率决定；一般而言时钟信号的频率达到GHz以上时，CAP的参数在fF这个量级)、跨阻放大器(TIA，由电阻和反向器(INV)并联)和缓冲器(BUF)；单端CML时钟信号从CAP中输入，经过TIA处理后可以生成时钟BUF，由BUF输出单端CMOS时钟信号。即CML信号可以通过CAP传输，TIA也可以认为是一种时钟BUF。

所述共模电压VCM调整单元：根据来自所述占空比检测和控制电路的控制信号，向单端时钟信号输出单元输出VCM电平信号。

图5位本发明可选实施例VCM调整单元的组成框图，如图5所示，包括第一模块、第二模块、第一P沟道场效应管Mp1、第一N沟道场效应管Mn1和第一电阻R1构成；其中，

第一模块，由两个或两个以上第一场效应管组合元件构成，所述第一场效应管组合元件由两个或两个以上P沟道场效应管构成，通过控制信号控制各所述第一场效应管组合元件的接入状态；

第二模块，由两个或两个以上第二场效应管组合元件构成，所述第二场效应管组合元件由两个或两个以上N沟道场效应管构成，接收控制信号后，根据接收的控制信号控制各所述第二场效应管组合元件的接入状态；

第一P沟道场效应管Mp1的源衬端接电源，第一N沟道场效应管Mn1的源衬端接地，第一P沟道场效应管Mp1和第一N沟道场效应管Mn1的源衬相接、栅漏相接；第一P沟道场效应管Mp1的栅漏端、第一N沟道场效应管Mn1的栅漏端、第一模块的输出端、第二模块的输出端和第一电阻R1的第一端连接；这里，第一P沟道场效应管Mp1和第一N沟道场效应管Mn1为二极管连接方式，二极管连接方式的连接方法为本领域技术人员的公知常识。

第一电阻R1的第二端作为输出端，根据各所述第一场效应管组合元件的接入状态、各所述第二场效应管组合元件的接入状态、第一P沟道场效应管Mp1的工作状态和第一N沟道场效应管Mn1的工作状态输出所述VCM电平信号。

可选的，本发明实施例所有所述第一场效应管组合元件以并联方式连接，图6为本发明实施例第一场效应管组合元件的组成结构示意图，如图6所示，包括第二P沟道场效应管Mp2、第三P沟道场效应管Mp3、第四P沟道场效应管Mp4和第一反相器INV1，第二P沟道场效应管Mp2的源衬端、第三P沟道场效应管Mp3的源衬端、第四P沟道场效应管Mp4的衬端电源相连，第二P沟道场效应管Mp2的栅端、第三P沟道场效应管Mp3的漏端、第四P沟道场效应管Mp4的源端相连，控制信号由第二P沟道场效应管Mp2的栅端和第一反相器INV1的输入端输入；第四P沟道场效应管Mp4的栅端与第一反相器INV1的输出端相连，第二P沟道场效应管Mp2的漏端、第四P沟道场效应管Mp4的漏端相连；根据所述控制信号控制第一场效应管组合元件的所述第二P沟道场效应管Mp2的接入状态；

所有所述第二场效应管组合元件以并联方式连接，图7为本发明实施例第二场效应管组合元件的组成结构示意图，如图7所示，包括：第二N沟道场效应管Mn2、第三N沟道场效应管Mn3、第四N沟道场效应管Mn4和第二反相器INV2，第二N沟道场效应管Mn2的源衬端、第三N沟道场效应管Mn3的源衬端、第四N沟道场效应管Mn4的衬端电源相连，第二N沟道场效应管Mn2的栅端、第三N沟道场效应管Mn3的漏端、第四N沟道场效应管Mn4的源端相连，控制信号由第二N沟道场效应管Mn2的栅端和第二反相器INV2的输入端输入；第四N沟道场效应管Mn4的栅端与第二反相器INV2的输出端相连，第二N沟道场效应管Mn2的漏端、第四N沟道场效应管Mn4的漏端相连；根据所述控制信号控制第二场效应管组合元件的所述第二N沟道场效应管Mn2的接入状态；

需要说明的是，参照相关技术，第一模块、第二模块还需要进行电源、地等常规的连接处理，在此不做赘述；另外，本发明实施例电阻R的值可以根据实际设计的电路需求进行确认，一般在1千欧～10千欧之间，也可以根据实际设计在上述区间外进行取值。本发明实施例控制信号由一组二进制控制码构成，各控制码按照一一对应关系输入到第一模块的一个第一场效应管组合元件中，根据控制码确定所述第一场效应管组合元件中的第二P沟道场效应管Mp2是否进入工作状态；例如、控制码为高时，第三P沟道场效应管Mp3截止，第四P沟道场效应管Mp4导通，即第二P沟道场效应管Mp2的栅端与第一电阻R1的第一端连通；此时第二P沟道场效应管Mp2与第一P沟道场效应管Mp1以二极管连接方式；第一模块中，进入工作状态的第二P沟道场效应管Mp2越多，VCM电平越高；第二模块中进入工作状态的第二N沟道场效应管Mn2越多，VCM电平越低；根据应用场景，通过进入工作状态的第二P沟道场效应管Mp2和第二N沟道场效应管Mn2可以确定VCM电平大小；根据第一P沟道场效应管Mp1的工作状态和第一N沟道场效应管Mn1的工作状态确定输出的VCM电平信号。本领域技术人员可以根据相关技术的理论确定控制信号的组成。

可选的，本发明实施例VCM调整单元包括第三模块、第四模块、第五模块；其中，

图8为本发明实施例第三模块的组成结构示意图，如图8所示，第三模块由第五P沟道场效应管Mp5和第五N沟道场效应管Mn5组成，第五P沟道场效应管Mp5的源衬端接电源，第五N沟道场效应管Mn5的源衬端接地，第五P沟道场效应管Mp5的栅漏端、第五N沟道场效应管Mn5的栅漏端相连输出参考电压，参考电压输出至第四模块；

图9为本发明实施例第四模块的组成结构示意图，如图9所示，第四模块包括：运算放大器OP、第六P沟道场效应管Mp6、第一电阻串和第二电阻串构成；所述参考电压作为输入与运算放大器OP的正输入端相连，运算放大器OP的输出端与第六P沟道场效应管Mp6的栅端相连，第六P沟道场效应管Mp6的源、衬端与电源相连，第六P沟道场效应管Mp6的漏端与第一电阻串的第一端连接，第一电阻串的第二端与第二电阻串的第一端相连接，第一电阻串中的一个串联节点与运算放大器OP的负输入端相连；控制信号控制第二电阻串的阻值，实现对通过所述第一电阻串的电流调整，选择由所述第一电阻串中的两个串联节点输出共模电平，共模电平可以通过多路选择器对串联节点进行连通选择后实现；

其中，所述第一电阻串由两个或两个以上单元电阻串联组成，所述串联节点为在串联的单元电阻之间设置的连接端口；

所述第二电阻串由两个或两个以上可调电阻元件串联构成；所述可调电阻元件由第六N沟道场效应管Mn6和单元电阻构成，第六N沟道场效应管Mn6接收所述控制信号，源端和漏端分别与单元电阻的两端相连；

本发明实施例，第二电阻串接收控制信号后，根据接收的控制信号调整第二电阻串的阻值。通过调整第一电阻串与第二电阻串的比例关系，调整通过第一电阻串的电流，从而调整相邻的串联节点之间的电流差值。第二电阻串可以根据占空比调整的精度要求进行确定；精度要求较高时，可以设置第二电阻串接入电路的阻值较大。本发明实施例第一电阻串中相邻的单元电阻均设置有串联节点，根据选择接入电路的串联节点，可以实现对输出共模电平的大小选择。

第五模块：根据控制信号对第四模块输出的两个或两个以上共模电平进行选择，选择一个共模电平作为所述VCM电平信号。

需要说明的是，本发明实施例单元电阻的阻值需要根据实际电路设计来决定，单元电阻的阻值相同。每个电阻串包含的电阻个数根据实际电路设计需求来确定，涉及到整体电路占空比的调整精度，及频率适用范围。一般而言，电阻个数越多，占空比调整精度越高，实际版图面积越大；可调电阻元件由一个控制管(NMOS管)和电阻构成参照附图，NMOS的漏端与电阻的一端相连，NMOS的源端与电阻的另一端相连，栅端接收控制信号，衬端接地；本发明实施例默认第六P沟道场效应管Mp6的衬端接电源，第六N沟道场效应管Mn6的衬端接地)；第五模块可以通过相关技术中已有的实现方法实现，通过控制信号选择其中一个共模电平信号输出。VCM调整单元仅对参考电压进行调整，该参考电压的变动会影响到最终输出时钟的占空比。参考电压增加或减小，输出时钟占空比会相应的增加或减小，通过占空比检测和控制电路对输出的占空比进行检测输出相应的控制信号，反馈对参考电压的调整，从而使最终输出的差分时钟的占空比值锁定在50％。

单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；

需要说明的是，单端转差分电路根据其功能，可以由本领域技术人员采用相关技术进行设计实现。

图10为本发明实施例单端转差分电路的组成结构示意图，如图10所示，包括：第六模块、第七模块、第八模块、第九模块、第十模块、第十一模块；其中，

第六模块包括第三反向器INV3，接收来自所述时钟转换和占空比调整电路的所述单端CMOS时钟信号；

第七模块包括传输门TG和第四反向器INV4，传输门TG和第四反向器INV4的输入端与第六模块的输出端连接；

第八模块包括第五反向器INV5和第六反向器INV6，第五反向器INV5的输入和第六反向器INV6输出相连形成第一接口，第五反向器INV5的输出和第六反向器INV6输入相连形成第二接口；第一接口连接到第七模块的传输门TG，第二接口连接到第四反向器INV4的输出端；

第九模块包括第七反向器INV7和第八反向器INV8，第七反向器INV7的第一端通过第一接口与第八模块连接，第八反向器INV8的第一端通过第二接口与第八模块连接；

第十模块包括第九反向器INV9、第十反向器INV10、第一缓冲器和第二缓冲器，第九反向器INV9的输入和第十反向器INV10的输出相连形成第三接口，第九反向器INV9的输出和第十反向器INV10的输入相连形成第四接口；通过第三接口与第七反向器INV7的第二端连接，通过第四接口与第八反向器INV8的第二端连接；

第十一模块包括第一缓冲器和第二缓冲器，第一缓冲器通过第三接口连接至第十模块；第二缓冲器通过第四接口连接至第十模块；第一缓冲器和第二缓存器分别输出处理过的单端CMOS时钟信号，作为所述差分CMOS时钟信号。

占空比检测和控制电路用于：输出控制信号。

需要说明的是，本发明实施例控制信号可以是一组二进制控制码，不同的控制码可以对应不同的VCM电平信号。控制信号的生成方法可以是相关技术中的实现方法，可以由本领域技术人员根据控制信号需要实现的调整和选择功能进行设计实现。

可选的，本发明实施例占空比检测和控制电路具体用于：

检测占空比，并根据占空比输出所述控制信号。

需要说明的是，占空比检测可以采用相关技术中已有的实现方式实现；根据检测到的占空比，由本领域技术人员根据VCM调整单元的组成和工作原理，可以确定输出相应的控制信号。

与相关技术相比，本申请技术方案包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，时钟转换和占空比调整电路用于，接收单端电流型逻辑电路CML时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体CMOS时钟信号；单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；占空比检测和控制电路用于：输出控制信号。本发明实施例实现了适用于低电压工作域下高速时钟占空比调整的电路。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种实现占空比调整的装置，其特征在于，包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，

时钟转换和占空比调整电路用于，接收单端电流型逻辑电路CML时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体CMOS时钟信号；

单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；

占空比检测和控制电路用于：输出控制信号。

2.根据权利要求1所述的装置，其特征在于，所述时钟转换和占空比调整电路包括单端时钟信号输出单元和VCM调整单元；其中，

单端时钟信号输出单元用于：根据接收的所述单端CML时钟信号及VCM电平信号输出单端CMOS时钟信号；

所述共模电压VCM调整单元：根据来自所述占空比检测和控制电路的控制信号，向单端时钟信号输出单元输出VCM电平信号。

3.根据权利要求2所述的装置，其特征在于，所述VCM调整单元包括第一模块、第二模块、第一P沟道场效应管PMOS1、第一N沟道场效应管NMOS1和第一电阻R1构成；其中，

第一模块，由两个或两个以上第一场效应管组合元件构成，所述第一场效应管组合元件由两个或两个以上P沟道场效应管构成，通过控制信号控制各所述第一场效应管组合元件的接入状态；

第二模块，由两个或两个以上第二场效应管组合元件构成，所述第二场效应管组合元件由两个或两个以上N沟道场效应管构成，接收控制信号后，根据接收的控制信号控制各所述第二场效应管组合元件的接入状态；

第一P沟道场效应管Mp1的源衬端接电源，第一N沟道场效应管Mn1的源衬端接地，第一P沟道场效应管Mp1和第一N沟道场效应管Mn1的源衬相接、栅漏相接；第一P沟道场效应管Mp1的栅漏端、第一N沟道场效应管Mn1的栅漏端、第一模块的输出端、第二模块的输出端和第一电阻R1的第一端连接；

第一电阻R1的第二端作为输出端，根据各所述第一场效应管组合元件的接入状态、各所述第二场效应管组合元件的接入状态、第一P沟道场效应管Mp1的工作状态和第一N沟道场效应管Mn1的工作状态输出所述VCM电平信号。

4.根据权利要求3所述的装置，其特征在于，所有所述第一场效应管组合元件以并联方式连接，所有所述第二场效应管组合元件以并联方式连接。

5.根据权利要求3所述的装置，其特征在于，

所述第一场效应管组合元件包括第二P沟道场效应管Mp2、第三P沟道场效应管Mp3、第四P沟道场效应管Mp4和第一反相器INV1，第二P沟道场效应管Mp2的源衬端、第三P沟道场效应管Mp3的源衬端、第四P沟道场效应管Mp4的衬端电源相连，第二P沟道场效应管Mp2的栅端、第三P沟道场效应管Mp3的漏端、第四P沟道场效应管Mp4的源端相连，控制信号由第二P沟道场效应管Mp2的栅端和第一反相器INV1的输入端输入；第四P沟道场效应管Mp4的栅端与第一反相器INV1的输出端相连，第二P沟道场效应管Mp2的漏端、第四P沟道场效应管Mp4的漏端相连；根据所述控制信号控制第一场效应管组合元件的所述第二P沟道场效应管Mp2的接入状态；

所述第二场效应管组合元件包括第二N沟道场效应管Mn2、第三N沟道场效应管Mn3、第四N沟道场效应管Mn4和第二反相器INV2，第二N沟道场效应管Mn2的源衬端、第三N沟道场效应管Mn3的源衬端、第四N沟道场效应管Mn4的衬端电源相连，第二N沟道场效应管Mn2的栅端、第三N沟道场效应管Mn3的漏端、第四N沟道场效应管Mn4的源端相连，控制信号由第二N沟道场效应管Mn2的栅端和第二反相器INV2的输入端输入；第四N沟道场效应管Mn4的栅端与第二反相器INV2的输出端相连，第二N沟道场效应管Mn2的漏端、第四N沟道场效应管Mn4的漏端相连；根据所述控制信号控制第二场效应管组合元件的所述第二N沟道场效应管Mn2的接入状态。

6.根据权利要求2所述的装置，其特征在于，所述VCM调整单元包括第三模块、第四模块、第五模块；其中，

第三模块由第五P沟道场效应管Mp5和第五N沟道场效应管Mn5组成，第五P沟道场效应管Mp5的源衬端接电源，第五N沟道场效应管Mn5的源衬端接地，第五P沟道场效应管Mp5的栅漏端、第五N沟道场效应管Mn5的栅漏端相连输出参考电压，参考电压输出至第四模块；

第四模块包括：运算放大器OP、第六P沟道场效应管Mp6、第一电阻串和第二电阻串构成；所述参考电压作为输入与运算放大器OP的正输入端相连，运算放大器OP的输出端与第六P沟道场效应管Mp6的栅端相连，第六P沟道场效应管Mp6的源、衬端与电源相连，第六P沟道场效应管Mp6的漏端与第一电阻串的第一端连接，第一电阻串的第二端与第二电阻串的第一端相连接，第一电阻串中的一个串联节点与运算放大器OP的负输入端相连；控制信号控制第二电阻串的阻值，实现对通过所述第一电阻串的电流调整，选择由所述第一电阻串中的两个串联节点输出共模电平；

第五模块：根据控制信号对第四模块输出的两个或两个以上共模电平进行选择，选择一个共模电平作为所述VCM电平信号；

其中，所述第一电阻串由两个或两个以上单元电阻串联组成，所述串联节点为在串联的单元电阻之间设置的连接端口；

所述第二电阻串由两个或两个以上可调电阻元件串联构成。

7.根据权利要求6所述的装置，其特征在于，所述可调电阻元件由第六N沟道场效应管Mn6和单元电阻构成，第六N沟道场效应管Mn6接收所述控制信号，源端和漏端分别与单元电阻的两端相连。

8.根据权利要求1所述的装置，其特征在于，所述单端转差分电路包括：第六模块、第七模块、第八模块、第九模块、第十模块、第十一模块；其中，

第六模块包括第三反向器INV3，接收来自所述时钟转换和占空比调整电路的所述单端CMOS时钟信号；

第七模块包括传输门TG和第四反向器INV4，传输门TG和第四反向器INV4的输入端与第六模块的输出端连接；

第八模块包括第五反向器INV5和第六反向器INV6，第五反向器INV5的输入和第六反向器INV6输出相连形成第一接口，第五反向器INV5的输出和第六反向器INV6输入相连形成第二接口；第一接口连接到第七模块的传输门TG，第二接口连接到第四反向器INV4的输出端；

第九模块包括第七反向器INV7和第八反向器INV8，第七反向器INV7的第一端通过第一接口与第八模块连接，第八反向器INV8的第一端通过第二接口与第八模块连接；

第十模块包括第九反向器INV9、第十反向器INV10、第一缓冲器和第二缓冲器，第九反向器INV9的输入和第十反向器INV10的输出相连形成第三接口，第九反向器INV9的输出和第十反向器INV10的输入相连形成第四接口；通过第三接口与第七反向器INV7的第二端连接，通过第四接口与第八反向器INV8的第二端连接；

第十一模块包括第一缓冲器和第二缓冲器，第一缓冲器通过第三接口连接至第十模块；第二缓冲器通过第四接口连接至第十模块；第一缓冲器和第二缓存器分别输出处理过的单端CMOS时钟信号，作为所述差分CMOS时钟信号。

9.根据权利要求1～8任一项所述的装置，其特征在于，所述占空比检测和控制电路具体用于：

检测占空比，并根据占空比输出所述控制信号。