CN104270122A - 一种占空比校正电路 - Google Patents

一种占空比校正电路 Download PDF

Info

Publication number
CN104270122A
CN104270122A CN201410473096.3A CN201410473096A CN104270122A CN 104270122 A CN104270122 A CN 104270122A CN 201410473096 A CN201410473096 A CN 201410473096A CN 104270122 A CN104270122 A CN 104270122A
Authority
CN
China
Prior art keywords
semiconductor
oxide
metal
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410473096.3A
Other languages
English (en)
Other versions
CN104270122B (zh
Inventor
邱玉松
张锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410473096.3A priority Critical patent/CN104270122B/zh
Publication of CN104270122A publication Critical patent/CN104270122A/zh
Application granted granted Critical
Publication of CN104270122B publication Critical patent/CN104270122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于信号处理技术领域，公开了一种占空比校正电路，包括：输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；占空比调节电路，接收信号out1a和out1b，调整占空比，并输出信号out2ah和out2b；第一级CML转CMOS电路，接收信号out2a和out2b，放大和整形，输出信号out3a和out3b；占空比比较电路，接收信号out3a和out3b，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制占空比调节电路；占空比调节电路包括：差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；补偿调节单元，接收反馈差分控制电压，输出电流补偿，调节输出信号out2a和out2b的共模电平，实现占空比反馈调节。本发明提升了校正精度和效率。

Description

一种占空比校正电路
技术领域
本发明涉及信号处理技术领域，特别涉及一种占空比校正电路。
背景技术
随着无线通信、卫星定位、遥控遥测技术以及精密制导等现代高技术的广泛应用和不断发展，差分信号作为重要的信号载体，参与众多的信号传输系统。而差分信号的性能除了传统的时钟抖动外，时钟的占空比越来越成为影响高速集成电路性能的关键因素。
目前，常用的占空比调节电路大体可以分为数字和模拟两个种类型。相比较而言,数字占空比调节电路由于需要延迟线间的匹配，要有复杂的控制逻辑单元，其校正精度存在离散性，从而不能获得精确的校正结果，而且数字调节电路大都使用驱动器和计数器等电路结构来实现，这使得整个系统的工作频率不能太高，从而限制了其在高频系统中的应用；传统的模拟校正电路采用开关电容，由于电荷泄露等原因降低了校正精度，而且也限制了工作频率。
发明内容
本发明所要解决的技术问题是提供一种能够提升占空比校正精度的电路。
为解决上述技术问题，本发明提供了一种占空比校正电路,用于实时调整差分信号的占空比；包括：
输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；
占空比调节电路，用于接收信号out1a和out1b，调整器占空比，并输出信号out2ah和out2b；
第一级CML转CMOS电路，用于接收信号out2a和out2b,并对其摆幅进行放大和整形，输出信号out3a和out3b；
占空比比较电路，接收信号out3a和out3b,提取占空比信息，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制所述占空比调节电路；
其中，占空比调节电路包括：
差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；
补偿调节单元，接收所述占空比比较电路输出的反馈差分控制电压，输出电流补偿，拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平，实现占空比反馈调节。
进一步地，所述差分放大器电路包括：MOS管M1、MOS管M2、MOS管M5以及两个负载电阻R；
所述MOS管M1的栅极接信号out1a，MOS管M2的栅极接信号out1b；
所述MOS管M1和MOS管M2的源极与M5的漏极相连；
所述MOS管M1和MOS管M2的漏极分别通过一个负载电阻R连接VDD；
所述MOS管M1和MOS管M2的漏极分别连接所述补偿调节单元的输出端，构成所述差分放大器电路的输出端，所述MOS管M1的漏极输出信号out2b，所述MOS管M2的漏极out 2a；
所述MOS管M5的栅极连接偏置电压Vbias，源极接地。
进一步地，所述补偿调节单元包括：MOS管M3、MOS管M4以及MOS管M6；
所述MOS管M3和MOS管M4的源极与所述MOS管M6的漏极相连；
所述MOS管M3的栅极连接所述占空比比较电路的差分控制电压Vc+，所述MOS管M3的漏极连接所述MOS管M1的漏极，输出信号out2b；
所述MOS管M4的栅极连接所述占空比比较电路的差分控制电压VC-，所述MOS管M4的漏极连接所述MOS管M2的漏极，输出信号out2a；
所述MOS管M6的栅极连接偏置电压Vbias，源极接地。
进一步地，所述占空比比较电路包括:
第一输入放大器电路，用于将第一级CML转CMOS电路的输出CMOS信号转换成CML电平信号；
第二差分放大电器电路，用于共模提取占空比的误差并放大积分，输送给下一级电路；
RC滤波电路，将所述第二差分放大器的输出信号转化成差分控制电压，反馈给所述补偿单元，调节占空比。
进一步地，所述第一输入放大器电路包括：MOS管M31、MOS管M32、MOS管M33以及两个负载电阻R1；
所述MOS管M31和MOS管M32构成输入对管，将所述第一级CML转CMOS的输出信号out3a和out3b由CMOS信号转换为CML电平信号；
其中，所述MOS管M31和MOS管M32的源极与所述MOS管M33的漏极相连；
所述MOS管M31的栅极连接信号out3a，漏极通过一个所述负载电阻R1连接VDD，将信号out3a转换成CML电平信号Vcn-，由所述MOS管M31的漏极输出给所述第二差分放大器电路；
所述MOS管M32的栅极连接信号out3b，漏极通过一个所述负载电阻R1连接VDD，将信号out3b转换成CML电平信号Vcn+，由所述MOS管M32的漏极输出给所述第二差分放大器电路；
所述MOS管M33的栅极连接偏置电压Vbn，所述第一输入放大器提供尾电流，所述MOS管M33的源极接地。
进一步地，所述第二差分放大器电路包括：MOS管M34、MOS管M35、MOS管M36、MOS管M37、MOS管M38、MOS管M39、MOS管M30以及CS电容；
所述MOS管M39的栅极连接电平信号Vcn+，所述MOS管M30的栅极连接电平信号Vcn-，MOS管M39和MOS管M30源极与所述MOS管M34的漏极相连，所述MOS管M34连接偏置电压Vbn为所述第二差分放大器电路提供尾电流；
所述MOS管M35、所述MOS管M36、所述MOS管M37以及所述MOS管M38构成负载，源极同时连接VDD，所述MOS管M35和所述MOS管M36的漏极与所述MOS管M39的漏极连接，所述MOS管M37和所述MOS管M38的漏极与所述MOS管M30的漏极连接，并且所述MOS管M36和所述MOS管M38的栅漏短接构成二极管负载，所述MOS管M35和所述MOS管M37的栅极分别连接至所述MOS管M30和所述MOS管M39的漏极，构成交叉耦合正反馈电路；
所述MOS管M30的漏极和所述MOS管M39的漏极均分别通过一个CS电容接地构成共模提取电路，将占空比误差放大积分，输出给所述RC滤波电路。
进一步地，所述RC滤波电路包括：两个低通滤波电路，将所述第二差分放电器电路的输出信号转换成差分控制电压Vc+和Vc-，反馈给所述占空比调节电路，调整输入信号的共模电压，实现占空比调节。
进一步地，还包括：第二级CML转CMOS电路；
所述第二级CML转CMOS电路接收所述第一级CML转CMOS电路的输出信号out3a和out3b,进行整形微调，输出信号outa和outb。
本发明提供的占空比校正电路是一种闭环负反馈式结构的占空比校正电路，通过周期性连续的对信号的占空比进行比较和调节，提高校正的精度；同时本发明电路中的输入缓冲器、占空比调节、CML_CMOS电路模块都具有对占空比进行调节的能力，极大程度地改善了电路的校正能力和误差；通过占空比调整和比较电路的反馈控制，能够提升信号转化效率和精度，抑制温度偏移等干扰；同时本校正电路是一种高度对称的全模拟电路，电路结构简单，功耗低，降低了实现的复杂度，避免了数字电路翻转和时序紊乱所带来的影响；同时由于电路的对称性，可以保证电路对PVT等因素的抗干扰能力强，提高电路的稳定性，电路的鲁棒性好。
附图说明
图1为本发明实施例提供的占空比校正电路的结构示意图；
图2为本发明实施例提供的输入缓冲器的结构示意图；
图3为本发明实施例提供的占空比调节电路的结构示意图；
图4为本发明实施例提供的CML转CMOS电路结构示意图；
图5为本发明实施例提供的占空比比较电路结构示意图。
具体实施方式
参见图1和图3，本发明实施例提供的一种占空比校正电路,用于实时调整差分信号的占空比；包括：
输入缓冲器100，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；
占空比调节电路110，用于接收信号out1a和out1b，调整器占空比，并输出信号out2ah和out2b；
第一级CML转CMOS电路120，用于接收信号out2a和out2b,并对其摆幅进行放大和整形，输出信号out3a和out3b；
占空比比较电路130，接收信号out3a和out3b,提取占空比信息，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制所述占空比调节电路。
其中，占空比调节电路110包括：
差分放大器电路111，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；
补偿调节单元112，接收占空比比较电路输出的反馈差分控制电压，输出电流补偿，拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平，实现占空比反馈调节；
本发明实施例提供的电路经由输入缓冲器100对输入的差分信号clka和clkb的共模电平进行重新设置，从而对其占空比进行微调；占空比比较电路130完成对输入信号的占空比信息提取，并将其转换成电压信息反馈至占空比调节电路110，然后通过对输入信号共模电平的调节来实现占空比的校正；CML转CMOS电路对信号的摆幅进行放大和整形，最终输出占空比为50％的时钟信号。该电路是闭环负反馈式结构，通过周期性连续的对占空比进行比较和调节，可以提高校正的精度。同时，本发明是一种高度对称的全模拟电路结构，结构简单，功耗低，可以在极高频率极大范围内对输入时钟信号的占空比进行校正，并且对工艺、电压和温度(PVT)等因素的抗干扰能力强。
基于反馈的电压信号来调节输入缓冲器的输出时钟信号占空比误差，并将调节后的时钟信号传输至一级CML_CMOS电路，对其再次进行微调整形。
差分放大器电路111对输入缓冲器输出信号out1a和out1b进行放大，并对占空比的误差微调，将其传输至补偿调节单元112，有效抑制温度漂移等干扰。补偿调节单元112的输入端接收反馈的电压信号，不同的电压信号将会引起电流补偿，从而改变输出差分信号的共模电平，通过拉高或者降低输入信号的共模电平来调节其占空比，并将产生的输出信号连接至第一级CML_CMOS电路120。
差分放大器电路包括：MOS管M1、MOS管M2、MOS管M5以及两个负载电阻R。
MOS管M1的栅极接信号out1a，MOS管M2的栅极接信号out1b；
MOS管M1和MOS管M2的源极与M5的漏极相连；
MOS管M1和MOS管M2的漏极分别通过一个负载电阻R连接VDD；
MOS管M1和MOS管M2的漏极分别连接所述补偿调节单元的输出端，构成所述差分放大器电路的输出端，所述MOS管M1的漏极输出信号out2b，所述MOS管M2的漏极out 2a。
MOS管M5的栅极连接偏置电压Vbias，源极接地。
补偿调节单元包括：MOS管M3、MOS管M4以及MOS管M6；
所述MOS管M3和MOS管M4的源极与所述MOS管M6的漏极相连；
所述MOS管M3的栅极连接所述占空比比较电路的差分控制电压Vc+，所述MOS管M3的漏极连接所述MOS管M1的漏极，输出信号out2b；
所述MOS管M4的栅极连接所述占空比比较电路的差分控制电压VC-，所述MOS管M4的漏极连接所述MOS管M2的漏极，输出信号out2a；
所述MOS管M6的栅极连接偏置电压Vbias，源极接地。
占空比调节电路110通过调整时钟信号的共模电平来实现。当输入的时钟信号out1a超过50％时，则MOS管M1的漏端电压小于MOS管M2的漏端电压，则此电流经由第一级CML转CMOS电路输出，也使得输出的占空比大于50％，该差分信号接入至占空比比较电路的输入端，占空比比较电路通过提取占空比的信息并将其转化为电压反馈控制信号，此时反馈信号Vc+的值会大于Vc-，电流通过MOS管M3流入MOS管M1，将MOS管M1的漏端电压提高，补偿由输入差分信号引起的电压差值；同理，当输入信号的占空比小于50％时，占空比比较电路同样将输入的差分信号转化成电压控制信号，并反馈至调节电路的输入端，通过拉高或降低输入信号的共模电平，完成对占空比的调节。
参见图5，占空比比较电路130包括:
第一输入放大器电路131，用于将第一级CML转CMOS电路120的输出CMOS信号转换成CML电平信号；
第二差分放大电器电路132，用于共模提取占空比的误差并放大积分，输送给下一级电路；
RC滤波电路133，将第二差分放大器的输出信号转化成差分控制电压，反馈给补偿单元112，调节占空比。
占空比比较电路按输入信号out3a和out3b的跳变周期将时钟信号的积分值作为平均电平值输出，再由反馈环路将输出的电压信号Vc+和Vc-接至占空比调节电路的第三输入端和第四输入端，使其对占空比进行调节；
第一输入放大器电路131将CMOS信号转为CML电平信号，可以减小由于时钟信号周期性跳变而导致的电压抖动；第二差分放大器电路132将占空比的误差进行放大，由于输入信号的占空比不同将导致放大器对输出节点的充放电时间不同；RC滤波电路133将第二差分放大器电路132的输出信号信息转化成差分控制电压，并将其反馈至占空比调节电路110的输入端，构成闭环环路。
第一输入放大器电路131包括：MOS管M31、MOS管M32、MOS管M33以及两个负载电阻R1；
MOS管M31和MOS管M32构成输入对管，将第一级CML转CMOS的输出信号out3a和out3b由CMOS信号转换为CML电平信号；
其中，MOS管M31和MOS管M32的源极与MOS管M33的漏极相连；
MOS管M31的栅极连接信号out3a，漏极通过一个所述负载电阻R1连接VDD，将信号out3a转换成CML电平信号Vcn-，由MOS管M31的漏极输出给第二差分放大器电路；
MOS管M32的栅极连接信号out3b，漏极通过一个负载电阻R1连接VDD，将信号out3b转换成CML电平信号Vcn+，由MOS管M32的漏极输出给第二差分放大器电路；
MOS管M33的栅极连接偏置电压Vbn，第一输入放大器提供尾电流，所述MOS管M33的源极接地，该放大器将CMOS信号转为CML电平信号，可以减小由于时钟信号周期性跳变而导致的电压抖动；
第二差分放大器电路132包括：MOS管M34、MOS管M35、MOS管M36、MOS管M37、MOS管M38、MOS管M39、MOS管M30以及CS电容；
MOS管M39的栅极连接电平信号Vcn+，MOS管M30的栅极连接电平信号Vcn-，MOS管M39和MOS管M30源极与MOS管M34的漏极相连，MOS管M34连接偏置电压Vbn为第二差分放大器电路提供尾电流；
MOS管M35、MOS管M36、MOS管M37以及MOS管M38构成负载，源极同时连接VDD，MOS管M35和MOS管M36的漏极与MOS管M39的漏极连接，MOS管M37和MOS管M38的漏极与MOS管M30的漏极连接，并且MOS管M36和MOS管M38的栅漏短接构成二极管负载，MOS管M35和MOS管M37的栅极分别连接至MOS管M30和MOS管M39的漏极，构成交叉耦合正反馈电路；使得信号的转换速率高，更陡的信号边沿对于时钟抖动的抑制效果也会更好；
MOS管M30的漏极和MOS管M39的漏极均分别通过一个CS电容接地构成共模提取电路，将占空比误差放大积分，输出给RC滤波电路。
RC滤波电路包括：两个低通滤波电路，将第二差分放电器电路的输出信号转换成差分控制电压Vc+和Vc-，反馈给占空比调节电路，调整输入信号的共模电压，实现占空比调节。RC滤波器将第二差分放大器的输入信号信息转化成差分控制电压，并将其反馈至占空比调节电路的输入端，构成闭环环路。
参见图1和图4，CML转CMOS电路是一个差分输入差分输出的电平转换电路；第一级CML转CMOS电路120用于将低摆幅的输入信号out2a和out2b放大至轨到轨的全摆幅输出时钟信号，同时可以对时钟信号的占空比进行微调，产生接至占空比比较电路和第二级CML转CMOS电路的信号out3a和out3b；第二级CML转CMOS电路的作用是通过对调节后的时钟信号再次进行整形微调，使得最终的时钟信号能够稳定到50％。
本发明的CML转CMOS电路晶体管数目少，结构简单，具有对称性，能够将低摆幅的输入信号放大成完全对称的全摆幅输出信号，对时钟信号进行整形微调。
参见图4，CML转CMOS电路由两个差分转单端电路和伪差分放大器电路组成。所述第一差分转单端电路121是一个5管差分输入单端输出电路，其中输入对管MOS管M21和MOS管M22的栅极分别接前级电路的差分信号IP和IN，MOS管M21和MOS管M22的源极与MOS管M25的漏极相连，MOS管M21和MOS管M22的漏极分别与MOS管M23和MOS管M24的漏极相连；MOS管M23的栅漏短接，与MOS管M24的栅极连在一起，且MOS管M23和MOS管M24的源极和衬底同时接VDD，构成PMOS电流镜负载；MOS管M25的栅极接偏置电压Vb1，源极和衬底同时接地，为输入对管提供尾电流；第二差分转单端电路122与第一差分转单端电路121结构一样，只是其中输入对管MOS管M11和MOS管M12的栅极分别接信号IN和IP。第一伪差分放大器电路123是一个4管的差分输入放大器，其中输入对管MOS管M28和MOS管M29的栅极分别接第一差分转单端电路121与第二差分转单端电路122的输出端125和126，管MOS管M28和MOS管M29的源极和衬底同时接VDD，且管MOS管M28和MOS管M29的漏极分别与MOS管M26和MOS管M27的漏极相连；MOS管M26的栅漏短接，与MOS管M2的栅极连在一起，且MOS管M26和MOS管M27的源极和衬底同时接地，构成NMOS电流镜负载，从MOS管M27和MOS管M29的漏极引出输出端口OP；第二伪差分放大器电路124与第一伪差分放大器电路123结构一样，只是其输入对管MOS管M18和MOS管M19的栅极分别接信号126和125。
参见图2，输入缓冲器100是交流耦合缓冲器，包括：第一电容101、第二电容104、第一电阻102、第二电阻103、第三电阻105、第四电阻106；第一电容(101)和第二电容104的容值相等，一端分别接第一输入的时钟信号clka和clkb；第一电阻102的一端接电源电压VDD，另一端接第二输出时钟信号out1a，第二电阻103的一端接地，另一端也与第二输出时钟信号out1a相连；第三电阻105的一端接电源电压VDD，另一端接第二时钟信号out1b，第二电阻106的一端接地，另一端也与第二时钟信号out1b相连；电阻102和105的阻值相等，103和106的阻值相等。差分输入信号分别经由电阻102和103，105和106的阻值之比来决定其共模电平，从而对其占空比进行微调，增强信号的驱动能力。
本实施例提供的占空比校正电路是一种闭环负反馈式结构的占空比校正电路，通过周期性连续的对信号的占空比进行比较和调节，提高校正的精度；同时本发明电路中的输入缓冲器、占空比调节、CML_CMOS电路模块都具有对占空比进行调节的能力，极大程度地改善了电路的校正能力和误差；通过占空比调整和比较电路的反馈控制，能够提升信号转化效率和精度，抑制温度偏移等干扰；同时本校正电路是一种高度对称的全模拟电路，电路结构简单，功耗低，降低了实现的复杂度，避免了数字电路翻转和时序紊乱所带来的影响；同时由于电路的对称性，可以保证电路对PVT等因素的抗干扰能力强，提高电路的稳定性，电路的鲁棒性好。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种占空比校正电路,用于实时调整差分信号的占空比；其特征在于，包括：
输入缓冲器，用于接收差分信号clka和clkb，通过设置共模电平实现差分信号的占空比的初步调整，并输出信号out1a和out1b；
占空比调节电路，用于接收信号out1a和out1b，调整器占空比，并输出信号out2a和out2b；
第一级CML转CMOS电路，用于接收信号out2a和out2b,并对其摆幅进行放大和整形，输出信号out3a和out3b；
占空比比较电路，接收信号out3a和out3b,提取占空比信息，将占空比误差放大积分，输出差分控制电压Vc+和Vc-，反馈控制所述占空比调节电路；
其中，占空比调节电路包括：
差分放大器电路，对信号out1a和out1b进行放大，调节占空比，输出给下一级电路；
补偿调节单元，接收所述占空比比较电路输出的反馈差分控制电压，输出电流补偿，拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平，实现占空比反馈调节。
2.如权利要求1所述的占空比校正电路,其特征在于，所述差分放大器电路包括：MOS管M1、MOS管M2、MOS管M5以及两个负载电阻R；
所述MOS管M1的栅极接信号out1a，MOS管M2的栅极接信号out1b；
所述MOS管M1和MOS管M2的源极与M5的漏极相连；
所述MOS管M1和MOS管M2的漏极分别通过一个负载电阻R连接VDD；
所述MOS管M1和MOS管M2的漏极分别连接所述补偿调节单元的输出端，构成所述差分放大器电路的输出端，所述MOS管M1的漏极输出信号out2b，所述MOS管M2的漏极out 2a；
所述MOS管M5的栅极连接偏置电压Vbias，源极接地。
3.如权利要求2所述的占空比校正电路,其特征在于，所述补偿调节单元包括：MOS管M3、MOS管M4以及MOS管M6；
所述MOS管M3和MOS管M4的源极与所述MOS管M6的漏极相连；
所述MOS管M3的栅极连接所述占空比比较电路的差分控制电压Vc+，所述MOS管M3的漏极连接所述MOS管M1的漏极，输出信号out2b；
所述MOS管M4的栅极连接所述占空比比较电路的差分控制电压VC-，所述MOS管M4的漏极连接所述MOS管M2的漏极，输出信号out2a；
所述MOS管M6的栅极连接偏置电压Vbias，源极接地。
4.如权利要求1所述的占空比校正电路,其特征在于，所述占空比比较电路包括:
第一输入放大器电路，用于将第一级CML转CMOS电路的输出CMOS信号转换成CML电平信号；
第二差分放大电器电路，用于共模提取占空比的误差并放大积分，输送给下一级电路；
RC滤波电路，将所述第二差分放大器的输出信号转化成差分控制电压，反馈给所述补偿单元，调节占空比。
5.如权利要求4所述的占空比校正电路,其特征在于，所述第一输入放大器电路包括：MOS管M31、MOS管M32、MOS管M33以及两个负载电阻R1；
所述MOS管M31和MOS管M32构成输入对管，将所述第一级CML转CMOS的输出信号out3a和out3b由CMOS信号转换为CML电平信号；
其中，所述MOS管M31和MOS管M32的源极与所述MOS管M33的漏极相连；
所述MOS管M31的栅极连接信号out3a，漏极通过一个所述负载电阻R1连接VDD，将信号out3a转换成CML电平信号Vcn-，由所述MOS管M31的漏极输出给所述第二差分放大器电路；
所述MOS管M32的栅极连接信号out3b，漏极通过一个所述负载电阻R1连接VDD，将信号out3b转换成CML电平信号Vcn+，由所述MOS管M32的漏极输出给所述第二差分放大器电路；
所述MOS管M33的栅极连接偏置电压Vbn，所述第一输入放大器提供尾电流，所述MOS管M33的源极接地。
6.如权利要求5所述的占空比校正电路,其特征在于，所述第二差分放大器电路包括：MOS管M34、MOS管M35、MOS管M36、MOS管M37、MOS管M38、MOS管M39、MOS管M30以及CS电容；
所述MOS管M39的栅极连接电平信号Vcn+，所述MOS管M30的栅极连接电平信号Vcn-，MOS管M39和MOS管M30源极与所述MOS管M34的漏极相连，所述MOS管M34连接偏置电压Vbn为所述第二差分放大器电路提供尾电流；
所述MOS管M35、所述MOS管M36、所述MOS管M37以及所述MOS管M38构成负载，源极同时连接VDD，所述MOS管M35和所述MOS管M36的漏极与所述MOS管M39的漏极连接，所述MOS管M37和所述MOS管M38的漏极与所述MOS管M30的漏极连接，并且所述MOS管M36和所述MOS管M38的栅漏短接构成二极管负载，所述MOS管M35和所述MOS管M37的栅极分别连接至所述MOS管M30和所述MOS管M39的漏极，构成交叉耦合正反馈电路；
所述MOS管M30的漏极和所述MOS管M39的漏极均分别通过一个CS电容接地构成共模提取电路，将占空比误差放大积分，输出给所述RC滤波电路。
7.如权利要求6所述的占空比校正电路,其特征在于，所述RC滤波电路包括：两个低通滤波电路，将所述第二差分放电器电路的输出信号转换成差分控制电压Vc+和Vc-，反馈给所述占空比调节电路，调整输入信号的共模电压，实现占空比调节。
8.如权利要求1所述的占空比校正电路,其特征在于，还包括：第二级CML转CMOS电路；
所述第二级CML转CMOS电路接收所述第一级CML转CMOS电路的输出信号out3a和out3b,进行整形微调，输出信号outa和outb。
CN201410473096.3A 2014-09-16 2014-09-16 一种占空比校正电路 Active CN104270122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410473096.3A CN104270122B (zh) 2014-09-16 2014-09-16 一种占空比校正电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410473096.3A CN104270122B (zh) 2014-09-16 2014-09-16 一种占空比校正电路

Publications (2)

Publication Number Publication Date
CN104270122A true CN104270122A (zh) 2015-01-07
CN104270122B CN104270122B (zh) 2017-03-29

Family

ID=52161623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410473096.3A Active CN104270122B (zh) 2014-09-16 2014-09-16 一种占空比校正电路

Country Status (1)

Country Link
CN (1) CN104270122B (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357238A (zh) * 2015-07-17 2017-01-25 爱思开海力士有限公司 调节占空比的信号发生器和使用其的半导体装置
CN107346963A (zh) * 2017-07-10 2017-11-14 电子科技大学 一种脉宽变换电路和延时电路
CN107612529A (zh) * 2017-10-17 2018-01-19 中电科技集团重庆声光电有限公司 一种时钟占空比自动调节电路
CN108037345A (zh) * 2017-09-27 2018-05-15 北京集创北方科技股份有限公司 信号处理方法、装置、存储介质和处理器
CN108449082A (zh) * 2018-05-29 2018-08-24 高科创芯(北京)科技有限公司 一种cml电平转cmos电平的电路结构
CN109428567A (zh) * 2017-08-25 2019-03-05 深圳市中兴微电子技术有限公司 一种实现占空比调整的装置
CN109617393A (zh) * 2018-10-24 2019-04-12 西安电子科技大学 一种前馈通路模块及集成升压型转换器
CN109787588A (zh) * 2018-12-29 2019-05-21 西安紫光国芯半导体有限公司 一种ddr时钟路径及其低功耗的占空比校正电路
CN109905104A (zh) * 2019-02-01 2019-06-18 光梓信息科技（上海）有限公司 一种低摆幅至高摆幅时钟信号转换电路
CN110417399A (zh) * 2018-04-27 2019-11-05 瑞昱半导体股份有限公司 时钟传输装置及其方法
CN110995216A (zh) * 2019-11-18 2020-04-10 芯创智（北京）微电子有限公司 一种高速时钟校准电路
CN111510079A (zh) * 2020-04-16 2020-08-07 南京邮电大学 一种基于相关双采样的伪差分结构微弱电流积分电路
CN111847320A (zh) * 2020-08-26 2020-10-30 合肥工业大学 一种物料搬运工具的自我标定系统及方法
CN112311379A (zh) * 2019-12-17 2021-02-02 成都华微电子科技有限公司 一种cml电平到cmos逻辑电平转换电路
CN113824411A (zh) * 2021-09-13 2021-12-21 上海橙群微电子有限公司 功率放大器及电子设备
WO2022088749A1 (zh) * 2020-10-28 2022-05-05 长鑫存储技术有限公司 校准电路、存储器以及校准方法
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
WO2023116008A1 (zh) * 2021-12-20 2023-06-29 普源精电科技股份有限公司 占空比调节电路及输出电路
CN116633342A (zh) * 2023-07-21 2023-08-22 灿芯半导体(苏州)有限公司 一种占空比优化的cml到cmos电平的转换电路
US11855636B2 (en) 2020-10-28 2023-12-26 Changxin Memory Technologies, Inc. Oscillator and clock generation circuit
US11881858B2 (en) 2020-10-28 2024-01-23 Changxin Memory Technologies, Inc. Clock generation circuit, memory and method for calibrating clock duty cycle
CN117639735A (zh) * 2024-01-23 2024-03-01 韬润半导体(无锡)有限公司 一种占空比检测电路及占空比调整系统
US11923043B2 (en) 2020-10-28 2024-03-05 Changxin Memory Technologies, Inc. Memory including clock generation circuit and duty cycle adjustment
US11935621B2 (en) 2020-10-28 2024-03-19 Changxin Memory Technologies, Inc. Calibration circuit, memory and calibration method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026179A1 (en) * 2000-03-24 2001-10-04 Takanori Saeki Clock control circuit and clock control method
CN1988384A (zh) * 2005-12-21 2007-06-27 国际商业机器公司 用于差分计时的占空比校正电路和方法
WO2008089539A1 (en) * 2007-01-22 2008-07-31 Power Integrations, Inc. Control arrangement for a pfc-pwm power converter
CN102696174A (zh) * 2009-12-18 2012-09-26 阿尔特拉公司 用于提供减少的占空比失真的技术

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026179A1 (en) * 2000-03-24 2001-10-04 Takanori Saeki Clock control circuit and clock control method
CN1988384A (zh) * 2005-12-21 2007-06-27 国际商业机器公司 用于差分计时的占空比校正电路和方法
WO2008089539A1 (en) * 2007-01-22 2008-07-31 Power Integrations, Inc. Control arrangement for a pfc-pwm power converter
CN102696174A (zh) * 2009-12-18 2012-09-26 阿尔特拉公司 用于提供减少的占空比失真的技术

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357238A (zh) * 2015-07-17 2017-01-25 爱思开海力士有限公司 调节占空比的信号发生器和使用其的半导体装置
CN106357238B (zh) * 2015-07-17 2020-09-22 爱思开海力士有限公司 调节占空比的信号发生器和使用其的半导体装置
CN107346963A (zh) * 2017-07-10 2017-11-14 电子科技大学 一种脉宽变换电路和延时电路
CN107346963B (zh) * 2017-07-10 2019-06-04 电子科技大学 一种脉宽变换电路和延时电路
CN109428567A (zh) * 2017-08-25 2019-03-05 深圳市中兴微电子技术有限公司 一种实现占空比调整的装置
CN108037345B (zh) * 2017-09-27 2020-08-04 北京集创北方科技股份有限公司 信号处理方法、装置、存储介质和处理器
CN108037345A (zh) * 2017-09-27 2018-05-15 北京集创北方科技股份有限公司 信号处理方法、装置、存储介质和处理器
CN107612529A (zh) * 2017-10-17 2018-01-19 中电科技集团重庆声光电有限公司 一种时钟占空比自动调节电路
CN110417399A (zh) * 2018-04-27 2019-11-05 瑞昱半导体股份有限公司 时钟传输装置及其方法
CN108449082A (zh) * 2018-05-29 2018-08-24 高科创芯(北京)科技有限公司 一种cml电平转cmos电平的电路结构
CN108449082B (zh) * 2018-05-29 2024-04-16 上海芯问科技有限公司 一种cml电平转cmos电平的电路结构
CN109617393A (zh) * 2018-10-24 2019-04-12 西安电子科技大学 一种前馈通路模块及集成升压型转换器
CN109787588A (zh) * 2018-12-29 2019-05-21 西安紫光国芯半导体有限公司 一种ddr时钟路径及其低功耗的占空比校正电路
CN109787588B (zh) * 2018-12-29 2023-03-14 西安紫光国芯半导体有限公司 一种ddr时钟路径及其低功耗的占空比校正电路
CN109905104A (zh) * 2019-02-01 2019-06-18 光梓信息科技（上海）有限公司 一种低摆幅至高摆幅时钟信号转换电路
CN109905104B (zh) * 2019-02-01 2023-04-28 光梓信息科技（上海）有限公司 一种低摆幅至高摆幅时钟信号转换电路
CN110995216A (zh) * 2019-11-18 2020-04-10 芯创智（北京）微电子有限公司 一种高速时钟校准电路
CN110995216B (zh) * 2019-11-18 2023-05-30 芯创智（北京）微电子有限公司 一种高速时钟校准电路
CN112311379A (zh) * 2019-12-17 2021-02-02 成都华微电子科技有限公司 一种cml电平到cmos逻辑电平转换电路
CN111510079A (zh) * 2020-04-16 2020-08-07 南京邮电大学 一种基于相关双采样的伪差分结构微弱电流积分电路
CN111847320A (zh) * 2020-08-26 2020-10-30 合肥工业大学 一种物料搬运工具的自我标定系统及方法
US11881858B2 (en) 2020-10-28 2024-01-23 Changxin Memory Technologies, Inc. Clock generation circuit, memory and method for calibrating clock duty cycle
US11855636B2 (en) 2020-10-28 2023-12-26 Changxin Memory Technologies, Inc. Oscillator and clock generation circuit
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
US11923043B2 (en) 2020-10-28 2024-03-05 Changxin Memory Technologies, Inc. Memory including clock generation circuit and duty cycle adjustment
US11935621B2 (en) 2020-10-28 2024-03-19 Changxin Memory Technologies, Inc. Calibration circuit, memory and calibration method
WO2022088749A1 (zh) * 2020-10-28 2022-05-05 长鑫存储技术有限公司 校准电路、存储器以及校准方法
CN113824411A (zh) * 2021-09-13 2021-12-21 上海橙群微电子有限公司 功率放大器及电子设备
CN113824411B (zh) * 2021-09-13 2023-08-29 上海橙群微电子有限公司 功率放大器及电子设备
WO2023116008A1 (zh) * 2021-12-20 2023-06-29 普源精电科技股份有限公司 占空比调节电路及输出电路
CN116633342A (zh) * 2023-07-21 2023-08-22 灿芯半导体(苏州)有限公司 一种占空比优化的cml到cmos电平的转换电路
CN116633342B (zh) * 2023-07-21 2023-09-26 灿芯半导体(苏州)有限公司 一种占空比优化的cml到cmos电平的转换电路
CN117639735A (zh) * 2024-01-23 2024-03-01 韬润半导体(无锡)有限公司 一种占空比检测电路及占空比调整系统
CN117639735B (zh) * 2024-01-23 2024-03-29 韬润半导体(无锡)有限公司 一种占空比检测电路及占空比调整系统

Also Published As

Publication number Publication date
CN104270122B (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN104270122A (zh) 一种占空比校正电路
CN1758540B (zh) 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
EP2498398B1 (en) Amplifier circuit and method
KR101965788B1 (ko) 단일 종단형 구성가능한 다중 모드 드라이버
CN105680834A (zh) 一种高速低功耗的动态比较器
CN103026624A (zh) 具有宽共模输入范围的差分比较器电路
CN101411149A (zh) 具有匹配输出阻抗的低电压和低功耗差分驱动器
US9608845B2 (en) Transmit apparatus and method
US10110204B2 (en) Low power buffer with gain boost
CN101917195A (zh) 一种高精度低失调电荷比较器电路
CN103973274A (zh) 锁存比较器
US7321239B2 (en) Differential line receiver
US10256854B1 (en) Synthesizer—power amplifier interface in a wireless circuit
CN106849938B (zh) 一种输入缓冲器电路
CN103368381A (zh) 电路、无线通信单元及电流控制方法
CN105099451A (zh) 差分放大电路及使用该差分放大电路的流水线模数转换器
JP5400894B2 (ja) Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法
CN103414466B (zh) 一种高速的环形压控振荡器
CN102780663A (zh) 一种应用于高速串行接口的连续时间均衡电路
CN104143975A (zh) 一种dll延时链及减小延时锁相环时钟占空比失真的方法
CN104539251B (zh) 低噪声低压差分信号发送器
JP2009010544A (ja) 信号波形等化回路及び受信回路
CN109245758B (zh) 发射器与接收器电路
CN107294528B (zh) 一种应用于锁相环的电荷泵电路
CN101783510B (zh) 基于反馈的红外接收系统直流干扰抑制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant