CN116633342A - 一种占空比优化的cml到cmos电平的转换电路 - Google Patents
一种占空比优化的cml到cmos电平的转换电路 Download PDFInfo
- Publication number
- CN116633342A CN116633342A CN202310900165.3A CN202310900165A CN116633342A CN 116633342 A CN116633342 A CN 116633342A CN 202310900165 A CN202310900165 A CN 202310900165A CN 116633342 A CN116633342 A CN 116633342A
- Authority
- CN
- China
- Prior art keywords
- amplifying circuit
- stage amplifying
- cml
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 26
- 230000000295 complement effect Effects 0.000 title abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 8
- 150000004706 metal oxides Chemical class 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 238000000034 method Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种占空比优化的CML到CMOS电平的转换电路，属于转换电路技术领域，由第一级放大电路、第二级放大电路、反相器和补偿器组成；第一级放大电路，操作于将CML输入差分电压放大为差分电压；第二级放大电路，与第一级放大电路相连接，操作于将第一级放大电路输出的差分电压分别转化为单端电压；反相器，与第二级放大电路相连接，操作于将第二级放大电路的输出信号OP1和ON1放大为满摆幅的CMOS电平信号。本发明，采用电阻插值的方法，可以在低频和高频宽频率范围内，将CML信号转换为CMOS信号,且在不增加大电容的情况下，可大大减少转换过程中的占空比损失。
Description
技术领域
本发明属于转换电路技术领域，具体涉及一种占空比优化的CML到CMOS电平的转换电路。
背景技术
电流模逻辑CML（Current Model Logic，CML）具有受电源噪声影响小，工作速度高的优点，但其功耗相对较高；CMOS逻辑虽然受电源噪声影响较大，但其功耗相对较低，而且随着CMOS工艺沟道长度的不断降低，其工作速度也越来越快。在高速通信芯片设计中，为了达到最优的功耗和性能，通常将CML逻辑和CMOS逻辑组合使用。由于CML电路通常为差分结构，输出信号为差分信号，且幅度较低。而CMOS信号通常是0到电源电压的满摆幅信号。所以需要从CML信号到CMOS信号的转换电路。
传统的CML到CMOS转换电路如图1所示，差分信号经过第一级的有源电流镜负载的差分放大器放大，接着输入到Class AB结构的第二级放大到接近到满摆幅，最后经过反相器放大到CMOS电平。如果要求输出的信号占空比接近50%，则要求第二级输出信号的共模点刚好为反相器N1/N2的中间翻转电平。但第二级为Class AB结构，输出在各个工艺角下很难稳定在反相器的中间翻转电平，所以该结构的输出信号占空比在各个工艺角下损失较大。
图2的电路很好的解决了上述占空比损失的问题，电容C1，C2隔离了CML输入信号的共模电平，电阻R1/R2将反相器N1/N2输入输出连接起来，使得反相器N1/N2的输入输出共模电平一致，均为反相器的翻转电平。这样一来，反相器的输入共模电平在各个工艺角上都能稳定在50%占空比的翻转电平上，占空比损失很小。
当前的有线通信系统常常需要兼容多种协议，要求电路能够工作在各种频率下。图2的结构中，电容C1/C2的值需要随频率降低而增大，在低频下，C1/C2需要有很大的容值，将会消耗极大的面积。
发明内容
本发明的目的在于提供一种占空比优化的CML到CMOS电平的转换电路，通过采用电阻插值的方法，以解决不同频率下，CML到CMOS电路的占空比损失问题。
为实现上述目的，本发明提供如下技术方案：一种占空比优化的CML到CMOS电平的转换电路，该转换电路由第一级放大电路、第二级放大电路、反相器和补偿器组成；
第一级放大电路，操作于将CML输入差分电压放大为差分电压；
第二级放大电路，与第一级放大电路相连接，操作于将第一级放大电路输出的差分电压分别转化为单端电压；
反相器，与第二级放大电路相连接，操作于将第二级放大电路的输出信号OP1和ON1放大为满摆幅的CMOS电平信号；
补偿器，与反相器相连接，操作于补偿输出信号不在反相器转换电平所带来的占空比损失。
优选的，所述第一级放大电路的输出端还连接有由PM2和PM3组成的锁存器。
优选的，所述第一级放大电路由尾电流源管NM0，输入管NM1、NM2、以及负载管PM0、PM1、PM2、PM3组成；
其中，输入管NM1、NM2用于将输入CML差分电压转化为差分电流，尾电流源管NM0用于为电路提供电流偏置，而负载管PM0、PM1、PM2、PM3用于将电流放大为第一级放大电路的输出电压。
优选的，所述第二级放大电路由两部分电路构成，一部分电路由输入管PM4、PM5和负载管NM3、NM4组成，另一部分电路由输入管PM6、PM7和负载管NM5、NM6组成；
其中，输入管PM4、PM5与输入管PM6、PM7用于将第一级放大电路的输出电压转化为电流，而负载管NM3、NM4与负载管NM5、NM6用于将电流镜像，最后将输出端NM4、PM5与NM6、PM7源端电流的差经过负载转化为电压。
优选的，所述反相器由集成反相器N1、N2、N3、N4组成，集成反相器N2、N4串联在输出端NM4、PM5的源端；而集成反相器N1、N3串联在输出端NM6、PM7的源端。
优选的，所述补偿器由电阻R1，R2组成；
其中，输出信号OP1与ON1经过集成反相器N1的信号OP3通过电阻R2相连，而输出信号ON1与OP1经过集成反相器N2的信号ON3中间通过电阻R1相连。
与现有技术相比，本发明的有益效果是：
本发明，可以在低频和高频宽频率范围内，将CML信号转换为CMOS信号,且在不增加大电容的情况下，可大大减少转换过程中的占空比损失。
附图说明
图1为传统CML到CMOS的电平转换电路图。
图 2为传统电容隔直方式的自偏置CML到CMOS 的电平转换电路图。
图3为本发明的CML到CMOS的转换电路图。
图4为传统CML到CMOS转换电路输出输出波形图。
图5为本发明的CML到CMOS转换电路输出波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图3所示，本实施例提供一种占空比优化的CML到CMOS电平的转换电路，该转换电路由第一级放大电路、第二级放大电路、反相器和补偿器组成；
第一级放大电路，操作于将CML输入差分电压放大为差分电压；
第二级放大电路，与第一级放大电路相连接，操作于将第一级放大电路输出的差分电压分别转化为单端电压；
反相器，与第二级放大电路相连接，操作于将第二级放大电路的输出信号OP1和ON1放大为满摆幅的CMOS电平信号；
补偿器，与反相器相连接，操作于补偿输出信号不在反相器转换电平所带来的占空比损失。
在本实施例中，所述第一级放大电路的输出端还连接有由PM2和PM3组成的锁存器，可以减少信号的转换时间，这样使得第一级放大电路的输出信号转换更快，在高频下表现更好。
在本实施例中，所述第一级放大电路由尾电流源管NM0，输入管NM1、NM2、以及负载管PM0、PM1、PM2、PM3组成；
其中，输入管NM1、NM2用于将输入CML差分电压转化为差分电流，尾电流源管NM0用于为电路提供电流偏置，而负载管PM0、PM1、PM2、PM3用于将电流放大为第一级放大电路的输出电压。
在本实施例中，所述第二级放大电路由两部分电路构成，一部分电路由输入管PM4、PM5和负载管NM3、NM4组成，另一部分电路由输入管PM6、PM7和负载管NM5、NM6组成；
其中，输入管PM4、PM5与输入管PM6、PM7用于将第一级放大电路的输出电压转化为电流，而负载管NM3、NM4与负载管NM5、NM6用于将电流镜像，最后将输出端NM4、PM5与NM6、PM7源端电流的差经过负载转化为电压。
在本实施例中，所述反相器由集成反相器N1、N2、N3、N4组成，集成反相器N2、N4串联在输出端NM4、PM5的源端；而集成反相器N1、N3串联在输出端NM6、PM7的源端。
在本实施例中，所述补偿器由电阻R1，R2组成；
其中，输出信号OP1与ON1经过集成反相器N1的信号OP3通过电阻R2相连，而输出信号ON1与OP1经过集成反相器N2的信号ON3中间通过电阻R1相连。
图4为图1所示传统CML到CMOS转换电路，在第二级输出共模点不在反相器翻转电平，且上升下降能力存在差别时的出输出波形。可以看到由于第二级的影响，输出信号占空比存在较大损失。
从图4中可以看到，信号OP1与信号OP3信号相位接近，占空比的变化方向相反，信号ON1与ON3同样如此。基于此，本发明将信号OP1与信号OP3通过电阻R2连接，信号ON1与信号ON3通过电阻R1连接，将占空比损失反向相反的信号通过电阻相连，达到减少信号占空比损失的目的。
图5是与图4相同条件下，本专利提出的CML到CMOS转换电路输出波形，可以看到由于增加了PM锁存器和电阻R1,R2补偿，输出信号的占空比损失大大降低。
本发明提出的CML到CMOS的转换电路如图3所示。与图1的传统的电路不同地方在于，第一级放大电路的输出端增加了由PM2和PM3组成的锁存器。这样使得第一级的输出信号转换更快，在高频下表现更好。在经过第二级放大电路之后，输出信号OP1与ON1经过反相器N1的信号OP3中间通过电阻R2相连，同样的，输出信号ON1与信号ON3中间通过电阻R1相连。这样能够补偿由于第二级输出共模点不在反相器转换电平所带来的占空比损失。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种占空比优化的CML到CMOS电平的转换电路，其特征在于，该转换电路由第一级放大电路、第二级放大电路、反相器和补偿器组成；
第一级放大电路，操作于将CML输入差分电压放大为差分电压；
第二级放大电路，与第一级放大电路相连接，操作于将第一级放大电路输出的差分电压分别转化为单端电压；
反相器，与第二级放大电路相连接，操作于将第二级放大电路的输出信号OP1和ON1放大为满摆幅的CMOS电平信号；
补偿器，与反相器相连接，操作于补偿输出信号不在反相器转换电平所带来的占空比损失。
2.根据权利要求1所述的一种占空比优化的CML到CMOS电平的转换电路，其特征在于，所述第一级放大电路的输出端还连接有由PM2和PM3组成的锁存器。
3.根据权利要求1或2所述的一种占空比优化的CML到CMOS电平的转换电路，其特征在于，所述第一级放大电路由尾电流源管NM0，输入管NM1、NM2、以及负载管PM0、PM1、PM2、PM3组成；
其中，输入管NM1、NM2用于将输入CML差分电压转化为差分电流，尾电流源管NM0用于为电路提供电流偏置，而负载管PM0、PM1、PM2、PM3用于将电流放大为第一级放大电路的输出电压。
4.根据权利要求3所述的一种占空比优化的CML到CMOS电平的转换电路，其特征在于，所述第二级放大电路由两部分电路构成，一部分电路由输入管PM4、PM5和负载管NM3、NM4组成，另一部分电路由输入管PM6、PM7和负载管NM5、NM6组成；
其中，输入管PM4、PM5与输入管PM6、PM7用于将第一级放大电路的输出电压转化为电流，而负载管NM3、NM4与负载管NM5、NM6用于将电流镜像，最后将输出端NM4、PM5与NM6、PM7源端电流的差经过负载转化为电压。
5.根据权利要求4所述的一种占空比优化的CML到CMOS电平的转换电路，其特征在于，所述反相器由集成反相器N1、N2、N3、N4组成，集成反相器N2、N4串联在输出端NM4、PM5的源端；而集成反相器N1、N3串联在输出端NM6、PM7的源端。
6.根据权利要求5所述的一种占空比优化的CML到CMOS电平的转换电路，其特征在于，所述补偿器由电阻R1，R2组成；
其中，输出信号OP1与ON1经过集成反相器N1的信号OP3通过电阻R2相连，而输出信号ON1与OP1经过集成反相器N2的信号ON3中间通过电阻R1相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310900165.3A CN116633342B (zh) | 2023-07-21 | 2023-07-21 | 一种占空比优化的cml到cmos电平的转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310900165.3A CN116633342B (zh) | 2023-07-21 | 2023-07-21 | 一种占空比优化的cml到cmos电平的转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116633342A true CN116633342A (zh) | 2023-08-22 |
| CN116633342B CN116633342B (zh) | 2023-09-26 |
Family
ID=87638495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310900165.3A Active CN116633342B (zh) | 2023-07-21 | 2023-07-21 | 一种占空比优化的cml到cmos电平的转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116633342B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515800A (zh) * | 2008-02-22 | 2009-08-26 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos到cml的低抖动转换电路 |
| CN102239637A (zh) * | 2008-12-03 | 2011-11-09 | 国际商业机器公司 | 在cml信号逻辑系列之间转换的系统和方法 |
| CN102916704A (zh) * | 2011-10-21 | 2013-02-06 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
| CN104270122A (zh) * | 2014-09-16 | 2015-01-07 | 中国科学院微电子研究所 | 一种占空比校正电路 |
| CN108449082A (zh) * | 2018-05-29 | 2018-08-24 | 高科创芯(北京)科技有限公司 | 一种cml电平转cmos电平的电路结构 |
| CN112311379A (zh) * | 2019-12-17 | 2021-02-02 | 成都华微电子科技有限公司 | 一种cml电平到cmos逻辑电平转换电路 |
-
2023
- 2023-07-21 CN CN202310900165.3A patent/CN116633342B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515800A (zh) * | 2008-02-22 | 2009-08-26 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos到cml的低抖动转换电路 |
| CN102239637A (zh) * | 2008-12-03 | 2011-11-09 | 国际商业机器公司 | 在cml信号逻辑系列之间转换的系统和方法 |
| CN102916704A (zh) * | 2011-10-21 | 2013-02-06 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
| CN104270122A (zh) * | 2014-09-16 | 2015-01-07 | 中国科学院微电子研究所 | 一种占空比校正电路 |
| CN108449082A (zh) * | 2018-05-29 | 2018-08-24 | 高科创芯(北京)科技有限公司 | 一种cml电平转cmos电平的电路结构 |
| CN112311379A (zh) * | 2019-12-17 | 2021-02-02 | 成都华微电子科技有限公司 | 一种cml电平到cmos逻辑电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116633342B (zh) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639043B2 (en) | LVDS receiver circuit | |
| JP4680448B2 (ja) | 高速サンプリングレシーバー | |
| CN103973274A (zh) | 锁存比较器 | |
| WO2020019184A1 (zh) | 时钟驱动电路 | |
| CN107342752A (zh) | 一种低功耗高速高精度比较器电路 | |
| KR100771858B1 (ko) | 정지 전류 및 출력 전류의 제어가 용이한 ａｂ급 증폭 회로 | |
| JPH118535A (ja) | 差動入力チョッパ型電圧比較回路 | |
| US6819156B1 (en) | High-speed differential flip-flop | |
| CN114337644A (zh) | 缓冲电路和延时电路 | |
| CN116633342B (zh) | 一种占空比优化的cml到cmos电平的转换电路 | |
| JP5400894B2 (ja) | Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法 | |
| KR100771859B1 (ko) | 전류 제어가 용이한 증폭 회로 | |
| TWI332758B (en) | Low voltage differential signal (lvds) receiver | |
| CN110855274B (zh) | 一种低失调轨对轨动态锁存比较器 | |
| JP2011135297A (ja) | フリップフロップ回路及び分周回路 | |
| CN113472323B (zh) | 一种强锁存结构的d触发器电路 | |
| CN111313871A (zh) | 动态预放大电路和动态比较器 | |
| CN217363046U (zh) | 一种高速高增益的三级比较器 | |
| JPH0555900A (ja) | レベル変換回路 | |
| CN114884491A (zh) | 一种比较器电路、芯片和电子设备 | |
| Sujatha et al. | Design and simulation of high speed comparator for LVDS receiver application | |
| CN117713768B (zh) | 一种互补输入比较器电路、模块 | |
| CN214315206U (zh) | 一种比较器以及can通讯芯片 | |
| CN214315230U (zh) | 全差分的高速逻辑转换电路、芯片及激光雷达 | |
| CN109714031B (zh) | 一种轨到轨高性能比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |