CN114884491A - 一种比较器电路、芯片和电子设备 - Google Patents

Abstract

本申请涉及一种比较器电路。该比较器电路包括：第一比较器和第二比较器；第一比较器的输入端与第二比较器的输入端连接，用于接收待比较信号；第一比较器和第二比较器用于对待比较信号进行处理，得到比较结果；第一比较器的输出端与第二比较器的输出端连接，用于输出比较结果。上述比较器电路，通过将两个比较器并联使用，当待比较信号的共模电平接近电源正极或电源负极电压时，只有一个比较器工作进行比较，当待比较信号的共模电平在电源两级电压差之间时，两个比较器共同工作进行比较，从而实现了轨到轨的共模输入比较范围，可以在轨到轨范围内实现微小信号的比较，有效提高了比较器电路的性能。

Description

一种比较器电路、芯片和电子设备

技术领域

本申请涉及集成电路技术领域，特别是涉及一种比较器电路、芯片和电子设备。

背景技术

现代社会各类技术迅猛发展，尤其是芯片技术日新月异。其中，微控制单元(Microcontroller Unit，MCU)作为各类电子产品的大脑中枢，可以很好的处理各类传感器输出的各类信号，并控制各类电子产品执行相关动作。但MCU等各类芯片或者集成电路的快速运算离不开比较器模块的作用。比较器的性能直接影响MCU等芯片、集成电路、处理器等处理各类外部电子信号的能力。比较器作为MCU里面的一个小模块，要求其有较宽的共模输入范围，有较强的抗干扰能力，和快速响应能力，以便处理各类外部电子信号。但是现有的比较器共模范围较窄，更无法实现轨到轨的共模输入范围。

发明内容

本申请提供一种比较器电路、芯片和电子设备，能够实现轨到轨共模输入，提高比较器电路的性能。

第一方面，本申请提供一种比较器电路，包括：第一比较器和第二比较器，第一比较器的输入端与第二比较器的输入端连接，用于接收待比较信号；第一比较器和第二比较器用于对待比较信号进行处理，得到比较结果；第一比较器的输出端与第二比较器的输出端连接，用于输出比较结果。

在其中一个实施例中，第一比较器包括NMOS差分对管；第二比较器包括PMOS差分对管；输入端包括第一输入端和第二输入端；NMOS差分对管包括第一NMOS差分管和第二NMOS差分管；第一NMOS差分管的栅极与第一比较器的第一输入端连接；第二NMOS差分管的栅极与第一比较器的第二输入端连接；PMOS差分对管包括第一PMOS差分管和第二PMOS差分管；第一PMOS差分管的栅极与第二比较器的第一输入端连接；第二PMOS差分管的栅极与第二比较器的第二输入端连接。

在其中一个实施例中，第一比较器包括第一差分放大单元，第一差分放大单元包括NMOS差分对管；第二比较器包括第二差分放大单元，第二差分放大单元包括PMOS差分对管；第一差分放大单元具有甲乙类推挽驱动能力；和/或，第二差分放大单元具有甲乙类推挽驱动能力。

在其中一个实施例中，第一比较器还包括第一迟滞调节单元，第一迟滞调节单元与NMOS差分对管的漏极连接；第一迟滞调节单元用于调整第一比较器的反馈参数，第一比较器的反馈参数与第一比较器的迟滞参数对应；第二比较器还包括第二迟滞调节单元，第二迟滞调节单元与PMOS差分对管的漏极连接；第二迟滞调节单元用于调整第二比较器的反馈参数，第二比较器的反馈参数与第二比较器的迟滞参数对应。

在其中一个实施例中，第一比较器的反馈参数为第一比较器的正反馈与第一比较器的负反馈的差值；第二比较器的反馈参数为第二比较器的正反馈与第一比较器的负反馈的差值；当反馈参数小于或等于零时，迟滞参数为零；当反馈参数大于零时，反馈参数与迟滞参数正相关。

在其中一个实施例中，第一迟滞调节单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、PMOS管的源极、第五PMOS管的源极和第六PMOS管的源极，分别与电源正极连接；第一PMOS管的栅极、第二PMOS管的栅极、第二PMOS管的漏极、第三PMOS管的漏极和第四PMOS管的栅极，分别与第一NMOS差分管的漏极连接；第三PMOS管的栅极、第四PMOS管的漏极、第五PMOS管的漏极、第五PMOS管的栅极和第六PMOS管的栅极，分别与第二NMOS差分管的漏极连接；第六PMOS管的漏极与第一比较器的输出端连接。

在其中一个实施例中，当第三PMOS管的尺寸小于第二PMOS管的尺寸并且第五PMOS管的尺寸小于第四PMOS管的尺寸时，第一比较器的反馈参数大于零；当第三PMOS管的尺寸大于第二PMOS管的尺寸并且第五PMOS管的尺寸大于第四PMOS管的尺寸时，第一比较器的反馈参数小于零；当第三PMOS管的尺寸等于第二PMOS管的尺寸并且第五PMOS管的尺寸等于第四PMOS管的尺寸时，第一比较器的反馈参数等于零。

在其中一个实施例中，第一比较器还包括第八NMOS管；第八NMOS管的漏极分别与第一NMOS差分管的源极、第二NMOS差分管的源极连接；第八NMOS管的源极与电源负极连接。

在其中一个实施例中，第二迟滞调节单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极和第六NMOS管的源极，均与电源负极连接；第一NMOS管的栅极、第二NMOS管的栅极、第二NMOS管的漏极、第三NMOS管的漏极和第四NMOS管的栅极，均与第一PMOS差分管的漏极连接；第三NMOS管的栅极、第四NMOS管的漏极、第五NMOS管的漏极、第五NMOS管的栅极和第六NMOS管的栅极，均与第二PMOS差分管的漏极连接；第六NMOS管的漏极与第二比较器的输出端连接。

在其中一个实施例中，当第三NMOS管的尺寸小于第二NMOS管的尺寸并且第五NMOS管的尺寸小于第四NMOS管的尺寸时，第二比较器的反馈参数大于零；

当第三NMOS管的尺寸大于第二NMOS管的尺寸并且第五NMOS管的尺寸大于第四管的尺寸时，第二比较器的反馈参数小于零；当第三NMOS管的尺寸等于第二NMOS管的尺寸并且第五NMOS管的尺寸等于第四NMOS管的尺寸时，第二比较器的反馈参数等于零。

在其中一个实施例中，第二比较器还包括第九PMOS管；第九PMOS管的漏极分别与第一PMOS差分管的源极和第二PMOS差分管的源极连接；第九PMOS管的源极与电源正极连接。

在其中一个实施例中，比较器电路还包括整形电路，整形电路的输入端分别与第一比较器的输出端以及第二比较器的输出端连接；整形电路用于对比较结果进行整形，得到整形后的比较结果；整形电路的输出端用于输出整形后的比较结果。

第二方面，本申请提供一种芯片，该芯片包括第一方面及其任意一种实现方式的比较器电路。

第三方面，本申请提供一种电子设备，该电子设备包括电源和第一方面及其任意一种实现方式的比较器电路，该电源用于为比较器电路提供工作电压和/或工作电流。

上述比较器电路，通过将两个比较器并联使用，两个比较器输入共同的待比较信号，当待比较信号的共模电平接近电源正极或电源负极电压时，只有一个比较器工作进行比较，当待比较信号的共模电平在电源两级电压差之间时，两个比较器共同工作进行比较，从而实现了轨到轨的共模输入比较范围，可以在轨到轨范围内实现微小信号的比较，有效提高了比较器电路的性能。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例的一种比较器电路的示意图。

图2是图1所示比较器电路的一个示例的示意图。

图3是图1所示比较器电路的另一个示例的示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一比较器称为第二比较器，且类似地，可将第二比较器称为第一比较器。第一比较器和第二比较器两者都是比较器，但其不是同一比较器。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

图1是本申请实施例的一种比较器电路的示意图。如图1所示，该比较器电路100包括第一比较器110和第二比较器120。

第一比较器110的输入端与第二比较器120的输入端用于接收待比较信号。例如，假设第一比较器的共模输入范围是[V1，V2]，第二比较器的共输入范围是[V3，V4]，其中V1、V2、V3、V4都是电压值，且V1<V2，V3<V4。则，V3≤V2且V4≥V1。又例如，假设第一比较器的共模输入范围是[I1，I2]，第二比较器的共输入范围是[I3，I4]，其中I1、I2、I3、I4都是电流值，且I1<I2，I3<I4。则，I3≤I2且I4≥I1。

第一比较器110和第二比较器120用于对待比较信号进行处理，得到比较结果。第一比较器110的输出端与第二比较器120的输出端连接，用于输出比较结果。

可选地，第一比较器的共模输入范围与第二比较器的共模输入范围可以存在交集。

待比较信号包括第一待比较信号V1和第二待比较信号V2。V1和V2的共模电平为(V1+V2)/2。当V1和V2的共模电平接近电源正极或电源负极电压时，第一比较器110或第二比较器120工作，对V1和V2进行比较，当V1和V2的共模电平在电源两级电压差之间时，第一比较器110和第二比较器120共同工作，对V1和V2进行比较。因此，可以实现轨到轨的共模输入比较范围。

可以看出第一比较器110和第二比较器120之间是并联关系。

上述比较器电路，通过将两个比较器并联使用，两个比较器输入共同的待比较信号，当待比较信号的共模电平接近电源正极或电源负极电压时，只有一个比较器工作进行比较，当待比较信号的共模电平在电源两级电压差之间时，两个比较器共同工作进行比较，从而实现了轨到轨的共模输入比较范围，可以在轨到轨范围内实现微小信号的比较，有效提高了比较器电路的性能。

图2是图1所示比较器电路的一个示例的示意性结构图。如图2所示，该比较器电路中，输入端包括第一输入端和第二输入端，第一比较器110的第一输入端与第二比较器120的第一输入端连接，第一比较器110的第二输入端与第二比较器120的第二输入端连接。

第一比较器110的第一输入端可以用于接收第一待比较信号V1，第一比较器110的第二输入端可以用于接收第二待比较信号V2；此时，第二比较器120的第一输入端可以用于接收第一待比较信号V1，第二比较器120的第二输入端可以用于接收第二待比较信号V2。同理，第一比较器110的第一输入端可以用于接收第二待比较信号V2，第一比较器110的第二输入端可以用于接收第一待比较信号V1；此时第二比较器120的第一输入端可以用于接收第二待比较信号V2，第二比较器120的第二输入端可以用于接收第一待比较信号V1。

在一个实施例中，如图2所示比较器电路中，第一比较器110包括第一差分放大单元111，第二比较器120包括第二差分放大单元121。

可选地，第一比较器110和第二比较器120均包括金属-氧化物半导体(Metal-Oxide-Semiconductor，MOS)场效应晶体管(Field-Effect Transistor，FET)差分对管，为了简洁，可以称之为MOS差分对管。

可选地，该MOS差分对管可以包括N型MOS差分对管或者P型MOS对管管。可以将N型MOS差分对管称之为NMOS差分管，将P型MOS差分对管称之为PMOS差分管。

应理解，具体第一比较器110采用NMOS差分对管还是PMOS差分对管，第二比较器120采用NMOS差分对管还是PMOS差分对管不存在限定，二者只要采用不同的MOS差分对管，满足实际需求即可。在一些情况下，甚至还可以采用三极管等其他能够实现上述MOS差分对管相同或相似功能的元器件来代替。

在一些实现方式中，第一差分放大单元111具有甲乙类推挽驱动能力；和/或，第二差分放大单元121具有甲乙类推挽驱动能力。

需要说明的是，甲乙类放大器中，管静态工作点设置在截止区与饱和区之间，靠近截止点的放大电路，叫做甲乙类放大电路，适合于大功率高保真放大，推挽电路通常就是甲乙类放大电路。甲乙类放大又称AB类放大，它界于甲类和乙类之间，推挽放大的每一个“臂”导通时间大于信号的半个周期而小于一个周期。甲乙类放大有效解决了乙类放大器的交越失真问题，效率又比甲类放大器高，因此获得了极为广泛的应用。推挽式则是指，由两个晶体管，共同完成的，在正半周一个推，另一个挽，在负半周，则两个晶体管互换，原来推的变成挽，原来挽的变成推。这就是推挽电路的简单表述，推挽电路多用于功率放大。推挽放大器的输出级有两个“臂”(两组放大元件)，一个“臂”的电流增加时，另一个“臂”的电流则减小，二者的状态轮流转换。对负载而言，好像是一个“臂”在推，一个“臂”在拉，共同完成电流输出任务。

也就是说，本申请实施例中采用的差分放大单元是甲乙类推挽式开环差分放大电路，即具有甲乙类推挽能力的差分放大电路。具有甲乙类推挽能力使得比较器电路100的响应速度快。另外，开环差分放大电路内部有正反馈，可以实现迟滞效应。因此，使得迟滞可以被配置。

在一个实施例中，如图2所示比较器电路中，第一比较器110还包括第一迟滞调节单元112，第二比较器120还包括第二迟滞调节单元122。第一迟滞调节单元112用于调整第一比较器110的迟滞参数。第二迟滞调节单元122用于调整第二比较器120的迟滞参数。迟滞参数可以理解为迟滞大小，迟滞参数大于或等于零。当迟滞参数为零时，可以理解为不带迟滞，也就是迟滞的时间长度为0。当迟滞参数大于零时，迟滞参数的大小即为迟滞大小，也就是迟滞的时间长度。

在一些实现方式中，第一迟滞调节单元112与NMOS差分对管的漏极连接；第一迟滞调节单元112用于调整第一比较器110的反馈参数，第一比较器110的反馈参数与第一比较器110的迟滞参数对应。

反馈参数可以理解为比较器电路的正反馈和负反馈的相对大小。在本申请实施例中，反馈参数用于表示正反馈与负反馈的差值。

第二比较器120还包括第二迟滞调节单元122，第二迟滞调节单元122与PMOS差分对管的漏极连接；第二迟滞调节单元122用于调整第二比较器120的反馈参数，第二比较器120的反馈参数与第二比较器120的迟滞参数对应。

在一些实现方式中，第一比较器的反馈参数为第一比较器的正反馈与第一比较器的负反馈的差值；第二比较器的反馈参数为第二比较器的正反馈与第一比较器的负反馈的差值；当反馈参数小于或等于零时，迟滞参数为零；当反馈参数大于零时，反馈参数与迟滞参数正相关。

对于上述第一迟滞调节单元112第二迟滞调节单元122的具体结构的示例，由于连接关系较为复杂，不在图2详细给出，下面会结合图3进行示例性介绍。

图3是图1所示比较器电路的另一个示例的示意图。但应理解，图3也可以看成是图2所示比较器电路的一个具体示例。如图3所示，该比较器电路包括比较器1和比较器2，比较器1和比较器2是并联关系。比较器1可以看作是第一比较器110的一个示例，比较器2可以看作是第二比较器120的一个示例。

在图3中，比较器1和比较器2的输出端连接成为共同输出端，该共同输出端输出信号为VOUT_INT，VOUT_INT连接两个反相器F1和F2，经过两个反相器后输出信号为VOUT。两个反相器构成的电路可以看作是整形电路130的一个示例，但本领域技术人员可以知道，只要具有整形、整流功能的电路都可以用作此处的整形电路，以达到稳定输出的作用。

首先对图3所示各个元器件进行介绍，在图3中，NMO为第一NMOS差分管的一个示例，NM1为第二NMOS差分管的一个示例，PM8为第一PMOS差分管的一个示例，PM7为第二PMOS差分管的一个示例。接收VINN信号的输入端为第一输入端的一个示例，接收VINP信号的输入端为第二输入端的一个示例。NM2是尾电流MOS管，是第八NMOS管的一个示例，电源地线AGND也可以理解为电源地极、电源负极或电源接地极等。PM9是尾电流MOS管，是第九PMOS管的一个示例，电源线AVDD也可以理解为电源正极。PM0是第四PMOS管的示例，PM1是第三PMOS管的示例，PM2是第五PMOS管的示例，PM3是第二PMOS管的示例，PM4是第一PMOS管的示例，PM5是第六PMOS管的示例。NM9是第一NMOS管的示例，NM7是第二NMOS管的示例，NM5是第三NMOS管的示例，NM6是第四NMOS管的示例，NM8是第五NMOS管的示例，NM10是第六NMOS管的示例。

在图3中，比较器1包括MOS差分对管NM0和NM1，比较器2包括MOS差分对管PM7和PM8，NM0和PM8的栅极G输入待比较信号中的VINN，NM1和PM7的栅极G输入待比较信号中的VINP。VINN和VINP可以分别作为第一待比较信号V1和第二待比较信号V2的一个示例。

在比较器1中，NM0的源极S与NM1的源极S以及NM2的漏极D连接。NM2的源极与电源地线AGND连接。

在比较器2中，PM7的源极S与PM8的源极S以及PM9的漏极D连接。PM9的源极与电源线AVDD连接。

在图3中，比较器1还包括电流镜负载MOS管PM0、PM1、PM2、PM3、PM4、PM5、NM3和NM4。其中，PM1和PM3，与PM4形成电流镜；PM0和PM2，与PM5形成电流镜；NM3与NM4形成电流镜。PM0的栅极G与NM0的漏极D、PM1的漏极D、PM3的漏极D、PM4的栅极G和PM3的栅极G连接。PM0的漏极D与PM2的漏极D、PM2的栅极G、PM5的栅极G、PM1的栅极G和NM1的漏极D连接。PM4的漏极D与NM3的漏极D、NM3的栅极G和NM4的栅极G连接。PM5的漏极D与NM4的漏极D连接，并引出输出端1，与比较器2的输出端2连接。NM3的源极S和NM4的源极S以及AGND连接。PM0的源极S、PM1的源极S、PM2的源极S、PM3的源极S、PM4的源极S和PM5的源极S与电源AVDD连接。从图3可以看出，比较器1中NM0和NM1的漏极D分别连接一个电流镜组，NM0的漏极D连接PM0、PM2和PM5这组，NM1的漏极D连接PM1、PM3和PM4这组。

在图3中，比较器2还包括电流镜负载MOS管NM5、NM6、NM7、NM8、NM9、NM10、PM10和PM11。其中，NM6和NM8，与NM10形成电流镜；NM5和NM7，与NM9形成电流镜；PM10与PM11形成电流镜。NM5的栅极G与PM8的漏极D、NM6的漏极D、NM8的漏极D、NM10的栅极G和NM8的栅极G连接。NM5的漏极D与NM7的漏极D、NM7的栅极G、NM9的栅极G、NM6的栅极G和PM7的漏极D连接。NM10的漏极D与PM10的漏极D、PM10的栅极G和PM11的栅极G连接。NM9的漏极D与PM11的漏极D连接，并引出输出端2，与比较器1的输出端1连接。PM10的源极S和PM11的源极S以及AVDD连接。NM5的源极S、NM6的源极S、NM7的源极S、NM8的源极S、NM9的源极S和NM10的源极S与电源AVDD连接。从图3可以看出，比较器2中PM7和PM8的漏极D分别连接一个电流镜组，PM8的漏极D连接NM5、NM7和NM9这组，PM7的漏极D连接NM6、NM8和NM10这组。

在图3中，比较器1的共模输入范围为：[AVDD,VthNM0+VDSsatNM2]，比较器2的共模输入范围为[AVDD-VthPM7-VDSsatPM9,AGND]。其中，AVDD表示电源电压，VthNM0表示NM0的阈值电压(开启电压)，VDSsatNM2表示NM2的饱和电压，VthPM7表示PM7的阈值电压(开启电压)，VDSsatPM9表示PM9的饱和电压。当同样的输入信号VINP和VINN作用于比较器1和比较器2时，即从NM0的栅极G、PM8的栅极G输入VINN，以及从NM1的栅极G、PM7的栅极G输入VINP。两个比较器共同比较，在共同输出端得到共同的比较结果VOUT_INT。VOUT_INT通过整形电路整形后得到整形后的比较结果VOUT。

如果VINP和VINN的输入共模电平接近于AGND，一般只有比较器2工作，比较器1基本不工作，比较结果由比较器2给出。如果VINP和VINN的输入共模电平接近于AVDD，一般只有比较器1工作，比较器2基本不工作，比较结果由比较器1给出。如果VINP和VINN的输入共模电平在AVDD和AGND之间，一般可以让比较器1和比较器2共同工作，输出比较结果。通过比较器1和比较器2并联使用，二者的共模输入图范围存在交集，可以实现轨到轨的输入共模比较范围，可以在轨到轨范围内实现微小信号的比较。

如图2所示，比较器1和比较器2的结构相似，采用了带有正反馈的电流镜负载。如上文所述，可以通过调整MOS管尺寸来调整反馈参数，从而调整迟滞参数。比较器1中，当PM3的尺寸小于PM1的尺寸且PM2的尺寸小于PM0的尺寸时，比较器内部正反馈强于内部负反馈，即反馈参数大于零，此时比较器1带迟滞，即迟滞参数大于零，且迟滞参数与反馈参数正相关。当PM3的尺寸大于PM1的尺寸且PM2的尺寸大于PM0的尺寸时，比较器内部正反馈弱于内部负反馈，即反馈参数小于零，此时比较器1不带迟滞，即迟滞参数等于零。当PM3的尺寸等于PM1的尺寸且PM2的尺寸等于PM0的尺寸时，比较器内部正反馈等于内部负反馈，即反馈参数等于零，此时比较器1不带迟滞，即迟滞参数等于零。也就是说，可以通过寄存器配置，调整PM3、PM1、PM2、PM0的MOS管的尺寸，从而配置比较器1的反馈参数，进而配置其迟滞参数，可以适应在不同场景下对比较器的应用需求。

可选地，还可以通过调整上述MOS管的尺寸比例，来调整具体迟滞的大小，例如调整PM3的尺寸与PM1的尺寸的比例和PM2的尺寸与PM0的尺寸的比例，来调整比较器1的内部正反馈与内部负反馈的大小关系，从而调整比较器1的迟滞参数。

比较器2也可以做类似的操作，以配置比较器2的迟滞参数。当NM8的尺寸小于NM6的尺寸且NM7的尺寸小于NM5的尺寸时，比较器2内部正反馈强于内部负反馈，即反馈参数大于零，此时比较器2带迟滞，即迟滞参数大于零，且迟滞参数与反馈参数正相关。当NM8的尺寸大于NM6的尺寸且NM7的尺寸大于NM5的尺寸时，比较器内部正反馈弱于内部负反馈，即反馈参数小于零，此时比较器2不带迟滞，即迟滞参数等于零。当NM8的尺寸等于NM6的尺寸且NM7的尺寸等于NM5的尺寸时，比较器内部正反馈等于内部负反馈，即反馈参数等于零，此时比较器2不带迟滞，即迟滞参数等于零。也就是说，可以通过寄存器配置，调整NM8、NM6、NM7、NM5的MOS管的尺寸，从而配置比较器2的反馈参数，进而配置比较器2的迟滞参数，可以适应在不同场景下对比较器的应用需求。

可选地，还可以通过调整NM8的尺寸与NM6的尺寸的比例和NM7的尺寸与NM5的尺寸的比例，来调整比较器2的内部正反馈与内部负反馈的大小关系，从而调整比较器2的迟滞参数。在图3中，比较器1和比较器2的结构相似，拥有甲乙类的推挽驱动能力。当VINP大于VINN时，由于正反馈的作用，会让比较器1的PM5的栅极G拉到很低的位置，即PM5的栅极G电压低，使PM5能够产生非常大的驱动电流。同时，由于正反馈的作用，会让比较器1的NM4的栅极G拉到很低的位置，使NM4截止。这让PM5的电流流向外面的更多。这种比较器拥有很大的正转换速率，对于VINP和VINN偏差比较大时，会有纳秒(ns)级的响应时间。比较器2跟比较器1相比，拥有同样的效果，PM11也拥有向外部提供大电流的效果，最终是增强了向外流电流的能力，使正向大信号响应更快。

当VINP小于VINN时，由于正反馈的作用，会让比较器1的PM5的栅极G拉到很高的位置，即PM5的栅极G的电压很高，使PM5截止，同时，NM4的栅极G拉到很高的位置，使NM4可以吸收很大的电流，使这种比较器拥有很大的负转换速率。比较器2跟比较器1比有同样的效果。PM11截止，NM9的栅极很高，拥有很大的电流吸收能力，比较器1和比较器2共同作用，使负向大信号响应更快。

当VINP略微大于或略微小于VINN时，比较器工作在小信号工作状态，比较器的响应处于线性响应阶段，比较器响应时间主要依赖于比较器的增益和-3dB带宽。较高的增益和较大的-3dB带宽有助于提升比较器的响应能力。假设比较器增益为A伏(V)，则比较器的最小比较精度为AVDD/AV。如果比较器比较幅度为最小比较精度的k倍，则比较器的响应时间经验公式为tp＝1/(2*pi*f-3db)(ln((2*k)/(2*k-1)))，其中，tp为响应时间，f为频率，db表示分贝。由于此电路架构内部负载电容较小，本身可以达到较大的f-3db，同时也可以达到一般的增益，与其它电路架构相比，在比较器的小信号响应上也具备一定的优势。

需要说明的是，上述比较器电路中的电子元器件并不构成对本申请方案的限制，本领域技术人员可以基于本申请方案自足选择其他相同或相似功能的电子器件代替，例如，可以利用三极管来代替上述MOS管，可以利用其他整形电路来代替上述反相器等等。

上述电路可以应用于诸如芯片、集成电路或电子设备中。例如MCU芯片以及其他需要比较器的集成电路或电子设备中。

本申请还提供一种芯片，该芯片可以包括上述任意一种比较器电路。

可选地，该芯片是MCU芯片，所述比较器电路为MCU芯片的片内比较器。

该芯片利用本申请实施例所提供的比较器电路，能够实现轨到轨共模输入，性能更高，从而提高了芯片处理各类外部电子信号的能力。

本申请还提供一种电子设备，该电子设备可以包括电源和上述任意一种比较器电路，电源用于为比较器电路提供工作电压和/或工作电流。

在一个实施例中，该电子设备可以包括信号发生器，该信号发生器用于为比较器电路提供待比较信号。

该电子设备利用本申请实施例所提供的比较器电路，能够实现轨到轨共模输入，性能更高，该电子设备能够给芯片、集成电路和处理器等处理装置提供更好的运算保障。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种比较器电路，其特征在于，包括：第一比较器和第二比较器；

所述第一比较器的输入端与所述第二比较器的输入端连接，用于接收待比较信号；

所述第一比较器和所述第二比较器用于对所述待比较信号进行处理，得到比较结果；

所述第一比较器的输出端与所述第二比较器的输出端连接，用于输出所述比较结果。

2.根据权利要求1所述的比较器电路，其特征在于，所述第一比较器包括NMOS差分对管；所述第二比较器包括PMOS差分对管；

所述输入端包括第一输入端和第二输入端；

所述NMOS差分对管包括第一NMOS差分管和第二NMOS差分管；

所述第一NMOS差分管的栅极与所述第一比较器的第一输入端连接；所述第二NMOS差分管的栅极与所述第一比较器的第二输入端连接；

所述PMOS差分对管包括第一PMOS差分管和第二PMOS差分管；

所述第一PMOS差分管的栅极与所述第二比较器的第一输入端连接；所述第二PMOS差分管的栅极与所述第二比较器的第二输入端连接。

3.根据权利要求2所述的比较器电路，其特征在于，所述第一比较器包括第一差分放大单元，所述第一差分放大单元包括所述NMOS差分对管；所述第二比较器包括第二差分放大单元，所述第二差分放大单元包括所述PMOS差分对管；所述第一差分放大单元具有甲乙类推挽驱动能力；和/或，所述第二差分放大单元具有甲乙类推挽驱动能力。

4.根据权利要求2所述的比较器电路，其特征在于，所述第一比较器还包括第一迟滞调节单元，所述第一迟滞调节单元与所述NMOS差分对管的漏极连接；所述第一迟滞调节单元用于调整所述第一比较器的反馈参数，所述第一比较器的反馈参数与所述第一比较器的迟滞参数对应；

所述第二比较器还包括第二迟滞调节单元，所述第二迟滞调节单元与所述PMOS差分对管的漏极连接；所述第二迟滞调节单元用于调整所述第二比较器的反馈参数，所述第二比较器的反馈参数与所述第二比较器的迟滞参数对应。

5.根据权利要求4所述的比较器电路，其特征在于，所述第一比较器的反馈参数为所述第一比较器的正反馈与所述第一比较器的负反馈的差值；所述第二比较器的反馈参数为所述第二比较器的正反馈与所述第一比较器的负反馈的差值；

当所述反馈参数小于或等于零时，所述迟滞参数为零；当所述反馈参数大于零时，所述反馈参数与所述迟滞参数正相关。

6.根据权利要求5所述的比较器电路，其特征在于，所述第一迟滞调节单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；

所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极和所述第六PMOS管的源极，分别与电源正极连接；

所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第二PMOS管的漏极、所述第三PMOS管的漏极和所述第四PMOS管的栅极，分别与所述第一NMOS差分管的漏极连接；所述第三PMOS管的栅极、所述第四PMOS管的漏极、所述第五PMOS管的漏极、所述第五PMOS管的栅极和所述第六PMOS管的栅极，分别与所述第二NMOS差分管的漏极连接；

所述第六PMOS管的漏极与所述第一比较器的输出端连接。

7.根据权利要求6所述的比较器电路，其特征在于，

当所述第三PMOS管的尺寸小于所述第二PMOS管的尺寸并且所述第五PMOS管的尺寸小于所述第四PMOS管的尺寸时，所述第一比较器的反馈参数大于零；

当所述第三PMOS管的尺寸大于所述第二PMOS管的尺寸并且所述第五PMOS管的尺寸大于所述第四PMOS管的尺寸时，所述第一比较器的反馈参数小于零；

当所述第三PMOS管的尺寸等于所述第二PMOS管的尺寸并且所述第五PMOS管的尺寸等于所述第四PMOS管的尺寸时，所述第一比较器的反馈参数等于零。

8.根据权利要求5所述的比较器电路，其特征在于，所述第二迟滞调节单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；

所述第一NMOS管的源极、所述第二NMOS管的源极、所述第三NMOS管的源极、所述第四NMOS管的源极、所述第五NMOS管的源极和所述第六NMOS管的源极，均与电源负极连接；

所述第一NMOS管的栅极、所述第二NMOS管的栅极、所述第二NMOS管的漏极、所述第三NMOS管的漏极和所述第四NMOS管的栅极，均与所述第一PMOS差分管的漏极连接；

所述第三NMOS管的栅极、所述第四NMOS管的漏极、所述第五NMOS管的漏极、所述第五NMOS管的栅极和所述第六NMOS管的栅极，均与所述第二PMOS差分管的漏极连接；

所述第六NMOS管的漏极与所述第二比较器的输出端连接。

9.根据权利要求8所述的比较器电路，其特征在于，

当所述第三NMOS管的尺寸小于所述第二NMOS管的尺寸并且所述第五NMOS管的尺寸小于所述第四NMOS管的尺寸时，所述第二比较器的反馈参数大于零；

当所述第三NMOS管的尺寸大于所述第二NMOS管的尺寸并且所述第五NMOS管的尺寸大于所述第四NMOS管的尺寸时，所述第二比较器的反馈参数小于零；

当所述第三NMOS管的尺寸等于所述第二NMOS管的尺寸并且所述第五NMOS管的尺寸等于所述第四NMOS管的尺寸时，所述第二比较器的反馈参数等于零。

10.一种芯片，其特征在于，包括根据权利要求1至12中任一项所述的比较器电路。

Images