JP4680448B2 - 高速サンプリングレシーバー - Google Patents
高速サンプリングレシーバー Download PDFInfo
- Publication number
- JP4680448B2 JP4680448B2 JP2001267001A JP2001267001A JP4680448B2 JP 4680448 B2 JP4680448 B2 JP 4680448B2 JP 2001267001 A JP2001267001 A JP 2001267001A JP 2001267001 A JP2001267001 A JP 2001267001A JP 4680448 B2 JP4680448 B2 JP 4680448B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- latch unit
- master latch
- nmos
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
- H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Description
【０００１】
【発明の属する技術分野】
本発明は、小振幅データをサンプリングし、ラッチすることによりＣＭＯＳレベルの信号を出力するサンプリングレシーバーに関する。
【０００２】
【従来の技術】
例えばＤＲＡＭ等の半導体記憶素子から読み出された小振幅データをサンプリングし、ラッチすることによりＣＭＯＳレベルの信号として出力するために、小振幅データが入力される差動入力トランジスタ対及び、該差動入力トランジスタ対の出力をラッチするラッチ部とからなるマスターラッチ部と、該マスターラッチ部の出力をラッチして、ＣＭＯＳレベルのラッチ信号を出力するスレーブラッチ部によって構成されたサンプリングレシーバーが用いられている。
【０００３】
図１０は、従来のこの種のサンプリングレシーバーの例を示す回路図である。
図１０において、入力端子３１，３２に外部からの小振幅データ（ＩＮ＋，ＩＮ−）が入力される差動接続されたＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタ）４１，４２は、そのソース電極が共通接続されて電流供給用ＮＭＯＳトランジスタ４０を介して接地される。ＮＭＯＳトランジスタ４０のゲート電極にはサンプリング動作制御用のクロック信号ＣＬＫが入力される。
【０００４】
差動入力トランジスタ対を構成するＮＭＯＳトランジスタ４１，４２のドレイン電極はＮＭＯＳトランジスタ４３，４４のソース電極と接続される。ＮＭＯＳトランジスタ４３とＰチャンネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ）４５により第１のＣＭＯＳインバータが構成され、ＮＭＯＳトランジスタ４４とＰＭＯＳトランジスタ４６により第２のＣＭＯＳインバータが構成されている。
【０００５】
これらの第１及び第２のＣＭＯＳインバータは互いに交差接続されて双安定回路を構成している。ＰＭＯＳトランジスタ４７，４８と、ＮＭＯＳトランジスタ４９は、この双安定回路の動作を制御するためのトランジスタであり、ＰＭＯＳトランジスタ４７，４８のゲート電極に入力されるクロック信号ＣＬＫにより、信号ラッチ動作が制御される。
【０００６】
これらのＮＭＯＳトランジスタ４０〜４４，４９およびＰＭＯＳトランジスタ４５〜４８により、サンプリングレシーバー内のマスターラッチ部が構成され、その出力（Ｄ，Ｄ＊）がスレーブラッチ部を構成するＳＲ−Ｆ／Ｆ（セットリセット型フリップフロップ）回路５０に入力される。
【０００７】
ＰＭＯＳトランジスタ４７，４８は、そのソースドレイン間がＰＭＯＳトランジスタ４５，４６とそれぞれ並列に接続され、次の信号ラッチに備えるために、マスターラッチ部におけるラッチ解放時にオンとなってマスターラッチ部の各出力（Ｄ，Ｄ＊）を“Ｈ”レベルにする。また、ＮＭＯＳトランジスタ４９は、そのゲート電極に電源電圧ＶＤＤが供給されることにより一定の抵抗値を有した状態で常時オンとなっており、マスターラッチ部におけるラッチ解放後、次の入力信号のラッチ動作に対処するために、ＮＭＯＳトランジスタ４３，４４のソース電極を等しくする。
【０００８】
次に、図１０に示す従来のサンプリングレシーバーの動作について、図１１に示すタイミングチャートを参照して説明する。
【０００９】
最初に端子３３に入力されるクロックＣＬＫが“Ｌ”レベルの状態のとき、ＮＭＯＳトランジスタ４０はオフ、ＰＭＯＳトランジスタ４７，４８はオンとなっているので、差動入力トランジスタ対は電流供給が遮断されて不動作状態であり、マスターラッチ部の出力（Ｄ，Ｄ＊）はＰＭＯＳトランジスタ４７，４８によりいずれも“Ｈ”レベルとなっている。従って、スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路５０の出力（Ｑ，Ｑ＊）は変化しない。
【００１０】
この状態で、端子３３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ４０がオン、ＰＭＯＳトランジスタ４７，４８はオフとなるので、マスターラッチ部を構成する差動入力トランジスタ対及び双安定回路が動作状態となって入力信号のサンプリングが実行される。この時差動入力端子３１，３２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が高レベル、ＩＮ−が低レベルであるので、ＮＭＯＳトランジスタ４１を流れる電流は増加してそのドレイン電圧が下降し、ＮＭＯＳトランジスタ４２を流れる電流は減少してそのドレイン電圧は上昇する。
【００１１】
その結果、ＮＭＯＳトランジスタ４１と直列に接続されているＮＭＯＳトランジスタ４３はオン方向に、ＮＭＯＳトランジスタ４２と直列に接続されているＮＭＯＳトランジスタ４４はオフに遷移し、ＮＭＯＳトランジスタ４３，４４およびＰＭＯＳトランジスタ４５、４６からなる双安定回路の正帰還動作により、ＮＭＯＳトランジスタ４３とＰＭＯＳトランジスタ４６がオン、ＮＭＯＳトランジスタ４４とＰＭＯＳトランジスタ４５がオフとなるので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄは“Ｈ”レベルのままであるが、出力Ｄ＊は“Ｌ”レベルに遷移し、この出力Ｄ＊の立ち下がりによりＳＲ−Ｆ／Ｆ回路５０をリセットする。従って、出力Ｑは“Ｌ”レベルにラッチされ、出力Ｑ＊は“Ｈ”レベルにラッチされる。
【００１２】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ４０はオフ、ＰＭＯＳトランジスタ４７，４８はオンとなるので、差動入力トランジスタ対は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルに遷移し、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００１３】
次に、クロックＣＬＫが“Ｈ”レベルに遷移すると、差動入力トランジスタ対及び双安定回路が再び動作状態となって入力信号のサンプリングが実行される。この時の差動入力端子３１，３２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が低レベル、ＩＮ−が高レベルであるので、ＮＭＯＳトランジスタ４２のドレイン電圧が下降し、ＮＭＯＳトランジスタ４１のドレイン電圧が上昇する。
【００１４】
その結果、ＮＭＯＳトランジスタ４２と直列に接続されているＮＭＯＳトランジスタ４４はオンに、ＮＭＯＳトランジスタ４１と直列に接続されているＮＭＯＳトランジスタ４３はオフに遷移し、ＰＭＯＳトランジスタ４５はオン、ＰＭＯＳトランジスタ４６はオフとなるので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄ＊は“Ｈ”レベルのままであるが、出力Ｄは“Ｌ”レベルに遷移してその立ち下がり出力によりＳＲ−Ｆ／Ｆ回路５０はセットされ、出力Ｑは“Ｈ”レベルにラッチされ、出力Ｑ＊は“Ｌ”レベルにラッチされる。
【００１５】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ４０はオフ、ＰＭＯＳトランジスタ４７，４８はオンとなるので、差動入力トランジスタ対及び双安定回路は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなるが、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００１６】
以下、同様にして端子３３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移する毎に、その時点における小振幅データ（ＩＮ＋，ＩＮ−）の状態がＣＭＯＳレベルに変換されてラッチされる。
【００１７】
この従来のサンプリングレシーバーにおいては、マスターラッチ部の双安定回路を構成するＮＭＯＳトランジスタ４３及びＰＭＯＳトランジスタ４５とＮＭＯＳトランジスタ４４及びＰＭＯＳトランジスタ４６とからなる２つのＣＭＯＳインバータは、サンプリング時のみ動作する差動入力トランジスタ対及び電流供給トランジスタと直列に接続されているために、上記２つのＣＭＯＳインバータが電源端子と接地間に直接接続されている場合に発生するサンプリング時における過渡的な貫通電流を低減することができ、低消費電力化を図ることができる利点がある。
【００１８】
【発明が解決しようとする課題】
上記従来のサンプリングレシーバーにおいては、小振幅データを取り込むサンプリングレシーバー内のマスターラッチ部のＮＭＯＳトランジスタ４３，４４と差動入力トランジスタ対を構成するＮＭＯＳトランジスタ４１，４２とがそれぞれ直列に接続される回路構成となっているために、外部からの小振幅データ（ＩＮ＋，ＩＮ−）をクロックＣＬＫの“Ｈ”パルスでサンプリングし、マスターラッチ部でＣＭＯＳへのレベル変換を行ってスレーブラッチ部へ立ち下がり信号（ＤまたはＤ＊）を出力するときの出力インピーダンスは、ＮＭＯＳトランジスタ４０，４２，４４またはＮＭＯＳトランジスタ４０，４１，４３からなる３段の直列接続された各ＮＭＯＳトランジスタのソースドレイン間インピーダンスの和となるため、その出力インピーダンスが大きくなるという問題がある。
【００１９】
その結果、マスターラッチ部の出力信号立ち下がり時の時定数が比較的大きな値となり、トランジスタの駆動能力が小さくみえるため、その立ち下がり遅延時間が大きくなって、ＳＲ−Ｆ／Ｆ回路５０からなる次段のスレーブラッチ部のラッチ動作に遅延が生ずる。
【００２０】
一方、近年信号処理の高速化に伴って、サンプリングレシーバーによるデータサンプリングを行うためのクロック周波数はますます高くなる傾向にあり、それに伴って信号ラッチ動作の高速化を図る必要があるが、スレーブラッチ部のラッチ動作完了前にクロックが反転する程マスターラッチ部の立ち下がり遅延時間が大きくなると、その動作遅延により正常なラッチ動作が困難となり、誤ったラッチ出力を発生する虞がある。
【００２１】
本発明の目的は、上記問題点に鑑み、低消費電力化を図りつつ、サンプリング時のラッチの立ち下がり遅延時間を小さくし、ラッチ動作の高速化が可能な手段を提供することにある。
【００２２】
本発明の他の目的は、上記ラッチ動作の高速化を可能とすると共に、入力信号のコモンモードレベルの拡大が可能な手段を提供することにある。
【００２３】
【課題を解決するための手段】
本発明のサンプリングレシーバーは、小振幅データを取り込むサンプリングレシーバー内のマスターラッチ部のＮチャンネルトランジスタが、マスターラッチ部の出力端子に対して、差動入力トランジスタ対と並列に接続されるように構成することにより、マスターラッチ部の出力インピーダンスを低減したことを特徴とする。
【００２４】
具体的には、小振幅データを取り込んでＣＭＯＳへのレベル変換を行うマスターラッチ部と、前記マスターラッチ部の出力を保持するスレーブラッチ部とからなるサンプリングレシーバーにおいて、前記マスターラッチ部は、ソース電極が共通接続されてクロック信号により動作制御されるとともに各ゲート電極に前記小振幅データが入力され各ドレイン電極から差動信号を出力する一対のＮＭＯＳトランジスタからなるＮチャンネル差動入力トランジスタ対と、前記クロック信号により動作制御され、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタとからなる２つのＣＭＯＳインバータが互いに交差接続されることにより双安定動作を行ってマスターラッチ信号を出力する双安定回路とを備え、かつ、前記Ｎチャンネル差動入力トランジスタ対のドレイン電極を前記双安定回路の出力端子と並列に接続したことを特徴とする。
【００２５】
本実施形態によれば、外部からの小振幅データ（ＩＮ＋，ＩＮ−）をクロックＣＬＫの“Ｈ”パルスでサンプリングした差動入力トランジスタ対からの出力と、マスターラッチ部でのラッチ出力とが並列に接続されるので、その立ち下がり信号（ＤまたはＤ＊）を出力する出力端子の出力インピーダンスは、差動入力対を構成するトランジスタと電流供給用トランジスタとが直列接続された２段のＮＭＯＳトランジスタのインピーダンスとなり、従来例よりもその出力インピーダンスが小さくなるので、その駆動能力が大きくなって、ラッチの立ち下がり遅延時間を小さくすることができ、ラッチおよびサンプリングレシーバー動作の高速化を図ることが可能となる。
【００２６】
また、本発明のサンプリングレシーバーの他の実施形態では、前記小振幅データが入力される差動入力トランジスタ対として、Ｎチャンネル差動入力トランジスタ対とＰチャンネル差動入力トランジスタ対とを並列に設けたことを特徴とする。
【００２７】
この実施形態によれば、前記小振幅データのコモンモード電圧値が、一方の差動入力トランジスタ対がカットオフモードとなるような低いあるいは高い電圧値の場合であっても、少なくとも一方の差動入力トランジスタ対の動作は保証され、差動入力信号のコモンモードレンジを拡大することができる。
【００２８】
【発明の実施の形態】
図１は、本発明の第１の実施形態を示す回路図である。図１において、ＮＭＯＳトランジスタ１１，１２，１３，１４，１７，１８およびＰＭＯＳトランジスタ１５，１６，１９，２０により、サンプリングレシーバー内のマスターラッチ部が構成され、その出力（Ｄ，Ｄ＊）がスレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路５０に入力される。
【００２９】
入力端子１，２に外部からの小振幅データ（ＩＮ＋，ＩＮ−）が入力される差動接続されたＮＭＯＳトランジスタ１３，１４（差動入力トランジスタ対）のソース電極は共通接続され、電流供給用ＮＭＯＳトランジスタ１１を介して接地される。電流供給用ＮＭＯＳトランジスタ１１のゲート電極にはクロック信号ＣＬＫが入力され、信号サンプリング時にオンとなって差動入力トランジスタ対を動作状態にする。
【００３０】
ＮＭＯＳトランジスタ１３のドレイン電極は、ＮＭＯＳトランジスタ１７及びＰＭＯＳトランジスタ１５からなるＣＭＯＳインバータのドレイン電極および，ＰＭＯＳトランジスタ１９のドレイン電極と接続され、ＮＭＯＳトランジスタ１４のドレイン電極は、ＮＭＯＳトランジスタ１８及びＰＭＯＳトランジスタ１６からなるＣＭＯＳインバータのドレイン電極および，ＰＭＯＳトランジスタ２０のドレイン電極と接続される。
【００３１】
ＰＭＯＳトランジスタ１５及びＮＭＯＳトランジスタ１７とからなるＣＭＯＳインバータとＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１８とからなるＣＭＯＳインバータは、互いに交差接続されて双安定回路構成となっている。この双安定回路によりマスターラッチ部におけるラッチ動作が行われる。
【００３２】
ＰＭＯＳトランジスタ１９，２０は、ＰＭＯＳトランジスタ１５，１６とそのドレイン・ソース間がそれぞれ並列に接続されており、次の信号ラッチに備えるために、マスターラッチ部におけるラッチ解放時にオンとなってマスターラッチ部の各出力（Ｄ，Ｄ＊）を“Ｈ”レベルにする。ＮＭＯＳトランジスタ１２は、信号ラッチ動作時に双安定回路に電流を供給すると共に、双安定回路を構成する各ＣＭＯＳインバータの遷移過程において貫通電流が流れるのを阻止する。
【００３３】
次に、本実施形態のサンプリングレシーバーの動作について、図２に示すタイミングチャートを参照して説明する。
【００３４】
最初に端子３に入力されるクロックＣＬＫが“Ｌ”レベルの状態のとき、ＮＭＯＳトランジスタ１１，１２はオフ、ＰＭＯＳトランジスタ１９，２０はオンとなっているので、差動入力トランジスタ対は電流が供給されないため不動作状態であり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなり、スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路５０の出力（Ｑ，Ｑ＊）は変化しない。
【００３５】
この状態で、端子３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２はオン、ＰＭＯＳトランジスタ１９，２０はオフとなるので、マスターラッチ部を構成する差動入力トランジスタ対及び双安定回路が動作状態となって入力信号のサンプリングが実行される。この時差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が高レベル、ＩＮ−が低レベルであるので、ＮＭＯＳトランジスタ１３を流れる電流は増加してそのドレイン電圧が下降し、ＮＭＯＳトランジスタ１４を流れる電流は減少してそのドレイン電圧は上昇する。
【００３６】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオフ方向に、ＰＭＯＳトランジスタ１６はオン方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオン方向に、ＰＭＯＳトランジスタ１５はオフ方向に遷移するので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄは“Ｈ”レベルのままであるが、出力Ｄ＊は“Ｌ”レベルに遷移し、ＳＲ−Ｆ／Ｆ回路５０はリセットされる。従って、出力Ｑは“Ｌ”レベルにラッチされ、出力Ｑ＊は“Ｈ”レベルにラッチされる。
【００３７】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２はオフ、ＰＭＯＳトランジスタ１９，２０はオンとなるので、差動入力トランジスタ対及び双安定回路は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなるが、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００３８】
次に、クロックＣＬＫが“Ｈ”レベルに遷移すると、差動入力トランジスタ対及び双安定回路が再び動作状態となって入力信号のサンプリングが実行される。この時の差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が低レベル、ＩＮ−が高レベルであるので、ＮＭＯＳトランジスタ１４のドレイン電圧が下降し、ＮＭＯＳトランジスタ１３のドレイン電圧が上昇する。
【００３９】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオン方向に、ＰＭＯＳトランジスタ１６はオフ方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオフ方向に、ＰＭＯＳトランジスタ１５はオン方向に遷移するので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄが“Ｌ”レベルに遷移し、出力Ｄ＊は“Ｈ”レベルのままとなり、ＳＲ−Ｆ／Ｆ回路５０はセットされる。従って、出力Ｑは“Ｈ”レベルにラッチされ、出力Ｑ＊は“Ｌ”レベルにラッチされる。
【００４０】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２はオフ、ＰＭＯＳトランジスタ１９，２０はオンとなるので、差動入力トランジスタ対及び双安定回路は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなるが、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｈ”レベル、出力Ｑ＊が“Ｌ”レベルにラッチされた状態を維持する。
【００４１】
以下、同様にして端子３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移する毎に、その時点における小振幅データ（ＩＮ＋，ＩＮ−）の状態がＣＭＯＳレベルに変換されてラッチされる。
【００４２】
本実施形態におけるサンプリングレシーバーにおいては、小振幅データを取り込むサンプリングレシーバー内のマスターラッチ部の出力端子に対して、ＮＭＯＳトランジスタ１７，１８のドレイン電極と差動入力トランジスタ対を構成するＮＭＯＳトランジスタ１３，１４のドレイン電極とがそれぞれ並列に接続される回路構成となっているために、外部からの小振幅データ（ＩＮ＋，ＩＮ−）をクロックＣＬＫの“Ｈ”パルスでサンプリングし、マスターラッチ部でＣＭＯＳへのレベル変換を行う際に、その立ち下がり信号（ＤまたはＤ＊）を出力する出力端子の出力インピーダンスは、直列接続された２段のＮＭＯＳトランジスタ１１，１３またはＮＭＯＳトランジスタ１１，１４のインピーダンスとなるので、その出力インピーダンスは従来の３段直列接続の場合と比較して小さくなり、その結果、ラッチの立ち下がり遅延時間を小さくすることができラッチ動作の高速化を図ることができる。
【００４３】
さらに、双安定回路を構成するＮＭＯＳトランジスタ１７またはＮＭＯＳトランジスタ１８とＮＭＯＳトランジスタ１２の直列回路が、上記直列接続された２段のＮＭＯＳトランジスタ１１，１３またはＮＭＯＳトランジスタ１１，１４と並列に接続された状態となるので、その出力インピーダンスは一層低下され、図２に示すように、マスターラッチ部における立ち下がり遅延時間はより一層小さくすることができる。
【００４４】
また、本実施形態でも、マスターラッチ部におけるラッチ動作時にオンする電流供給用ＮＭＯＳトランジスタ１１，１２が接続されているので、双安定回路を構成するＣＭＯＳインバータには過渡的な貫通電流が流れることはなく、低消費電力化を図ることができる。
【００４５】
図３は、本発明の第２の実施形態を示す回路図である。第１の実施形態では、マスターラッチ部の出力（Ｄ，Ｄ＊）とＮチャンネル差動入力トランジスタ対の出力を並列に接続したが、本実施形態では、更に上記小振幅データを入力するＰチャンネル差動入力トランジスタ対を付加し、その出力をマスターラッチ部の出力（Ｄ，Ｄ＊）に対して並列に接続したことを特徴とする。
【００４６】
ＮＭＯＳトランジスタの場合、そのゲートに入力される電圧がしきい値電圧ＶＴ以下であるとトランジスタがオンとならないため、Ｎチャンネル差動入力トランジスタ対の各ゲート電極に入力される電圧がいずれもしきい値電圧ＶＴ以下の範囲で微小に変化している場合には、Ｎチャンネル差動入力トランジスタ対はその差を検出することができないので、サンプリング回路として動作させることができない。
【００４７】
例えば、図４（ａ）に示すように、入力データのコモンモードレベルＶＣＭがしきい値電圧ＶＴ以上（ＶＣＭ２）の場合には、Ｎチャンネル差動入力トランジスタ対は入力信号の差に応じた信号を出力するが、入力データのコモンモードレベルＶＣＭがしきい値電圧ＶＴ以下（ＶＣＭ１）の場合、Ｎチャンネル差動入力トランジスタ対はいずれもオフ状態であり、入力信号の差に応じた信号は出力されない。
【００４８】
そこで、本実施形態では図３に示すように、ＰＭＯＳトランジスタ２３，２４及び該差動対に電流を供給するＰＭＯＳトランジスタ２５からなるＰチャンネル差動入力トランジスタ対を、図１のＮチャンネル差動入力トランジスタ対（ＮＭＯＳトランジスタ１３，１４，１１）と並列に接続し、ＰＭＯＳトランジスタ２５のゲート電極には、クロックＣＬＫの反転クロックを入力する。その他の構成は第１の実施形態と同様である。
【００４９】
なお、図３では、双安定回路を構成する各ＣＭＯＳインバータ（ＰＭＯＳトランジスタ１５及びＮＭＯＳトランジスタ１７、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１８）にそれぞれ電流供給用ＮＭＯＳトランジスタ２１，２２が接続されているが、これらのトランジスタは図１のように、一つの電流供給用ＮＭＯＳトランジスタ１２で共有させることができる。また、信号ラッチ動作については第１の実施形態と同様であるので、詳細な動作説明は省略する。
【００５０】
本実施形態によれば、図４（ｂ）に示すように、入力コモンモードレベルが、ＮＭＯＳトランジスタのしきい値よりも小さい場合にはＰチャンネル差動入力トランジスタ対が動作し、入力コモンモードレベルが、ＮＭＯＳトランジスタのしきい値よりも大きく、ＰＭＯＳトランジスタのしきい値よりも小さい場合には、Ｐチャンネル差動入力トランジスタ対及びＮチャンネル差動入力トランジスタ対が動作し、ＰＭＯＳトランジスタのしきい値よりも大きい場合には、Ｎチャンネル差動入力トランジスタ対が動作するので、全ての入力コモンモードレベルにおいて、差動入力トランジスタ対を動作させることが可能となる。
【００５１】
図５は、本発明の第３の実施形態を示す回路図である。第２の実施形態では、ＰＭＯＳトランジスタ２３，２４及び該差動対に電流を供給するＰＭＯＳトランジスタ２５からなるＰチャンネル差動入力トランジスタ対を、Ｎチャンネル差動入力トランジスタ対（ＮＭＯＳトランジスタ１３，１４，１１）と並列に接続したが、本実施形態では、上記Ｐチャンネル差動入力トランジスタ対における電流供給用ＰＭＯＳトランジスタ２５を省き、ＰＭＯＳトランジスタ２３，２４のソース電極を直接高電位電源（ＶＤＤ）端子に接続している。
【００５２】
本実施形態では、ＰＭＯＳトランジスタ２３，２４は、入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）に対する差動増幅機能はないが、ＰＭＯＳトランジスタ２３，２４の各ドレインには、小振幅データ（ＩＮ＋，ＩＮ−）の電位差に対応した電圧差が生ずるので、この電圧差を用いてマスターラッチ部の双安定回路を駆動することによりラッチ動作を行わせることができる。従って、本実施形態でも入力データのコモンモードレベルの拡大が可能である。
【００５３】
図６は、本発明の第４の実施形態を示す回路図である。本実施の形態は、入力データの受信にＮチャンネル差動入力トランジスタ対を用いた第１の実施形態のマスターラッチ部（以下、ＮＭＯＳ型マスターラッチ部）と、入力データの受信にＰチャンネル差動入力トランジスタ対を用いたマスターラッチ部（以下、ＰＭＯＳ型マスターラッチ部）とを並列に接続し、これら２組の出力を平均化することにより、入力データのコモンモードレベルの拡大と、一層の低消費電力化を図っている。
【００５４】
図６において、ＮＭＯＳ型マスターラッチ部Ａは、第１の実施形態のマスターラッチ部と同一の構成を備えており、一方、ＰＭＯＳ型マスターラッチ部Ｂは、ＮＭＯＳ型マスターラッチ部ＡにおけるＮＭＯＳトランジスタをＰＭＯＳトランジスタに、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換えるとともに、電源端子（高電位電源端子）と接地端子（低電位電源端子）を入れ替えた構成となっている。各マスターラッチ部のクロック端子３ａ，３ｂに入力されるクロック信号は、ＮＭＯＳ型マスターラッチ部ＡとＰＭＯＳ型マスターラッチ部Ｂでは互いに反転したクロック信号となっている。
【００５５】
スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路は、差動型ＳＲ−Ｆ／Ｆ回路７０によって構成されており、そのセット端子にＮＭＯＳ型マスターラッチ部Ａの出力Ｄａが入力され、反転セット端子にＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂが入力され、リセット端子にＮＭＯＳ型マスターラッチ部Ａの出力Ｄａ＊が入力され、反転リセット端子にＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂ＊が入力される。
【００５６】
また、ＮＭＯＳ型マスターラッチ部Ａの出力ＤａとＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂの間およびＮＭＯＳ型マスターラッチ部Ａの出力Ｄａ＊とＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂ＊の間には、それぞれクロス結合されたインバータ６１，６２およびインバータ６３，６４が接続されている。
【００５７】
次に、本実施形態のサンプリングレシーバーの動作について、図７に示すタイミングチャートを参照して説明する。
【００５８】
最初に端子３ａに入力されるクロックＣＬＫａが“Ｌ”レベル、端子３ｂに入力されるクロックＣＬＫｂが“Ｈ”レベルの状態のとき、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオフ、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオンとなっているので、各マスターラッチ部の差動入力トランジスタ対は電流が供給されないため不動作状態であり、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）はいずれも“Ｈ”レベル、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）はいずれも“Ｌ”レベルとなり、スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路７０の出力（Ｑ，Ｑ＊）は変化しない。
【００５９】
この状態で、端子３ａに入力されるクロックＣＬＫａが“Ｈ”レベルに遷移し、端子３ｂに入力されるクロックＣＬＫｂが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオン、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオフとなるので、各マスターラッチ部を構成する差動入力トランジスタ対及び双安定回路が動作状態となって入力信号のサンプリングが実行される。
【００６０】
この時差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が高レベル、ＩＮ−が低レベルであるので、ＮＭＯＳ型マスターラッチ部ＡのＮＭＯＳトランジスタ１３を流れる電流は増加してそのドレイン電圧が下降し、ＮＭＯＳトランジスタ１４を流れる電流は減少してそのドレイン電圧は上昇する。
【００６１】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオフ方向に、ＰＭＯＳトランジスタ１６はオン方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオン方向に、ＰＭＯＳトランジスタ１５はオフ方向に遷移するので、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）は、出力Ｄａは“Ｈ”レベルのままであるが、出力Ｄａ＊は“Ｌ”レベルに遷移し、差動型ＳＲ−Ｆ／Ｆ回路７０のリセット端子電圧が立ち下がる。
【００６２】
一方、ＰＭＯＳ型マスターラッチ部ＢのＰＭＯＳトランジスタ５４を流れる電流は増加してそのドレイン電圧が上昇し、ＰＭＯＳトランジスタ５３を流れる電流は減少してそのドレイン電圧は下降する。その結果、そのゲート電極がＰＭＯＳトランジスタ５４のドレイン電極と接続されているＰＭＯＳトランジスタ５７はオフ方向に、ＮＭＯＳトランジスタ５５はオン方向に遷移し、そのゲート電極がＰＭＯＳトランジスタ５３のドレイン電極と接続されているＰＭＯＳトランジスタ５８はオン方向に、ＮＭＯＳトランジスタ５６はオフ方向に遷移するので、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）は、出力Ｄｂは“Ｌ”レベルのままであるが、出力Ｄｂ＊は“Ｈ”レベルに遷移し、差動型ＳＲ−Ｆ／Ｆ回路７０の反転リセット端子電圧が立ち上がる。
【００６３】
このように、差動型ＳＲ−Ｆ／Ｆ回路７０のリセット端子に“Ｈ”から“Ｌ”に立ち下がる電圧が入力され、反転リセット端子に“Ｌ”から“Ｈ”に立ち上がる電圧が入力されることにより差動型ＳＲ−Ｆ／Ｆ回路７０はリセットされ、出力Ｑは“Ｌ”レベルにラッチされ、出力Ｑ＊は“Ｈ”レベルにラッチされる。
【００６４】
その後、クロックＣＬＫａが“Ｌ”レベルに、クロックＣＬＫｂが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオフ、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオンとなるので、各差動入力トランジスタ対及び双安定回路は不動作状態となり、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）はいずれも“Ｈ”レベルに、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）はいずれも“Ｌ”レベルとなるが、差動型ＳＲ−Ｆ／Ｆ回路７０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００６５】
次に、クロックＣＬＫａが“Ｈ”レベルに、クロックＣＬＫｂが“Ｌ”レベルに遷移すると、各差動入力トランジスタ対及び双安定回路が再び動作状態となって入力信号のサンプリングが実行される。この時の差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が低レベル、ＩＮ−が高レベルであるので、ＮＭＯＳ型マスターラッチ部ＡのＮＭＯＳトランジスタ１４のドレイン電圧が下降し、ＮＭＯＳトランジスタ１３のドレイン電圧が上昇する。
【００６６】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオン方向に、ＰＭＯＳトランジスタ１６はオフ方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオフ方向に、ＰＭＯＳトランジスタ１５はオン方向に遷移するので、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）は、出力Ｄａが“Ｌ”レベルに遷移し、出力Ｄａ＊は“Ｈ”レベルのままとなり、差動型ＳＲ−Ｆ／Ｆ回路７０のセット端子電圧が立ち下がる。
【００６７】
一方、ＰＭＯＳ型マスターラッチ部ＢのＰＭＯＳトランジスタ５３を流れる電流は増加してそのドレイン電圧が上昇し、ＰＭＯＳトランジスタ５４を流れる電流は減少してそのドレイン電圧は下降する。その結果、そのゲート電極がＰＭＯＳトランジスタ５３のドレイン電極と接続されているＰＭＯＳトランジスタ５８はオフ方向に、ＮＭＯＳトランジスタ５６はオン方向に遷移し、そのゲート電極がＰＭＯＳトランジスタ５４のドレイン電極と接続されているＰＭＯＳトランジスタ５７はオン方向に、ＮＭＯＳトランジスタ５５はオフ方向に遷移するので、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）は、出力Ｄｂ＊は“Ｌ”レベルのままであるが、出力Ｄｂは“Ｈ”レベルに遷移し、差動型ＳＲ−Ｆ／Ｆ回路７０の反転セット端子電圧が立ち上がる。
【００６８】
このように、差動型ＳＲ−Ｆ／Ｆ回路７０のセット端子に“Ｈ”から“Ｌ”に立ち下がる電圧が入力され、反転セット端子に“Ｌ”から“Ｈ”に立ち上がる電圧が入力されることにより差動型ＳＲ−Ｆ／Ｆ回路７０はセットされ、出力Ｑは“Ｈ”レベルにラッチされ、出力Ｑ＊は“Ｌ”レベルにラッチされる。
【００６９】
その後、クロックＣＬＫａが“Ｌ”レベルに、クロックＣＬＫｂが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオフ、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオンとなるので、各差動入力トランジスタ対及び双安定回路は不動作状態となり、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）はいずれも“Ｈ”レベルに、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）はいずれも“Ｌ”レベルとなるが、差動型ＳＲ−Ｆ／Ｆ回路７０の出力は、出力Ｑが“Ｈ”レベル、出力Ｑ＊が“Ｌ”レベルにラッチされた状態を維持する。
【００７０】
以下、同様にして端子３ａに入力されるクロックＣＬＫａが“Ｌ”レベルから“Ｈ”レベルに遷移し、端子３ｂに入力されるクロックＣＬＫｂが“Ｈ”レベルから“Ｌ”レベルに遷移する毎に、その時点における小振幅データ（ＩＮ＋，ＩＮ−）の状態がＣＭＯＳレベルに変換されてラッチされる。
【００７１】
ＮＭＯＳ型マスターラッチ部Ａの出力ＤａとＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂの間にクロス結合インバータ６１，６２を接続し、ＮＭＯＳ型マスターラッチ部Ａの出力Ｄａ＊とＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂ＊の間にクロス結合インバータ６３，６４を接続することにより、ラッチ特性が更に改善され、一層のコモンモードレベル拡大と低消費電力化を図ることができる。
【００７２】
図８は、第４の実施形態におけるコモンモードレベル拡大の効果を示す概念図を示しており、図８（ａ）は、第１の実施形態の場合のラッチ動作範囲を示している。第１の実施形態では、ＮＭＯＳ型マスターラッチ部のみが接続されているので、コモンモードレベルがＮＭＯＳトランジスタのしきい値以下となるとラッチ動作が行われなくなる。
【００７３】
一方、第２あるいは第３実施態様のように、ＮＭＯＳ型マスターラッチ部にＰチャンネル差動入力トランジスタ対を付加したり、あるいはＮＭＯＳ型マスターラッチ部とＰＭＯＳ型マスターラッチ部を並列接続することにより動作可能なコモンモードレベルが拡大する。さらに、上記クロス結合型インバータ６１，６２および６３，６４を接続することにより、ＮＭＯＳ型マスターラッチ部とＰＭＯＳ型マスターラッチ部との間でラッチ動作が相補的に実行されるので、図８（ｂ）に実線で示すように良好なコモンモードレベル／ラッチ特性が得られる。
【００７４】
図９は、第４の実施形態における低消費電力効果を示すグラフであり、図９（ａ）は、第１の実施形態の消費電力特性を示し、図９（ｂ）は、第４の実施形態の消費電力特性を示している。第４の実施形態では、２組のクロス結合型インバータにより出力パルスの駆動能力が平均化され、消費電力のコモンモードレベル依存性が低下するために、結果としてより低消費電力化が図られる。
【００７５】
【発明の効果】
本発明の第１の実施形態によれば、外部からのデータが入力される差動入力トランジスタ対の出力と、マスターラッチ部でのラッチ動作を行う双安定回路の出力とが並列に接続されるので、サンプリング信号を出力する出力端子の出力インピーダンスを低下することができる。その結果、その駆動能力が大きくなってラッチの立ち下がり遅延時間を小さくすることができるので、ラッチおよびサンプリングレシーバー動作の高速化を図ることができる。
【００７６】
また、本発明の第２乃至第４の実施形態によれば、上記高速化に加えて、コモンモードレベルの拡大、あるいは更なる低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施形態を示す回路図である。
【図４】第２の実施形態の動作を説明するための図である。
【図５】本発明の第３の実施形態を示す回路図である。
【図６】本発明の第４の実施形態を示す回路図である。
【図７】第４の実施形態の動作を説明するためのタイミングチャートである。
【図８】本発明におけるコモンモード拡大効果を説明するための図である。
【図９】本発明における消費電力を説明するための図である。
【図１０】従来例を示す回路図である。
【図１１】従来例の動作を説明するためのタイミングチャートである。
【符号の説明】
１，２，３１，３２ 入力端子
３，３ａ，３ｂ，３３ クロック入力端子
４，５ ラッチ出力端子
６，３６ 電源端子（高電位電源端子）
７，３７ 接地端子（低電位電源端子）
１１〜１４，１７，１８，２１，２２，４０〜４４，４９，５５，５６，５９，６０ ＮＭＯＳトランジスタ
１５，１６，１９，２０，２３〜２５，４５〜４８，５１〜５４，５７，５８ＰＭＯＳトランジスタ
５０ ＳＲ−Ｆ／Ｆ回路
２６，２７，６１〜６４ インバータ
７０ 差動型ＳＲ−Ｆ／Ｆ回路
Ａ ＮＭＯＳ型マスターラッチ部
Ｂ ＰＭＯＳ型マスターラッチ部
【発明の属する技術分野】
本発明は、小振幅データをサンプリングし、ラッチすることによりＣＭＯＳレベルの信号を出力するサンプリングレシーバーに関する。
【０００２】
【従来の技術】
例えばＤＲＡＭ等の半導体記憶素子から読み出された小振幅データをサンプリングし、ラッチすることによりＣＭＯＳレベルの信号として出力するために、小振幅データが入力される差動入力トランジスタ対及び、該差動入力トランジスタ対の出力をラッチするラッチ部とからなるマスターラッチ部と、該マスターラッチ部の出力をラッチして、ＣＭＯＳレベルのラッチ信号を出力するスレーブラッチ部によって構成されたサンプリングレシーバーが用いられている。
【０００３】
図１０は、従来のこの種のサンプリングレシーバーの例を示す回路図である。
図１０において、入力端子３１，３２に外部からの小振幅データ（ＩＮ＋，ＩＮ−）が入力される差動接続されたＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタ）４１，４２は、そのソース電極が共通接続されて電流供給用ＮＭＯＳトランジスタ４０を介して接地される。ＮＭＯＳトランジスタ４０のゲート電極にはサンプリング動作制御用のクロック信号ＣＬＫが入力される。
【０００４】
差動入力トランジスタ対を構成するＮＭＯＳトランジスタ４１，４２のドレイン電極はＮＭＯＳトランジスタ４３，４４のソース電極と接続される。ＮＭＯＳトランジスタ４３とＰチャンネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ）４５により第１のＣＭＯＳインバータが構成され、ＮＭＯＳトランジスタ４４とＰＭＯＳトランジスタ４６により第２のＣＭＯＳインバータが構成されている。
【０００５】
これらの第１及び第２のＣＭＯＳインバータは互いに交差接続されて双安定回路を構成している。ＰＭＯＳトランジスタ４７，４８と、ＮＭＯＳトランジスタ４９は、この双安定回路の動作を制御するためのトランジスタであり、ＰＭＯＳトランジスタ４７，４８のゲート電極に入力されるクロック信号ＣＬＫにより、信号ラッチ動作が制御される。
【０００６】
これらのＮＭＯＳトランジスタ４０〜４４，４９およびＰＭＯＳトランジスタ４５〜４８により、サンプリングレシーバー内のマスターラッチ部が構成され、その出力（Ｄ，Ｄ＊）がスレーブラッチ部を構成するＳＲ−Ｆ／Ｆ（セットリセット型フリップフロップ）回路５０に入力される。
【０００７】
ＰＭＯＳトランジスタ４７，４８は、そのソースドレイン間がＰＭＯＳトランジスタ４５，４６とそれぞれ並列に接続され、次の信号ラッチに備えるために、マスターラッチ部におけるラッチ解放時にオンとなってマスターラッチ部の各出力（Ｄ，Ｄ＊）を“Ｈ”レベルにする。また、ＮＭＯＳトランジスタ４９は、そのゲート電極に電源電圧ＶＤＤが供給されることにより一定の抵抗値を有した状態で常時オンとなっており、マスターラッチ部におけるラッチ解放後、次の入力信号のラッチ動作に対処するために、ＮＭＯＳトランジスタ４３，４４のソース電極を等しくする。
【０００８】
次に、図１０に示す従来のサンプリングレシーバーの動作について、図１１に示すタイミングチャートを参照して説明する。
【０００９】
最初に端子３３に入力されるクロックＣＬＫが“Ｌ”レベルの状態のとき、ＮＭＯＳトランジスタ４０はオフ、ＰＭＯＳトランジスタ４７，４８はオンとなっているので、差動入力トランジスタ対は電流供給が遮断されて不動作状態であり、マスターラッチ部の出力（Ｄ，Ｄ＊）はＰＭＯＳトランジスタ４７，４８によりいずれも“Ｈ”レベルとなっている。従って、スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路５０の出力（Ｑ，Ｑ＊）は変化しない。
【００１０】
この状態で、端子３３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ４０がオン、ＰＭＯＳトランジスタ４７，４８はオフとなるので、マスターラッチ部を構成する差動入力トランジスタ対及び双安定回路が動作状態となって入力信号のサンプリングが実行される。この時差動入力端子３１，３２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が高レベル、ＩＮ−が低レベルであるので、ＮＭＯＳトランジスタ４１を流れる電流は増加してそのドレイン電圧が下降し、ＮＭＯＳトランジスタ４２を流れる電流は減少してそのドレイン電圧は上昇する。
【００１１】
その結果、ＮＭＯＳトランジスタ４１と直列に接続されているＮＭＯＳトランジスタ４３はオン方向に、ＮＭＯＳトランジスタ４２と直列に接続されているＮＭＯＳトランジスタ４４はオフに遷移し、ＮＭＯＳトランジスタ４３，４４およびＰＭＯＳトランジスタ４５、４６からなる双安定回路の正帰還動作により、ＮＭＯＳトランジスタ４３とＰＭＯＳトランジスタ４６がオン、ＮＭＯＳトランジスタ４４とＰＭＯＳトランジスタ４５がオフとなるので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄは“Ｈ”レベルのままであるが、出力Ｄ＊は“Ｌ”レベルに遷移し、この出力Ｄ＊の立ち下がりによりＳＲ−Ｆ／Ｆ回路５０をリセットする。従って、出力Ｑは“Ｌ”レベルにラッチされ、出力Ｑ＊は“Ｈ”レベルにラッチされる。
【００１２】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ４０はオフ、ＰＭＯＳトランジスタ４７，４８はオンとなるので、差動入力トランジスタ対は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルに遷移し、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００１３】
次に、クロックＣＬＫが“Ｈ”レベルに遷移すると、差動入力トランジスタ対及び双安定回路が再び動作状態となって入力信号のサンプリングが実行される。この時の差動入力端子３１，３２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が低レベル、ＩＮ−が高レベルであるので、ＮＭＯＳトランジスタ４２のドレイン電圧が下降し、ＮＭＯＳトランジスタ４１のドレイン電圧が上昇する。
【００１４】
その結果、ＮＭＯＳトランジスタ４２と直列に接続されているＮＭＯＳトランジスタ４４はオンに、ＮＭＯＳトランジスタ４１と直列に接続されているＮＭＯＳトランジスタ４３はオフに遷移し、ＰＭＯＳトランジスタ４５はオン、ＰＭＯＳトランジスタ４６はオフとなるので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄ＊は“Ｈ”レベルのままであるが、出力Ｄは“Ｌ”レベルに遷移してその立ち下がり出力によりＳＲ−Ｆ／Ｆ回路５０はセットされ、出力Ｑは“Ｈ”レベルにラッチされ、出力Ｑ＊は“Ｌ”レベルにラッチされる。
【００１５】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ４０はオフ、ＰＭＯＳトランジスタ４７，４８はオンとなるので、差動入力トランジスタ対及び双安定回路は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなるが、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００１６】
以下、同様にして端子３３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移する毎に、その時点における小振幅データ（ＩＮ＋，ＩＮ−）の状態がＣＭＯＳレベルに変換されてラッチされる。
【００１７】
この従来のサンプリングレシーバーにおいては、マスターラッチ部の双安定回路を構成するＮＭＯＳトランジスタ４３及びＰＭＯＳトランジスタ４５とＮＭＯＳトランジスタ４４及びＰＭＯＳトランジスタ４６とからなる２つのＣＭＯＳインバータは、サンプリング時のみ動作する差動入力トランジスタ対及び電流供給トランジスタと直列に接続されているために、上記２つのＣＭＯＳインバータが電源端子と接地間に直接接続されている場合に発生するサンプリング時における過渡的な貫通電流を低減することができ、低消費電力化を図ることができる利点がある。
【００１８】
【発明が解決しようとする課題】
上記従来のサンプリングレシーバーにおいては、小振幅データを取り込むサンプリングレシーバー内のマスターラッチ部のＮＭＯＳトランジスタ４３，４４と差動入力トランジスタ対を構成するＮＭＯＳトランジスタ４１，４２とがそれぞれ直列に接続される回路構成となっているために、外部からの小振幅データ（ＩＮ＋，ＩＮ−）をクロックＣＬＫの“Ｈ”パルスでサンプリングし、マスターラッチ部でＣＭＯＳへのレベル変換を行ってスレーブラッチ部へ立ち下がり信号（ＤまたはＤ＊）を出力するときの出力インピーダンスは、ＮＭＯＳトランジスタ４０，４２，４４またはＮＭＯＳトランジスタ４０，４１，４３からなる３段の直列接続された各ＮＭＯＳトランジスタのソースドレイン間インピーダンスの和となるため、その出力インピーダンスが大きくなるという問題がある。
【００１９】
その結果、マスターラッチ部の出力信号立ち下がり時の時定数が比較的大きな値となり、トランジスタの駆動能力が小さくみえるため、その立ち下がり遅延時間が大きくなって、ＳＲ−Ｆ／Ｆ回路５０からなる次段のスレーブラッチ部のラッチ動作に遅延が生ずる。
【００２０】
一方、近年信号処理の高速化に伴って、サンプリングレシーバーによるデータサンプリングを行うためのクロック周波数はますます高くなる傾向にあり、それに伴って信号ラッチ動作の高速化を図る必要があるが、スレーブラッチ部のラッチ動作完了前にクロックが反転する程マスターラッチ部の立ち下がり遅延時間が大きくなると、その動作遅延により正常なラッチ動作が困難となり、誤ったラッチ出力を発生する虞がある。
【００２１】
本発明の目的は、上記問題点に鑑み、低消費電力化を図りつつ、サンプリング時のラッチの立ち下がり遅延時間を小さくし、ラッチ動作の高速化が可能な手段を提供することにある。
【００２２】
本発明の他の目的は、上記ラッチ動作の高速化を可能とすると共に、入力信号のコモンモードレベルの拡大が可能な手段を提供することにある。
【００２３】
【課題を解決するための手段】
本発明のサンプリングレシーバーは、小振幅データを取り込むサンプリングレシーバー内のマスターラッチ部のＮチャンネルトランジスタが、マスターラッチ部の出力端子に対して、差動入力トランジスタ対と並列に接続されるように構成することにより、マスターラッチ部の出力インピーダンスを低減したことを特徴とする。
【００２４】
具体的には、小振幅データを取り込んでＣＭＯＳへのレベル変換を行うマスターラッチ部と、前記マスターラッチ部の出力を保持するスレーブラッチ部とからなるサンプリングレシーバーにおいて、前記マスターラッチ部は、ソース電極が共通接続されてクロック信号により動作制御されるとともに各ゲート電極に前記小振幅データが入力され各ドレイン電極から差動信号を出力する一対のＮＭＯＳトランジスタからなるＮチャンネル差動入力トランジスタ対と、前記クロック信号により動作制御され、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタとからなる２つのＣＭＯＳインバータが互いに交差接続されることにより双安定動作を行ってマスターラッチ信号を出力する双安定回路とを備え、かつ、前記Ｎチャンネル差動入力トランジスタ対のドレイン電極を前記双安定回路の出力端子と並列に接続したことを特徴とする。
【００２５】
本実施形態によれば、外部からの小振幅データ（ＩＮ＋，ＩＮ−）をクロックＣＬＫの“Ｈ”パルスでサンプリングした差動入力トランジスタ対からの出力と、マスターラッチ部でのラッチ出力とが並列に接続されるので、その立ち下がり信号（ＤまたはＤ＊）を出力する出力端子の出力インピーダンスは、差動入力対を構成するトランジスタと電流供給用トランジスタとが直列接続された２段のＮＭＯＳトランジスタのインピーダンスとなり、従来例よりもその出力インピーダンスが小さくなるので、その駆動能力が大きくなって、ラッチの立ち下がり遅延時間を小さくすることができ、ラッチおよびサンプリングレシーバー動作の高速化を図ることが可能となる。
【００２６】
また、本発明のサンプリングレシーバーの他の実施形態では、前記小振幅データが入力される差動入力トランジスタ対として、Ｎチャンネル差動入力トランジスタ対とＰチャンネル差動入力トランジスタ対とを並列に設けたことを特徴とする。
【００２７】
この実施形態によれば、前記小振幅データのコモンモード電圧値が、一方の差動入力トランジスタ対がカットオフモードとなるような低いあるいは高い電圧値の場合であっても、少なくとも一方の差動入力トランジスタ対の動作は保証され、差動入力信号のコモンモードレンジを拡大することができる。
【００２８】
【発明の実施の形態】
図１は、本発明の第１の実施形態を示す回路図である。図１において、ＮＭＯＳトランジスタ１１，１２，１３，１４，１７，１８およびＰＭＯＳトランジスタ１５，１６，１９，２０により、サンプリングレシーバー内のマスターラッチ部が構成され、その出力（Ｄ，Ｄ＊）がスレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路５０に入力される。
【００２９】
入力端子１，２に外部からの小振幅データ（ＩＮ＋，ＩＮ−）が入力される差動接続されたＮＭＯＳトランジスタ１３，１４（差動入力トランジスタ対）のソース電極は共通接続され、電流供給用ＮＭＯＳトランジスタ１１を介して接地される。電流供給用ＮＭＯＳトランジスタ１１のゲート電極にはクロック信号ＣＬＫが入力され、信号サンプリング時にオンとなって差動入力トランジスタ対を動作状態にする。
【００３０】
ＮＭＯＳトランジスタ１３のドレイン電極は、ＮＭＯＳトランジスタ１７及びＰＭＯＳトランジスタ１５からなるＣＭＯＳインバータのドレイン電極および，ＰＭＯＳトランジスタ１９のドレイン電極と接続され、ＮＭＯＳトランジスタ１４のドレイン電極は、ＮＭＯＳトランジスタ１８及びＰＭＯＳトランジスタ１６からなるＣＭＯＳインバータのドレイン電極および，ＰＭＯＳトランジスタ２０のドレイン電極と接続される。
【００３１】
ＰＭＯＳトランジスタ１５及びＮＭＯＳトランジスタ１７とからなるＣＭＯＳインバータとＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１８とからなるＣＭＯＳインバータは、互いに交差接続されて双安定回路構成となっている。この双安定回路によりマスターラッチ部におけるラッチ動作が行われる。
【００３２】
ＰＭＯＳトランジスタ１９，２０は、ＰＭＯＳトランジスタ１５，１６とそのドレイン・ソース間がそれぞれ並列に接続されており、次の信号ラッチに備えるために、マスターラッチ部におけるラッチ解放時にオンとなってマスターラッチ部の各出力（Ｄ，Ｄ＊）を“Ｈ”レベルにする。ＮＭＯＳトランジスタ１２は、信号ラッチ動作時に双安定回路に電流を供給すると共に、双安定回路を構成する各ＣＭＯＳインバータの遷移過程において貫通電流が流れるのを阻止する。
【００３３】
次に、本実施形態のサンプリングレシーバーの動作について、図２に示すタイミングチャートを参照して説明する。
【００３４】
最初に端子３に入力されるクロックＣＬＫが“Ｌ”レベルの状態のとき、ＮＭＯＳトランジスタ１１，１２はオフ、ＰＭＯＳトランジスタ１９，２０はオンとなっているので、差動入力トランジスタ対は電流が供給されないため不動作状態であり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなり、スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路５０の出力（Ｑ，Ｑ＊）は変化しない。
【００３５】
この状態で、端子３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２はオン、ＰＭＯＳトランジスタ１９，２０はオフとなるので、マスターラッチ部を構成する差動入力トランジスタ対及び双安定回路が動作状態となって入力信号のサンプリングが実行される。この時差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が高レベル、ＩＮ−が低レベルであるので、ＮＭＯＳトランジスタ１３を流れる電流は増加してそのドレイン電圧が下降し、ＮＭＯＳトランジスタ１４を流れる電流は減少してそのドレイン電圧は上昇する。
【００３６】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオフ方向に、ＰＭＯＳトランジスタ１６はオン方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオン方向に、ＰＭＯＳトランジスタ１５はオフ方向に遷移するので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄは“Ｈ”レベルのままであるが、出力Ｄ＊は“Ｌ”レベルに遷移し、ＳＲ−Ｆ／Ｆ回路５０はリセットされる。従って、出力Ｑは“Ｌ”レベルにラッチされ、出力Ｑ＊は“Ｈ”レベルにラッチされる。
【００３７】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２はオフ、ＰＭＯＳトランジスタ１９，２０はオンとなるので、差動入力トランジスタ対及び双安定回路は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなるが、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００３８】
次に、クロックＣＬＫが“Ｈ”レベルに遷移すると、差動入力トランジスタ対及び双安定回路が再び動作状態となって入力信号のサンプリングが実行される。この時の差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が低レベル、ＩＮ−が高レベルであるので、ＮＭＯＳトランジスタ１４のドレイン電圧が下降し、ＮＭＯＳトランジスタ１３のドレイン電圧が上昇する。
【００３９】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオン方向に、ＰＭＯＳトランジスタ１６はオフ方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオフ方向に、ＰＭＯＳトランジスタ１５はオン方向に遷移するので、マスターラッチ部の出力（Ｄ，Ｄ＊）は、出力Ｄが“Ｌ”レベルに遷移し、出力Ｄ＊は“Ｈ”レベルのままとなり、ＳＲ−Ｆ／Ｆ回路５０はセットされる。従って、出力Ｑは“Ｈ”レベルにラッチされ、出力Ｑ＊は“Ｌ”レベルにラッチされる。
【００４０】
その後、クロックＣＬＫが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２はオフ、ＰＭＯＳトランジスタ１９，２０はオンとなるので、差動入力トランジスタ対及び双安定回路は不動作状態となり、マスターラッチ部の出力（Ｄ，Ｄ＊）はいずれも“Ｈ”レベルとなるが、ＳＲ−Ｆ／Ｆ回路５０の出力は、出力Ｑが“Ｈ”レベル、出力Ｑ＊が“Ｌ”レベルにラッチされた状態を維持する。
【００４１】
以下、同様にして端子３に入力されるクロックＣＬＫが“Ｈ”レベルに遷移する毎に、その時点における小振幅データ（ＩＮ＋，ＩＮ−）の状態がＣＭＯＳレベルに変換されてラッチされる。
【００４２】
本実施形態におけるサンプリングレシーバーにおいては、小振幅データを取り込むサンプリングレシーバー内のマスターラッチ部の出力端子に対して、ＮＭＯＳトランジスタ１７，１８のドレイン電極と差動入力トランジスタ対を構成するＮＭＯＳトランジスタ１３，１４のドレイン電極とがそれぞれ並列に接続される回路構成となっているために、外部からの小振幅データ（ＩＮ＋，ＩＮ−）をクロックＣＬＫの“Ｈ”パルスでサンプリングし、マスターラッチ部でＣＭＯＳへのレベル変換を行う際に、その立ち下がり信号（ＤまたはＤ＊）を出力する出力端子の出力インピーダンスは、直列接続された２段のＮＭＯＳトランジスタ１１，１３またはＮＭＯＳトランジスタ１１，１４のインピーダンスとなるので、その出力インピーダンスは従来の３段直列接続の場合と比較して小さくなり、その結果、ラッチの立ち下がり遅延時間を小さくすることができラッチ動作の高速化を図ることができる。
【００４３】
さらに、双安定回路を構成するＮＭＯＳトランジスタ１７またはＮＭＯＳトランジスタ１８とＮＭＯＳトランジスタ１２の直列回路が、上記直列接続された２段のＮＭＯＳトランジスタ１１，１３またはＮＭＯＳトランジスタ１１，１４と並列に接続された状態となるので、その出力インピーダンスは一層低下され、図２に示すように、マスターラッチ部における立ち下がり遅延時間はより一層小さくすることができる。
【００４４】
また、本実施形態でも、マスターラッチ部におけるラッチ動作時にオンする電流供給用ＮＭＯＳトランジスタ１１，１２が接続されているので、双安定回路を構成するＣＭＯＳインバータには過渡的な貫通電流が流れることはなく、低消費電力化を図ることができる。
【００４５】
図３は、本発明の第２の実施形態を示す回路図である。第１の実施形態では、マスターラッチ部の出力（Ｄ，Ｄ＊）とＮチャンネル差動入力トランジスタ対の出力を並列に接続したが、本実施形態では、更に上記小振幅データを入力するＰチャンネル差動入力トランジスタ対を付加し、その出力をマスターラッチ部の出力（Ｄ，Ｄ＊）に対して並列に接続したことを特徴とする。
【００４６】
ＮＭＯＳトランジスタの場合、そのゲートに入力される電圧がしきい値電圧ＶＴ以下であるとトランジスタがオンとならないため、Ｎチャンネル差動入力トランジスタ対の各ゲート電極に入力される電圧がいずれもしきい値電圧ＶＴ以下の範囲で微小に変化している場合には、Ｎチャンネル差動入力トランジスタ対はその差を検出することができないので、サンプリング回路として動作させることができない。
【００４７】
例えば、図４（ａ）に示すように、入力データのコモンモードレベルＶＣＭがしきい値電圧ＶＴ以上（ＶＣＭ２）の場合には、Ｎチャンネル差動入力トランジスタ対は入力信号の差に応じた信号を出力するが、入力データのコモンモードレベルＶＣＭがしきい値電圧ＶＴ以下（ＶＣＭ１）の場合、Ｎチャンネル差動入力トランジスタ対はいずれもオフ状態であり、入力信号の差に応じた信号は出力されない。
【００４８】
そこで、本実施形態では図３に示すように、ＰＭＯＳトランジスタ２３，２４及び該差動対に電流を供給するＰＭＯＳトランジスタ２５からなるＰチャンネル差動入力トランジスタ対を、図１のＮチャンネル差動入力トランジスタ対（ＮＭＯＳトランジスタ１３，１４，１１）と並列に接続し、ＰＭＯＳトランジスタ２５のゲート電極には、クロックＣＬＫの反転クロックを入力する。その他の構成は第１の実施形態と同様である。
【００４９】
なお、図３では、双安定回路を構成する各ＣＭＯＳインバータ（ＰＭＯＳトランジスタ１５及びＮＭＯＳトランジスタ１７、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１８）にそれぞれ電流供給用ＮＭＯＳトランジスタ２１，２２が接続されているが、これらのトランジスタは図１のように、一つの電流供給用ＮＭＯＳトランジスタ１２で共有させることができる。また、信号ラッチ動作については第１の実施形態と同様であるので、詳細な動作説明は省略する。
【００５０】
本実施形態によれば、図４（ｂ）に示すように、入力コモンモードレベルが、ＮＭＯＳトランジスタのしきい値よりも小さい場合にはＰチャンネル差動入力トランジスタ対が動作し、入力コモンモードレベルが、ＮＭＯＳトランジスタのしきい値よりも大きく、ＰＭＯＳトランジスタのしきい値よりも小さい場合には、Ｐチャンネル差動入力トランジスタ対及びＮチャンネル差動入力トランジスタ対が動作し、ＰＭＯＳトランジスタのしきい値よりも大きい場合には、Ｎチャンネル差動入力トランジスタ対が動作するので、全ての入力コモンモードレベルにおいて、差動入力トランジスタ対を動作させることが可能となる。
【００５１】
図５は、本発明の第３の実施形態を示す回路図である。第２の実施形態では、ＰＭＯＳトランジスタ２３，２４及び該差動対に電流を供給するＰＭＯＳトランジスタ２５からなるＰチャンネル差動入力トランジスタ対を、Ｎチャンネル差動入力トランジスタ対（ＮＭＯＳトランジスタ１３，１４，１１）と並列に接続したが、本実施形態では、上記Ｐチャンネル差動入力トランジスタ対における電流供給用ＰＭＯＳトランジスタ２５を省き、ＰＭＯＳトランジスタ２３，２４のソース電極を直接高電位電源（ＶＤＤ）端子に接続している。
【００５２】
本実施形態では、ＰＭＯＳトランジスタ２３，２４は、入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）に対する差動増幅機能はないが、ＰＭＯＳトランジスタ２３，２４の各ドレインには、小振幅データ（ＩＮ＋，ＩＮ−）の電位差に対応した電圧差が生ずるので、この電圧差を用いてマスターラッチ部の双安定回路を駆動することによりラッチ動作を行わせることができる。従って、本実施形態でも入力データのコモンモードレベルの拡大が可能である。
【００５３】
図６は、本発明の第４の実施形態を示す回路図である。本実施の形態は、入力データの受信にＮチャンネル差動入力トランジスタ対を用いた第１の実施形態のマスターラッチ部（以下、ＮＭＯＳ型マスターラッチ部）と、入力データの受信にＰチャンネル差動入力トランジスタ対を用いたマスターラッチ部（以下、ＰＭＯＳ型マスターラッチ部）とを並列に接続し、これら２組の出力を平均化することにより、入力データのコモンモードレベルの拡大と、一層の低消費電力化を図っている。
【００５４】
図６において、ＮＭＯＳ型マスターラッチ部Ａは、第１の実施形態のマスターラッチ部と同一の構成を備えており、一方、ＰＭＯＳ型マスターラッチ部Ｂは、ＮＭＯＳ型マスターラッチ部ＡにおけるＮＭＯＳトランジスタをＰＭＯＳトランジスタに、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換えるとともに、電源端子（高電位電源端子）と接地端子（低電位電源端子）を入れ替えた構成となっている。各マスターラッチ部のクロック端子３ａ，３ｂに入力されるクロック信号は、ＮＭＯＳ型マスターラッチ部ＡとＰＭＯＳ型マスターラッチ部Ｂでは互いに反転したクロック信号となっている。
【００５５】
スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路は、差動型ＳＲ−Ｆ／Ｆ回路７０によって構成されており、そのセット端子にＮＭＯＳ型マスターラッチ部Ａの出力Ｄａが入力され、反転セット端子にＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂが入力され、リセット端子にＮＭＯＳ型マスターラッチ部Ａの出力Ｄａ＊が入力され、反転リセット端子にＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂ＊が入力される。
【００５６】
また、ＮＭＯＳ型マスターラッチ部Ａの出力ＤａとＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂの間およびＮＭＯＳ型マスターラッチ部Ａの出力Ｄａ＊とＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂ＊の間には、それぞれクロス結合されたインバータ６１，６２およびインバータ６３，６４が接続されている。
【００５７】
次に、本実施形態のサンプリングレシーバーの動作について、図７に示すタイミングチャートを参照して説明する。
【００５８】
最初に端子３ａに入力されるクロックＣＬＫａが“Ｌ”レベル、端子３ｂに入力されるクロックＣＬＫｂが“Ｈ”レベルの状態のとき、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオフ、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオンとなっているので、各マスターラッチ部の差動入力トランジスタ対は電流が供給されないため不動作状態であり、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）はいずれも“Ｈ”レベル、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）はいずれも“Ｌ”レベルとなり、スレーブラッチ部を構成するＳＲ−Ｆ／Ｆ回路７０の出力（Ｑ，Ｑ＊）は変化しない。
【００５９】
この状態で、端子３ａに入力されるクロックＣＬＫａが“Ｈ”レベルに遷移し、端子３ｂに入力されるクロックＣＬＫｂが“Ｌ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオン、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオフとなるので、各マスターラッチ部を構成する差動入力トランジスタ対及び双安定回路が動作状態となって入力信号のサンプリングが実行される。
【００６０】
この時差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が高レベル、ＩＮ−が低レベルであるので、ＮＭＯＳ型マスターラッチ部ＡのＮＭＯＳトランジスタ１３を流れる電流は増加してそのドレイン電圧が下降し、ＮＭＯＳトランジスタ１４を流れる電流は減少してそのドレイン電圧は上昇する。
【００６１】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオフ方向に、ＰＭＯＳトランジスタ１６はオン方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオン方向に、ＰＭＯＳトランジスタ１５はオフ方向に遷移するので、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）は、出力Ｄａは“Ｈ”レベルのままであるが、出力Ｄａ＊は“Ｌ”レベルに遷移し、差動型ＳＲ−Ｆ／Ｆ回路７０のリセット端子電圧が立ち下がる。
【００６２】
一方、ＰＭＯＳ型マスターラッチ部ＢのＰＭＯＳトランジスタ５４を流れる電流は増加してそのドレイン電圧が上昇し、ＰＭＯＳトランジスタ５３を流れる電流は減少してそのドレイン電圧は下降する。その結果、そのゲート電極がＰＭＯＳトランジスタ５４のドレイン電極と接続されているＰＭＯＳトランジスタ５７はオフ方向に、ＮＭＯＳトランジスタ５５はオン方向に遷移し、そのゲート電極がＰＭＯＳトランジスタ５３のドレイン電極と接続されているＰＭＯＳトランジスタ５８はオン方向に、ＮＭＯＳトランジスタ５６はオフ方向に遷移するので、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）は、出力Ｄｂは“Ｌ”レベルのままであるが、出力Ｄｂ＊は“Ｈ”レベルに遷移し、差動型ＳＲ−Ｆ／Ｆ回路７０の反転リセット端子電圧が立ち上がる。
【００６３】
このように、差動型ＳＲ−Ｆ／Ｆ回路７０のリセット端子に“Ｈ”から“Ｌ”に立ち下がる電圧が入力され、反転リセット端子に“Ｌ”から“Ｈ”に立ち上がる電圧が入力されることにより差動型ＳＲ−Ｆ／Ｆ回路７０はリセットされ、出力Ｑは“Ｌ”レベルにラッチされ、出力Ｑ＊は“Ｈ”レベルにラッチされる。
【００６４】
その後、クロックＣＬＫａが“Ｌ”レベルに、クロックＣＬＫｂが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオフ、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオンとなるので、各差動入力トランジスタ対及び双安定回路は不動作状態となり、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）はいずれも“Ｈ”レベルに、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）はいずれも“Ｌ”レベルとなるが、差動型ＳＲ−Ｆ／Ｆ回路７０の出力は、出力Ｑが“Ｌ”レベル、出力Ｑ＊が“Ｈ”レベルにラッチされた状態を維持する。
【００６５】
次に、クロックＣＬＫａが“Ｈ”レベルに、クロックＣＬＫｂが“Ｌ”レベルに遷移すると、各差動入力トランジスタ対及び双安定回路が再び動作状態となって入力信号のサンプリングが実行される。この時の差動入力端子１，２に入力される小振幅データ（ＩＮ＋，ＩＮ−）は、ＩＮ＋が低レベル、ＩＮ−が高レベルであるので、ＮＭＯＳ型マスターラッチ部ＡのＮＭＯＳトランジスタ１４のドレイン電圧が下降し、ＮＭＯＳトランジスタ１３のドレイン電圧が上昇する。
【００６６】
その結果、そのゲート電極がＮＭＯＳトランジスタ１３のドレイン電極と接続されているＮＭＯＳトランジスタ１８はオン方向に、ＰＭＯＳトランジスタ１６はオフ方向に遷移し、そのゲート電極がＮＭＯＳトランジスタ１４のドレイン電極と接続されているＮＭＯＳトランジスタ１７はオフ方向に、ＰＭＯＳトランジスタ１５はオン方向に遷移するので、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）は、出力Ｄａが“Ｌ”レベルに遷移し、出力Ｄａ＊は“Ｈ”レベルのままとなり、差動型ＳＲ−Ｆ／Ｆ回路７０のセット端子電圧が立ち下がる。
【００６７】
一方、ＰＭＯＳ型マスターラッチ部ＢのＰＭＯＳトランジスタ５３を流れる電流は増加してそのドレイン電圧が上昇し、ＰＭＯＳトランジスタ５４を流れる電流は減少してそのドレイン電圧は下降する。その結果、そのゲート電極がＰＭＯＳトランジスタ５３のドレイン電極と接続されているＰＭＯＳトランジスタ５８はオフ方向に、ＮＭＯＳトランジスタ５６はオン方向に遷移し、そのゲート電極がＰＭＯＳトランジスタ５４のドレイン電極と接続されているＰＭＯＳトランジスタ５７はオン方向に、ＮＭＯＳトランジスタ５５はオフ方向に遷移するので、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）は、出力Ｄｂ＊は“Ｌ”レベルのままであるが、出力Ｄｂは“Ｈ”レベルに遷移し、差動型ＳＲ−Ｆ／Ｆ回路７０の反転セット端子電圧が立ち上がる。
【００６８】
このように、差動型ＳＲ−Ｆ／Ｆ回路７０のセット端子に“Ｈ”から“Ｌ”に立ち下がる電圧が入力され、反転セット端子に“Ｌ”から“Ｈ”に立ち上がる電圧が入力されることにより差動型ＳＲ−Ｆ／Ｆ回路７０はセットされ、出力Ｑは“Ｈ”レベルにラッチされ、出力Ｑ＊は“Ｌ”レベルにラッチされる。
【００６９】
その後、クロックＣＬＫａが“Ｌ”レベルに、クロックＣＬＫｂが“Ｈ”レベルに遷移すると、ＮＭＯＳトランジスタ１１，１２、ＰＭＯＳトランジスタ５１，５２はオフ、ＰＭＯＳトランジスタ１９，２０、ＮＭＯＳトランジスタ５９，６０はオンとなるので、各差動入力トランジスタ対及び双安定回路は不動作状態となり、ＮＭＯＳ型マスターラッチ部Ａの出力（Ｄａ，Ｄａ＊）はいずれも“Ｈ”レベルに、ＰＭＯＳ型マスターラッチ部Ｂの出力（Ｄｂ，Ｄｂ＊）はいずれも“Ｌ”レベルとなるが、差動型ＳＲ−Ｆ／Ｆ回路７０の出力は、出力Ｑが“Ｈ”レベル、出力Ｑ＊が“Ｌ”レベルにラッチされた状態を維持する。
【００７０】
以下、同様にして端子３ａに入力されるクロックＣＬＫａが“Ｌ”レベルから“Ｈ”レベルに遷移し、端子３ｂに入力されるクロックＣＬＫｂが“Ｈ”レベルから“Ｌ”レベルに遷移する毎に、その時点における小振幅データ（ＩＮ＋，ＩＮ−）の状態がＣＭＯＳレベルに変換されてラッチされる。
【００７１】
ＮＭＯＳ型マスターラッチ部Ａの出力ＤａとＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂの間にクロス結合インバータ６１，６２を接続し、ＮＭＯＳ型マスターラッチ部Ａの出力Ｄａ＊とＰＭＯＳ型マスターラッチ部Ｂの出力Ｄｂ＊の間にクロス結合インバータ６３，６４を接続することにより、ラッチ特性が更に改善され、一層のコモンモードレベル拡大と低消費電力化を図ることができる。
【００７２】
図８は、第４の実施形態におけるコモンモードレベル拡大の効果を示す概念図を示しており、図８（ａ）は、第１の実施形態の場合のラッチ動作範囲を示している。第１の実施形態では、ＮＭＯＳ型マスターラッチ部のみが接続されているので、コモンモードレベルがＮＭＯＳトランジスタのしきい値以下となるとラッチ動作が行われなくなる。
【００７３】
一方、第２あるいは第３実施態様のように、ＮＭＯＳ型マスターラッチ部にＰチャンネル差動入力トランジスタ対を付加したり、あるいはＮＭＯＳ型マスターラッチ部とＰＭＯＳ型マスターラッチ部を並列接続することにより動作可能なコモンモードレベルが拡大する。さらに、上記クロス結合型インバータ６１，６２および６３，６４を接続することにより、ＮＭＯＳ型マスターラッチ部とＰＭＯＳ型マスターラッチ部との間でラッチ動作が相補的に実行されるので、図８（ｂ）に実線で示すように良好なコモンモードレベル／ラッチ特性が得られる。
【００７４】
図９は、第４の実施形態における低消費電力効果を示すグラフであり、図９（ａ）は、第１の実施形態の消費電力特性を示し、図９（ｂ）は、第４の実施形態の消費電力特性を示している。第４の実施形態では、２組のクロス結合型インバータにより出力パルスの駆動能力が平均化され、消費電力のコモンモードレベル依存性が低下するために、結果としてより低消費電力化が図られる。
【００７５】
【発明の効果】
本発明の第１の実施形態によれば、外部からのデータが入力される差動入力トランジスタ対の出力と、マスターラッチ部でのラッチ動作を行う双安定回路の出力とが並列に接続されるので、サンプリング信号を出力する出力端子の出力インピーダンスを低下することができる。その結果、その駆動能力が大きくなってラッチの立ち下がり遅延時間を小さくすることができるので、ラッチおよびサンプリングレシーバー動作の高速化を図ることができる。
【００７６】
また、本発明の第２乃至第４の実施形態によれば、上記高速化に加えて、コモンモードレベルの拡大、あるいは更なる低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施形態を示す回路図である。
【図４】第２の実施形態の動作を説明するための図である。
【図５】本発明の第３の実施形態を示す回路図である。
【図６】本発明の第４の実施形態を示す回路図である。
【図７】第４の実施形態の動作を説明するためのタイミングチャートである。
【図８】本発明におけるコモンモード拡大効果を説明するための図である。
【図９】本発明における消費電力を説明するための図である。
【図１０】従来例を示す回路図である。
【図１１】従来例の動作を説明するためのタイミングチャートである。
【符号の説明】
１，２，３１，３２ 入力端子
３，３ａ，３ｂ，３３ クロック入力端子
４，５ ラッチ出力端子
６，３６ 電源端子（高電位電源端子）
７，３７ 接地端子（低電位電源端子）
１１〜１４，１７，１８，２１，２２，４０〜４４，４９，５５，５６，５９，６０ ＮＭＯＳトランジスタ
１５，１６，１９，２０，２３〜２５，４５〜４８，５１〜５４，５７，５８ＰＭＯＳトランジスタ
５０ ＳＲ−Ｆ／Ｆ回路
２６，２７，６１〜６４ インバータ
７０ 差動型ＳＲ−Ｆ／Ｆ回路
Ａ ＮＭＯＳ型マスターラッチ部
Ｂ ＰＭＯＳ型マスターラッチ部
Claims (7)
- 小振幅データを取り込んでＣＭＯＳへのレベル変換を行うマスターラッチ部と、前記マスターラッチ部の出力を保持するスレーブラッチ部とからなるサンプリングレシーバーにおいて、
前記マスターラッチ部は、ソース電極が共通接続されてクロック信号により動作制御されるとともに各ゲート電極に前記小振幅データが入力され、各ドレイン電極から差動信号を出力する一対のＮＭＯＳトランジスタからなるＮチャンネル差動入力トランジスタ対と、前記クロック信号により動作制御され、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタとからなる２つのＣＭＯＳインバータが互いに交差接続されることにより双安定動作を行ってマスターラッチ信号を出力する双安定回路とを備え、かつ、前記Ｎチャンネル差動入力トランジスタ対のドレイン電極と前記双安定回路の出力端子が、前記スレーブラッチ部に対して並列に接続されていることを特徴とする高速サンプリングレシーバー。 - 前記マスターラッチ部は、ソース電極が共通接続されて前記クロック信号の反転クロックにより動作制御されるとともに各ゲート電極に前記小振幅データが入力され、各ドレイン電極から差動信号を出力する一対のＰＭＯＳトランジスタからなるＰチャンネル差動入力トランジスタ対を備え、前記双安定回路の出力端子と前記Ｎチャンネル差動入力トランジスタ対の各ドレイン電極及び前記Ｐチャンネル差動入力トランジスタ対の各ドレイン電極が前記スレーブラッチ部に対して並列に接続されていることを特徴とする請求項１記載の高速サンプリングレシーバー。
- 前記マスターラッチ部は、ゲート電極が前記Ｎチャンネル差動入力トランジスタ対における各ＮＭＯＳトランジスタのゲート電極と接続され、ドレイン電極が対応する前記ＮＭＯＳトランジスタのドレイン電極と接続され、ソース電極が高電位側電源端子に接続された一対のＰＭＯＳトランジスタを備えていることを特徴とする請求項１記載の高速サンプリングレシーバー。
- 前記スレーブラッチ部は、セットリセット型フリップフロップ回路によって構成され、前記マスターラッチ部の一方の出力端子がセット端子に接続され、他方の出力端子がリセット端子に接続されていることを特徴とする請求項１〜３のいずれかに記載の高速サンプリングレシーバー。
- 小振幅データを取り込んでＣＭＯＳへのレベル変換を行うマスターラッチ部と、前記マスターラッチ部の出力を保持するスレーブラッチ部とからなるサンプリングレシーバーにおいて、
前記マスターラッチ部は、
ソース電極が共通接続されてクロック信号により動作制御されるとともに各ゲート電極に前記小振幅データが入力され、各ドレイン電極から差動信号を出力する一対のＮＭＯＳトランジスタからなるＮチャンネル差動入力トランジスタ対と、前記クロック信号により動作制御され、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタとからなる２つのＣＭＯＳインバータが互いに交差接続されることにより双安定動作を行ってマスターラッチ信号を出力する双安定回路とを備え、かつ、前記双安定回路の出力端子と前記Ｎチャンネル差動入力トランジスタ対の各ドレイン電極とが前記スレーブラッチ部に対して並列に接続されたＮＭＯＳ型マスターラッチ部と、
ソース電極が共通接続されて前記クロック信号の反転クロックにより動作制御されるとともに各ゲート電極に前記小振幅データが入力され、各ドレイン電極から差動信号を出力する一対のＰＭＯＳトランジスタからなるＰチャンネル差動入力トランジスタ対と、前記クロック信号の反転クロックにより動作制御され、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタとからなる２つのＣＭＯＳインバータが互いに交差接続されることにより双安定動作を行ってマスターラッチ信号を出力する双安定回路とを備え、かつ、前記双安定回路の出力端子と前記Ｐチャンネル差動入力トランジスタ対の各ドレイン電極とが前記スレーブラッチ部に対して並列に接続されたＰＭＯＳ型マスターラッチ部と、
を備えていることを特徴とする高速サンプリングレシーバー。 - 前記ＮＭＯＳ型マスターラッチ部の出力と前記ＰＭＯＳ型マスターラッチ部の出力端子間であって、かつ互いに相補関係にあるラッチ信号を出力する出力端子間に、クロス結合されたインバータを接続したことを特徴とする請求項５記載の高速サンプリングレシーバー。
- 前記スレーブラッチ部は、差動型のセットリセット型フリップフロップ回路によって構成され、前記ＮＭＯＳ型マスターラッチ部の一方の出力端子がセット端子に接続され、他方の出力端子がリセット端子に接続されるとともに、前記ＰＭＯＳ型マスターラッチ部の一方の出力端子が反転セット端子に接続され、他方の出力端子が反転リセット端子に接続されていることを特徴とする請求項５または６記載の高速サンプリングレシーバー。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267001A JP4680448B2 (ja) | 2001-09-04 | 2001-09-04 | 高速サンプリングレシーバー |
| KR10-2002-0052772A KR100472836B1 (ko) | 2001-09-04 | 2002-09-03 | 고속 샘플링 수신기 |
| US10/232,657 US6922083B2 (en) | 2001-09-04 | 2002-09-03 | High speed sampling receiver with reduced output impedance |
| EP02019669A EP1289146B1 (en) | 2001-09-04 | 2002-09-03 | High speed sampling receiver with reduced output impedance |
| TW091120247A TW560129B (en) | 2001-09-04 | 2002-09-04 | High speed sampling receiver with reduced output impedance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267001A JP4680448B2 (ja) | 2001-09-04 | 2001-09-04 | 高速サンプリングレシーバー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078407A JP2003078407A (ja) | 2003-03-14 |
| JP4680448B2 true JP4680448B2 (ja) | 2011-05-11 |
Family
ID=19093197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001267001A Expired - Fee Related JP4680448B2 (ja) | 2001-09-04 | 2001-09-04 | 高速サンプリングレシーバー |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6922083B2 (ja) |
| EP (1) | EP1289146B1 (ja) |
| JP (1) | JP4680448B2 (ja) |
| KR (1) | KR100472836B1 (ja) |
| TW (1) | TW560129B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6819159B1 (en) * | 2003-04-29 | 2004-11-16 | International Business Machines Corporation | Level shifter circuit |
| US7570508B2 (en) | 2003-12-22 | 2009-08-04 | Hewlett-Packard Development Company, L.P. | Method and apparatus for reducing soft errors |
| EP1715584A4 (en) * | 2005-02-17 | 2008-01-02 | Matsushita Electric Ind Co Ltd | CIRCUIT FOR LEVEL SHIFT AND WITH SUCH EQUIPPED INTEGRATED SEMICONDUCTOR CIRCUIT |
| US7443223B2 (en) * | 2006-08-31 | 2008-10-28 | Freescale Semiconductor, Inc. | Level shifting circuit |
| JP4673872B2 (ja) * | 2007-06-29 | 2011-04-20 | 富士通テン株式会社 | インタフェース回路 |
| KR100995656B1 (ko) * | 2007-09-04 | 2010-11-19 | 주식회사 하이닉스반도체 | 리시버 회로 |
| US20090108880A1 (en) * | 2007-10-24 | 2009-04-30 | Agere Systems Inc. | Systems, Circuits and Methods for Extended Range Input Comparison |
| US8970272B2 (en) * | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
| JP5244233B2 (ja) | 2008-06-06 | 2013-07-24 | エルエスアイ コーポレーション | 同期タイミング再設定アナログ−デジタル変換のためのシステム及び方法 |
| US8121186B2 (en) | 2008-06-06 | 2012-02-21 | Lsi Corporation | Systems and methods for speculative signal equalization |
| CN101821952B (zh) | 2008-06-06 | 2014-02-26 | Lsi公司 | 用于基于锁存器的模数转换的系统和方法 |
| US8179165B2 (en) * | 2009-04-27 | 2012-05-15 | Oracle America, Inc. | Precision sampling circuit |
| US8574960B2 (en) | 2010-02-03 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material |
| US8193961B2 (en) | 2010-09-23 | 2012-06-05 | Lsi Corporation | Systems and methods for enhancing analog to digital conversion resolution |
| JP5589853B2 (ja) | 2011-01-05 | 2014-09-17 | 富士通セミコンダクター株式会社 | レベル変換回路及び半導体装置 |
| US8659337B2 (en) * | 2011-07-21 | 2014-02-25 | Nvidia Corporation | Latch circuit with a bridging device |
| US8885386B2 (en) * | 2012-10-24 | 2014-11-11 | Samsung Electronics Co., Ltd. | Write driver in sense amplifier for resistive type memory |
| US20150229327A1 (en) * | 2014-02-12 | 2015-08-13 | Fujitsu Limited | Multiplexer |
| KR102429421B1 (ko) * | 2018-02-14 | 2022-08-04 | 에스케이하이닉스 주식회사 | 버퍼 회로, 이를 이용하는 클럭 분주 회로 및 반도체 장치 |
| US10566959B1 (en) * | 2018-10-24 | 2020-02-18 | Samsung Electronics Co., Ltd. | Sense amplifier flip-flop and method for fixing setup time violations in an integrated circuit |
| KR102618521B1 (ko) * | 2019-02-18 | 2023-12-28 | 에스케이하이닉스 주식회사 | 래치 비교기, 상기 래치 비교기를 이용하는 클럭 생성 회로 및 반도체 장치 |
| CN111585546B (zh) * | 2020-04-09 | 2022-06-07 | 北京大学 | 基于阻变存储器的非挥发性锁存器电路及操作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114941A (ja) * | 1998-10-06 | 2000-04-21 | Hitachi Ltd | 電圧比較器及びａ／ｄ変換器 |
| JP2000196680A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | レシ―バ回路および信号伝送システム |
| JP2001103098A (ja) * | 1999-09-28 | 2001-04-13 | Fujitsu Ltd | レシーバ、トランシーバ回路および信号伝送システム |
| JP2001186197A (ja) * | 1999-10-14 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 電流ドライバ回路 |
| JP2004007821A (ja) * | 2000-02-10 | 2004-01-08 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550326A (en) | 1983-05-02 | 1985-10-29 | Hewlett-Packard Company | Fluidic tuning of impulse jet devices using passive orifices |
| US5049760A (en) * | 1990-11-06 | 1991-09-17 | Motorola, Inc. | High speed complementary flipflop |
| US5311070A (en) * | 1992-06-26 | 1994-05-10 | Harris Corporation | Seu-immune latch for gate array, standard cell, and other asic applications |
| US5408138A (en) * | 1993-10-04 | 1995-04-18 | Motorola, Inc. | Flip flop circuit and method therefor |
| US5552737A (en) * | 1994-07-11 | 1996-09-03 | International Business Machines Corporation | Scannable master slave latch actuated by single phase clock |
| JP3114649B2 (ja) | 1997-04-18 | 2000-12-04 | 日本電気株式会社 | ラッチ回路 |
| US5844428A (en) * | 1997-05-02 | 1998-12-01 | Integrated Silicon Solution Inc. | Driver circuit for use with a sensing amplifier in a memory |
| JP3582967B2 (ja) * | 1997-09-26 | 2004-10-27 | 株式会社東芝 | クロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路 |
| JP3183260B2 (ja) * | 1998-06-17 | 2001-07-09 | 日本電気株式会社 | スキャンフリップフロップ回路 |
| US6201418B1 (en) * | 1998-08-13 | 2001-03-13 | Compaq Computer Corporation | Differential sense amplifier with reduced hold time |
| JP3449465B2 (ja) * | 1998-10-07 | 2003-09-22 | 富士通株式会社 | 入力回路及び半導体集積回路装置 |
| US6107853A (en) * | 1998-11-09 | 2000-08-22 | Texas Instruments Incorporated | Sense amplifier based flip-flop |
| JP3510507B2 (ja) * | 1998-11-27 | 2004-03-29 | Ｎｅｃマイクロシステム株式会社 | ラッチ回路 |
| KR100299050B1 (ko) * | 1999-06-18 | 2001-11-01 | 정명식 | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 |
| KR20010054850A (ko) * | 1999-12-08 | 2001-07-02 | 윤종용 | 고속 다이나믹 래치 |
| KR100355227B1 (ko) * | 2000-01-06 | 2002-10-11 | 삼성전자 주식회사 | 데이터 수신기 |
| US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
| US6400199B1 (en) * | 2001-04-16 | 2002-06-04 | Silicon Integrated Systems Corporation | Fully differential double edge triggered flip-flop |
| US6573775B2 (en) * | 2001-10-30 | 2003-06-03 | Integrated Device Technology, Inc. | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers |
-
2001
- 2001-09-04 JP JP2001267001A patent/JP4680448B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-03 EP EP02019669A patent/EP1289146B1/en not_active Expired - Fee Related
- 2002-09-03 KR KR10-2002-0052772A patent/KR100472836B1/ko not_active IP Right Cessation
- 2002-09-03 US US10/232,657 patent/US6922083B2/en not_active Expired - Lifetime
- 2002-09-04 TW TW091120247A patent/TW560129B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114941A (ja) * | 1998-10-06 | 2000-04-21 | Hitachi Ltd | 電圧比較器及びａ／ｄ変換器 |
| JP2000196680A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | レシ―バ回路および信号伝送システム |
| JP2001103098A (ja) * | 1999-09-28 | 2001-04-13 | Fujitsu Ltd | レシーバ、トランシーバ回路および信号伝送システム |
| JP2001186197A (ja) * | 1999-10-14 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 電流ドライバ回路 |
| JP2004007821A (ja) * | 2000-02-10 | 2004-01-08 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1289146A3 (en) | 2005-07-06 |
| KR20030020844A (ko) | 2003-03-10 |
| KR100472836B1 (ko) | 2005-03-10 |
| EP1289146A2 (en) | 2003-03-05 |
| TW560129B (en) | 2003-11-01 |
| JP2003078407A (ja) | 2003-03-14 |
| US6922083B2 (en) | 2005-07-26 |
| US20030062939A1 (en) | 2003-04-03 |
| EP1289146B1 (en) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4680448B2 (ja) | 高速サンプリングレシーバー | |
| US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| JP3689197B2 (ja) | レベルシフト回路 | |
| KR100425474B1 (ko) | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 | |
| US20080180139A1 (en) | Cmos differential rail-to-rail latch circuits | |
| KR20010104218A (ko) | 반도체 집적회로 | |
| US7352221B1 (en) | Programmable amplifiers with positive and negative hysteresis | |
| US7403045B2 (en) | Comparator circuit with reduced switching noise | |
| US20020024368A1 (en) | Flip-flop circuits having digital-to-time conversion latches therein | |
| US7176720B1 (en) | Low duty cycle distortion differential to CMOS translator | |
| JPH11186882A (ja) | Ｄフリップフロップ | |
| KR100246164B1 (ko) | 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력버퍼 회로를 포함하는 반도체 소자 | |
| US6621306B2 (en) | Random logic circuit | |
| US7764091B2 (en) | Square to pseudo-sinusoidal clock conversion circuit and method | |
| JP4731333B2 (ja) | レベルシフト回路 | |
| JP2000077985A (ja) | 電圧制御発振器 | |
| EP1352472B1 (en) | Circuit for receiving and driving a clock-signal | |
| JP2006340096A (ja) | 電圧電流変換回路 | |
| JPWO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
| WO2001056084A1 (en) | Low power dissipation mos jam latch | |
| JP2001094404A (ja) | 電圧制御遅延回路 | |
| JP2005150989A (ja) | レベルシフト回路 | |
| KR100305710B1 (ko) | 고속출력변환 기능을 가지는 전류감지형 씨모스 플립플롭 | |
| JPH08162945A (ja) | 論理ゲート | |
| KR20000043230A (ko) | 데이타 입력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |