JP2005150989A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2005150989A JP2005150989A JP2003383276A JP2003383276A JP2005150989A JP 2005150989 A JP2005150989 A JP 2005150989A JP 2003383276 A JP2003383276 A JP 2003383276A JP 2003383276 A JP2003383276 A JP 2003383276A JP 2005150989 A JP2005150989 A JP 2005150989A
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- vss1
- vdd2
- vdd1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims abstract description 38
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims abstract description 38
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】 ノードN1とノードN2の間に逆並列接続された2個のインバータからなり且つ電圧VDD2とVSS2で動作するラッチ回路3と、信号入力端子INとノードN3の間に接続され且つ電圧VDD1とVSS1で動作する第1のインバータ1と、ノードN3とノードN4の間に接続され且つ電圧VDD1とVSS1で動作する第2のインバータ2と、ノードN1,N2,N3に接続された第1の反転駆動回路4と、ノードN1,N2,N4に接続された第2の反転駆動回路5とを具備する。第1の反転駆動回路4のノードN3がVSS1→VDD1になるか、または第2の反転駆動回路5のノードN4がVSS1→VDD1になるとラッチ回路3が反転させられる。
【選択図】 図1
Description
請求項2にかかる発明は、請求項1に記載のレベルシフト回路において、前記第1の反転駆動回路は、ソースが前記電圧VSS1の端子に接続されゲートが前記第3のノードに接続されドレインが第5のノードに接続された第1のNMOSトランジスタと、ゲートが前記電圧VSS2の端子に接続されドレインが前記第5のノードに接続されソースが前記第1のノードに接続された第1のPMOSトランジスタと、ゲートとドレインが前記第1のノードに接続されソースが第7のノードに接続された第5のPMOSトランジスタと、ドレインが前記第7のノードに接続されゲートが前記第2のノードに接続されソースが前記電圧VDD2の端子に接続された第3のPMOSトランジスタとからなり、前記第2の反転駆動回路は、ソースが前記電圧VSS1の端子に接続されゲートが前記第4のノードに接続されドレインが第6のノードに接続された第2のNMOSトランジスタと、ゲートが前記電圧VSS2の端子に接続されドレインが前記第6のノードに接続されソースが前記第2のノードに接続された第2のPMOSトランジスタと、ゲートとドレインが前記第2のノードに接続されソースが第8のノードに接続された第6のPMOSトランジスタと、ドレインが前記第8のノードに接続されゲートが前記第1のノードに接続されソースが前記電圧VDD2の端子に接続された第4のPMOSトランジスタとからなる、ことを特徴とする。
請求項3にかかる発明は、請求項2に記載のレベルシフト回路において、前記第1および第2のPMOSトランジスタ並びに前記第1および第2のNMOSトランジスタは、前記第3乃至第6のPMOSトランジスタの導通抵抗よりも低い導通抵抗に設定されていることを特徴とする。
3,3A:ラッチ回路
4,5:第1,第2の反転駆動回路
6:駆動回路
7,8:電源
Claims (3)
- 第1のノードと第2のノードの間に逆並列接続された2個のインバータからなり且つ電圧VDD2とVSS2で動作するラッチ回路と、
入力側が信号入力端子に接続され出力側が第3のノードに接続され且つ電圧VDD1とVSS1で動作する第1のインバータと、
入力側が該第3のノードに接続され出力側が第4のノードに接続され且つ電圧VDD1とVSS1で動作する第2のインバータと、
前記第1、第2および第3のノードに接続され且つ電圧VDD2とVSS2とVSS1で動作する第1の反転駆動回路と、
前記第1、第2および第4のノードに接続され且つ電圧VDD2とVSS2とVSS1で動作する第2の反転駆動回路とを具備し、
前記第1の反転駆動回路は、前記第3のノードの電圧がVSS1からVDD1に変化するときに前記第1のノードの電圧をVDD2からVSS2に変化させ、且つ前記第4のノードの電圧がVSS1からVDD1に変化するとき前記第1のノードの前記電圧VDD2の端子に対するインピーダンスを一時的に低下させ、
前記第2の反転駆動回路は、前記第4のノードの電圧がVSS1からVDD1に変化するときに前記第2のノードの電圧をVDD2からVSS2に変化させ、且つ前記第3のノードの電圧がVSS1からVDD1に変化するとき前記第2のノードの前記電圧VDD2の端子に対するインピーダンスを一時的に低下させる、
ことを特徴とするレベルシフト回路。 - 請求項1に記載のレベルシフト回路において、
前記第1の反転駆動回路は、ソースが前記電圧VSS1の端子に接続されゲートが前記第3のノードに接続されドレインが第5のノードに接続された第1のNMOSトランジスタと、ゲートが前記電圧VSS2の端子に接続されドレインが前記第5のノードに接続されソースが前記第1のノードに接続された第1のPMOSトランジスタと、ゲートとドレインが前記第1のノードに接続されソースが第7のノードに接続された第5のPMOSトランジスタと、ドレインが前記第7のノードに接続されゲートが前記第2のノードに接続されソースが前記電圧VDD2の端子に接続された第3のPMOSトランジスタとからなり、
前記第2の反転駆動回路は、ソースが前記電圧VSS1の端子に接続されゲートが前記第4のノードに接続されドレインが第6のノードに接続された第2のNMOSトランジスタと、ゲートが前記電圧VSS2の端子に接続されドレインが前記第6のノードに接続されソースが前記第2のノードに接続された第2のPMOSトランジスタと、ゲートとドレインが前記第2のノードに接続されソースが第8のノードに接続された第6のPMOSトランジスタと、ドレインが前記第8のノードに接続されゲートが前記第1のノードに接続されソースが前記電圧VDD2の端子に接続された第4のPMOSトランジスタとからなる、
ことを特徴とするレベルシフト回路。 - 請求項2に記載のレベルシフト回路において、
前記第1および第2のPMOSトランジスタ並びに前記第1および第2のNMOSトランジスタは、前記第3乃至第6のPMOSトランジスタの導通抵抗よりも低い導通抵抗に設定されていることを特徴とするレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003383276A JP4249597B2 (ja) | 2003-11-13 | 2003-11-13 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003383276A JP4249597B2 (ja) | 2003-11-13 | 2003-11-13 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150989A true JP2005150989A (ja) | 2005-06-09 |
JP4249597B2 JP4249597B2 (ja) | 2009-04-02 |
Family
ID=34692040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003383276A Expired - Lifetime JP4249597B2 (ja) | 2003-11-13 | 2003-11-13 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4249597B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105721A (ja) * | 2007-10-24 | 2009-05-14 | New Japan Radio Co Ltd | レベルシフト回路 |
JPWO2007135799A1 (ja) * | 2006-05-24 | 2009-10-01 | シャープ株式会社 | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
KR101006136B1 (ko) | 2007-07-13 | 2011-01-07 | 야마하 가부시키가이샤 | 레벨 시프트 회로 |
JP2012010336A (ja) * | 2010-06-25 | 2012-01-12 | Xerox Corp | 容量性結合を用いる低電圧から高電圧へのレベル変換 |
JP2013012797A (ja) * | 2011-06-28 | 2013-01-17 | New Japan Radio Co Ltd | レベルシフト回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202650A (ja) * | 1993-12-28 | 1995-08-04 | Oki Electric Ind Co Ltd | レベルシフタ回路 |
JPH09261036A (ja) * | 1996-03-18 | 1997-10-03 | Toshiba Corp | レベル変換回路及び半導体集積回路 |
JPH10336007A (ja) * | 1997-05-29 | 1998-12-18 | Fujitsu Ltd | レベルコンバータ、出力回路及び入出力回路 |
JPH10341149A (ja) * | 1997-06-09 | 1998-12-22 | Seiko Epson Corp | 両極性レベルシフト回路 |
JP2003347926A (ja) * | 2002-05-30 | 2003-12-05 | Sony Corp | レベルシフト回路、表示装置および携帯端末 |
-
2003
- 2003-11-13 JP JP2003383276A patent/JP4249597B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202650A (ja) * | 1993-12-28 | 1995-08-04 | Oki Electric Ind Co Ltd | レベルシフタ回路 |
JPH09261036A (ja) * | 1996-03-18 | 1997-10-03 | Toshiba Corp | レベル変換回路及び半導体集積回路 |
JPH10336007A (ja) * | 1997-05-29 | 1998-12-18 | Fujitsu Ltd | レベルコンバータ、出力回路及び入出力回路 |
JPH10341149A (ja) * | 1997-06-09 | 1998-12-22 | Seiko Epson Corp | 両極性レベルシフト回路 |
JP2003347926A (ja) * | 2002-05-30 | 2003-12-05 | Sony Corp | レベルシフト回路、表示装置および携帯端末 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007135799A1 (ja) * | 2006-05-24 | 2009-10-01 | シャープ株式会社 | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
JP4536816B2 (ja) * | 2006-05-24 | 2010-09-01 | シャープ株式会社 | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
US7795945B2 (en) | 2006-05-24 | 2010-09-14 | Sharp Kabushiki Kaisha | Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method |
KR101006136B1 (ko) | 2007-07-13 | 2011-01-07 | 야마하 가부시키가이샤 | 레벨 시프트 회로 |
JP2009105721A (ja) * | 2007-10-24 | 2009-05-14 | New Japan Radio Co Ltd | レベルシフト回路 |
JP2012010336A (ja) * | 2010-06-25 | 2012-01-12 | Xerox Corp | 容量性結合を用いる低電圧から高電圧へのレベル変換 |
KR101744991B1 (ko) * | 2010-06-25 | 2017-06-08 | 제록스 코포레이션 | 전압 레벨 변환 회로 |
JP2013012797A (ja) * | 2011-06-28 | 2013-01-17 | New Japan Radio Co Ltd | レベルシフト回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4249597B2 (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4002847B2 (ja) | 自動遅延調整機能付きレベル変換回路 | |
US6930518B2 (en) | Level shifter having low peak current | |
US7511555B2 (en) | Level conversion circuit and input-output device using same | |
TWI737299B (zh) | 緩衝電路與緩衝方法 | |
US20050134355A1 (en) | Level shift circuit | |
US20040178828A1 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
CN106899288B (zh) | 电平转换电路 | |
JP2010161761A (ja) | クロックd型フリップ・フロップ回路 | |
US7800426B2 (en) | Two voltage input level shifter with switches for core power off application | |
JPH10163826A (ja) | Cmosインバータの駆動方法及びシュミットトリガ回路 | |
KR100801031B1 (ko) | 레벨 쉬프팅 회로 및 레벨 쉬프팅 방법 | |
US7358790B2 (en) | High performance level shift circuit with low input voltage | |
JP5421075B2 (ja) | 入力回路 | |
KR102370950B1 (ko) | 상이한 전압 도메인들 사이의 버퍼 회로 | |
JP4249597B2 (ja) | レベルシフト回路 | |
JP2008199153A (ja) | レベルシフタ | |
JP2003017996A (ja) | レベルシフト回路 | |
JP4386918B2 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
US11271549B2 (en) | Semiconductor device for controlling voltage at an input node of a circuit during a low power mode | |
US10911047B1 (en) | Level shifter with auto voltage-bias reliability protection | |
JP2005260350A (ja) | レベルシフト回路 | |
JP2004228879A (ja) | レベルシフト回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP2006203479A (ja) | フリップフロップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4249597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150123 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |