CN109905104A - 一种低摆幅至高摆幅时钟信号转换电路 - Google Patents

一种低摆幅至高摆幅时钟信号转换电路 Download PDF

Info

Publication number
CN109905104A
CN109905104A CN201910104748.9A CN201910104748A CN109905104A CN 109905104 A CN109905104 A CN 109905104A CN 201910104748 A CN201910104748 A CN 201910104748A CN 109905104 A CN109905104 A CN 109905104A
Authority
CN
China
Prior art keywords
circuit
oxide
semiconductor
rail
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910104748.9A
Other languages
English (en)
Other versions
CN109905104B (zh
Inventor
夏韬
白睿
王心
陈学峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zi Zi Information Technology (shanghai) Co Ltd
Original Assignee
Zi Zi Information Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zi Zi Information Technology (shanghai) Co Ltd filed Critical Zi Zi Information Technology (shanghai) Co Ltd
Priority to CN201910104748.9A priority Critical patent/CN109905104B/zh
Publication of CN109905104A publication Critical patent/CN109905104A/zh
Application granted granted Critical
Publication of CN109905104B publication Critical patent/CN109905104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种低摆幅至高摆幅时钟信号转换电路，包括偏压提供电路，用于提供偏置电压；轨到轨放大电路，连接于偏压提供电路，用于将低摆幅时钟信号进行轨到轨放大后产生高摆幅时钟信号以输出，同时根据偏置电压及反馈调节信号使其输出电压直流工作点的电位等于逻辑阈值电平；输出电路，连接于轨到轨放大电路，用于将其直流输出电平嵌位在所述逻辑阈值电平处，以自动将所述高摆幅时钟信号的占空比纠正为50％，实现满摆幅输出；反馈调节电路，连接于输出电路及轨到轨放大电路之间，用于根据所述输出电路的直流输入电平及直流输出电平，产生所述反馈调节信号以输出。通过本发明所述转换电路，满足了深亚微米CMOS工艺的要求。

Description

一种低摆幅至高摆幅时钟信号转换电路
技术领域
本发明涉及高速数模混合信号互补金属氧化物半导体(CMOS)集成电路，特别是涉及一种低摆幅至高摆幅时钟信号转换电路。
背景技术
在超高速数模混合信号互补金属氧化物半导体(CMOS)集成电路中，经常需要进行低摆幅时钟信号至高摆幅或满摆幅时钟信号的转换。例如，最普遍的一种情况是，芯片的时钟发生器产生了一组摆幅较小的时钟信号或摆幅较大但仍未达到满摆幅的时钟信号；在使用这组时钟信号驱动时序CMOS数字逻辑电路时，需要将此组时钟信号转换为模拟电源和模拟地之间的满摆幅时钟信号。
而在深亚微米的CMOS工艺中，这一类电路需要满足以下要求：(1)在低电源电压下工作；(2)需要极高的运行速度(即能够进行极高频率的时钟信号的低-高电平转换)；(3)从输入到输出的延迟较低；(4)带有自动占空比纠正功能，如果是差分电路还需保证输出的差分性；(5)尽可能占用较低功耗。因此，如何提供一种满足以上要求的低摆幅至高摆幅时钟信号转换电路以适用于深亚微米CMOS工艺是现在迫切需要解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低摆幅至高摆幅时钟信号转换电路，用以满足深亚微米CMOS工艺的要求。
为实现上述目的及其他相关目的，本发明提供一种低摆幅至高摆幅时钟信号转换电路，所述转换电路包括：
偏压提供电路，用于提供偏置电压；
轨到轨放大电路，连接于所述偏压提供电路，用于将低摆幅时钟信号进行轨到轨放大后产生高摆幅时钟信号以输出，同时根据偏置电压及反馈调节信号使其输出电压直流工作点的电位等于逻辑阈值电平；
输出电路，连接于所述轨到轨放大电路，用于将其直流输出电平嵌位在所述逻辑阈值电平处，以自动将所述高摆幅时钟信号的占空比纠正为50％，实现所述高摆幅时钟信号的满摆幅输出；
反馈调节电路，连接于所述输出电路及所述轨到轨放大电路之间，用于根据所述输出电路的直流输入电平及直流输出电平，产生所述反馈调节信号以输出。
可选地，所述偏压提供电路包括：可调电流源及偏置MOS管，所述可调电流源的输出端连接于所述偏置MOS管的漏极端，同时连接于所述偏置MOS管的栅极端，所述偏置MOS管的源极端连接于电源端，所述偏置MOS管的栅极端作为所述偏压提供电路的输出端；其中，在所述偏置MOS管包括PMOS管时，所述电源端包括电源电压；在所述偏置MOS管包括NMOS管时，所述电源端包括模拟地。
可选地，所述轨到轨放大电路包括：第一偏置电阻、第二偏置电阻、第一耦合电容、第二耦合电容、第一放大级MOS管及第二放大级MOS管，所述第一偏置电阻的一端连接于所述偏压提供电路的输出端，所述第一偏置电阻的另一端连接于所述第一耦合电容的一端，同时连接于所述第一放大级MOS管的栅极端，所述第一耦合电容的另一端连接于所述第二耦合电容的一端，同时接入所述低摆幅时钟信号，所述第二耦合电容的另一端连接于所述第二偏置电阻的一端，同时连接于所述第二放大级MOS管的栅极端，所述第二偏置电阻的另一端连接于所述反馈调节电路的输出端，所述第一放大级MOS管的源极端连接于第一电源端，所述第一放大级MOS管的漏极端连接于所述第二放大级MOS管的漏极端，同时作为所述轨到轨放大电路的输出端，所述第二放大级MOS管的源极端连接于第二电源端；其中，所述第一放大级MOS管与所述第二放大级MOS管的类型相反，在所述第一放大级MOS管包括PMOS管、所述第二放大级MOS管包括NMOS管时，所述第一电源端包括电源电压，所述第二电源端包括模拟地；在所述第一放大级MOS管包括NMOS管、所述第二放大级MOS管包括PMOS管时，所述第一电源端包括模拟地，所述第二电源端包括电源电压。
可选地，所述输出电路包括：反相器，其中所述反相器的输入端连接于所述轨到轨放大电路的输出端，所述反相器的输出端作为所述输出电路的输出端。
可选地，所述反馈调节电路包括：第一反馈电阻、第二反馈电阻及运算放大器，其中所述第一反馈电阻的一端连接于所述输出电路的输入端，所述第一反馈电阻的另一端连接于所述运算放大器的正相输入端，所述第二反馈电阻的一端连接于所述输出电路的输出端，所述第二反馈电阻的另一端连接于所述运算放大器的反相输入端，所述运算放大器的输出端作为所述反馈调节电路的输出端。
可选地，所述转换电路还包括差分形式电路结构，其中，所述差分形式电路结构的输出端并联两个反相设置的反相器。
可选地，所述差分形式电路结构共用所述偏压提供电路。
可选地，所述差分形式电路结构共用所述运算放大器。
如上所述，本发明的一种低摆幅至高摆幅时钟信号转换电路，包括偏压提供电路、轨到轨放大电路、输出电路及反馈调节电路，本发明通过轨到轨放大电路将输入的低摆幅时钟信号放大为高摆幅时钟信号，同时反馈调节电路调节轨到轨放大电路的输出电压直流工作点，使其电位等于逻辑阈值电平，从而使所述输出电路的直流输出电平等于其直流输入电平(即轨到轨放大电路的输出电压直流工作点的电位)，从而实现自动将所述高摆幅时钟信号的占空比纠正为50％的功能；同时本发明所述电路可在低电源电压下工作、具有较低功耗、具有极高的运行速度(即能够进行极高频率时钟信号的低摆幅至高摆幅转换)、输入到输出的延迟较低、且对电源电压及CMOS工艺偏差均不敏感。
附图说明
图1显示为本发明实施例一所述低摆幅至高摆幅时钟信号转换电路的一种单端形式。
图2显示为本发明实施例一所述低摆幅至高摆幅时钟信号转换电路的另一种单端形式。
图3显示为本发明实施例二所述低摆幅至高摆幅时钟信号转换电路的一种差分形式。
图4显示为本发明实施例二所述低摆幅至高摆幅时钟信号转换电路的另一种差分形式。
图5显示为本发明实施例三所述低摆幅至高摆幅时钟信号转换电路的一种差分形式。
图6显示为本发明实施例三所述低摆幅至高摆幅时钟信号转换电路的另一种差分形式。
元件标号说明
101 偏压提供电路
102 轨到轨放大电路
103 输出电路
104 反馈调节电路
105 第一反相器
106 第二反相器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1和图2所示，本实施例提供一种低摆幅至高摆幅时钟信号转换电路，所述转换电路包括：
偏压提供电路101，用于提供偏置电压；
轨到轨放大电路102，连接于所述偏压提供电路101，用于将低摆幅时钟信号进行轨到轨放大后产生高摆幅时钟信号以输出，同时根据偏置电压及反馈调节信号使其输出电压直流工作点的电位等于逻辑阈值电平；
输出电路103，连接于所述轨到轨放大电路102，用于将其直流输出电平嵌位在所述逻辑阈值电平处，以自动将所述高摆幅时钟信号的占空比纠正为50％，实现所述高摆幅时钟信号的满摆幅输出；
反馈调节电路104，连接于所述输出电路103及所述轨到轨放大电路102之间，用于根据所述输出电路103的直流输入电平及直流输出电平，产生所述反馈调节信号以输出。
需要注意的是，本实施例所述占空比为50％是指一个时钟周期内信号电平大于电源电压一半(即VDD/2)的时间占整个时钟周期的50％；而本实施例所述满摆幅输出是指所述输出电路103总是能输出摆幅在模拟电源和模拟地之间的轨到轨的满摆幅时钟信号。
作为示例，如图1和图2所示，所述偏压提供电路101包括：可调电流源I0及偏置MOS管M0，所述可调电流源I0的输出端连接于所述偏置MOS管M0的漏极端，同时连接于所述偏置MOS管M0的栅极端，所述偏置MOS管M0的源极端连接于电源端，所述偏置MOS管M0的栅极端作为所述偏压提供电路101的输出端；其中，在所述偏置MOS管M0包括PMOS管时，所述电源端包括电源电压VDD(如图1所示)；在所述偏置MOS管M0包括NMOS管时，所述电源端包括模拟地(如图2所示)。本实施例利用所述可调电流源I0提供的可调电流及电源端接入的电源电压VDD或模拟地控制所述偏置MOS管M0导通，从而产生偏置电压以输出。
作为示例，如图1和图2所示，所述轨到轨放大电路102包括：第一偏置电阻RP1、第二偏置电阻RP2、第一耦合电容C1、第二耦合电容C2、第一放大级MOS管M1及第二放大级MOS管M2，所述第一偏置电阻RP1的一端连接于所述偏压提供电路101的输出端，所述第一偏置电阻RP1的另一端连接于所述第一耦合电容C1的一端，同时连接于所述第一放大级MOS管M1的栅极端，所述第一耦合电容C1的另一端连接于所述第二耦合电容C2的一端，同时接入所述低摆幅时钟信号CML CK，所述第二耦合电容C2的另一端连接于所述第二偏置电阻RP2的一端，同时连接于所述第二放大级MOS管M2的栅极端，所述第二偏置电阻RP2的另一端连接于所述反馈调节电路104的输出端，所述第一放大级MOS管M1的源极端连接于第一电源端，所述第一放大级MOS管M1的漏极端连接于所述第二放大级MOS管M2的漏极端，同时作为所述轨到轨放大电路102的输出端，所述第二放大级MOS管M2的源极端连接于第二电源端；其中，所述第一放大级MOS管M1与所述第二放大级MOS管M2的类型相反，在所述第一放大级MOS管M1包括PMOS管、所述第二放大级MOS管M2包括NMOS管时，所述第一电源端包括电源电压VDD，所述第二电源端包括模拟地(如图1所示)；在所述第一放大级MOS管M1包括NMOS管、所述第二放大级MOS管M2包括PMOS管时，所述第一电源端包括模拟地，所述第二电源端包括电源电压VDD(如图2所示)。本实施例通过所述偏压提供电路101和所述第一偏置电阻RP1为所述第一放大级MOS管M1提供直流工作点，并通过所述反馈调节电路104和所述第二偏置电阻RP2为所述第二放大级MOS管M2提供直流工作点，以使所述第一放大级MOS管M1及所述第二放大级MOS管M2同时偏置在各自的导通阈值电压附近，并在所述低摆幅时钟信号CML CK加载在所述第一放大级MOS管M1和所述第二放大级MOS管M2时，所述第一放大级MOS管M1和所述第二放大级MOS管M2中的一个能够快速进入截止区，另一个能够快速进入强反型区；同时通过所述第二偏置电阻RP2将所述反馈调节信号加载在所述第二放大级MOS管M2的栅极，进而通过所述第二放大级MOS管M2的栅极偏置来调节所述轨到轨放大电路102的输出电压直流工作点的电位，使其等于所述逻辑阈值电平。需要注意的是，所述轨到轨放大电路102中的第一放大级MOS管M1与所述偏压提供电路101中的所述偏置MOS管M0类型相同，从而实现以所述偏置电压作为所述第一放大级MOS管M1的直流工作电压；若所述偏置MOS管M0为PMOS管时，所述第一放大级MOS管M1也为PMOS管；所述偏置MOS管M0为NMOS管时，所述第一放大级MOS管M1也为NMOS管。
具体的，所述逻辑阈值电平并且Kr＝KP/KN，同时其中VthP为放大级PMOS管的导通阈值电压，VthN为放大级NMOS管的导通阈值电压，VDD为电源电压，KP为放大级PMOS管的导电因子，KN为放大级NMOS管的导电因子，μ是MOS管的载流子迁移率，Cox是MOS管单位栅电容的大小，W是MOS管的宽，L是MOS管的长。可见，在放大级PMOS管的导通阈值电压VthP和放大级NMOS管的导通阈值电压VthN一定时，通过选取适当的Kr可使此时反相器In0的输入、输出电压都偏置在VDD/2处，以实现反相器In0总是能输出占空比为50％的满摆幅时钟信号，而且此占空比不受电源电压VDD、放大级PMOS管的导通阈值电压VthP、放大级NMOS管的导通阈值电压VthN及输入时钟信号摆幅的影响。进一步地，还可设置放大级PMOS管的导电因子KP和放大级NMOS管的导电因子KN完全对称(即KP＝KN，Kr＝1)，以使放大级PMOS管和放大级NMOS管输出上升时间和下降时间完全对称的信号，此时反相器In0也就有了完全对称的上升时间常数和下降时间常数(即τr＝τf)；其中，上升时间常数τr＝CL/KPVDD，下降时间常数τf＝CL/KNVDD，CL是反相器输出负载等效电容。需要注意的是，在实际应用中，若需要兼顾占空比和上升、下降时间，则Kr的取值范围应介于Kr’和1之间；其中Kr’是使时Kr的值。
作为示例，如图1和图2所示，所述输出电路103包括：反相器In0，其中所述反相器In0的输入端连接于所述轨到轨放大电路102的输出端，所述反相器In0的输出端作为所述输出电路103的输出端。本实施例所述输出电路103在所述逻辑阈值电平的控制下使其直流输出电平等于所述逻辑阈值电平，即所述输出电路103的直流输入电平与其直流输出电平相等，以自动将所述高摆幅时钟信号的占空比纠正为50％，从而实现所述实现高摆幅时钟信号的满摆幅输出。
作为示例，如图1和图2所示，所述反馈调节电路104包括：第一反馈电阻RF1、第二反馈电阻RF2及运算放大器A0，其中所述第一反馈电阻RF1的一端连接于所述输出电路103的输入端，所述第一反馈电阻RF1的另一端连接于所述运算放大器A0的正相输入端，所述第二反馈电阻RF2的一端连接于所述输出电路103的输出端，所述第二反馈电阻RF2的另一端连接于所述运算放大器A0的反相输入端，所述运算放大器A0的输出端作为所述反馈调节电路104的输出端。本实施例通过所述第一反馈电阻RF1和所述第二反馈电阻RF2对所述反相器In0的输入端和输出端进行直流分量提取，并经过所述运算放大器A0后产生所述反馈调节信号以输出。
下面以偏置MOS管M0为PMOS管、第一放大级MOS管M1为PMOS管、第二放大级MOS管M2为NMOS管为例对本实施例所述低摆幅至高摆幅时钟信号转换电路的工作过程进行说明。
如图1所示，所述第一放大级MOS管M1的直流工作点由所述偏压提供电路101及所述第一偏置电阻RP1设置，所述第二放大级MOS管M2的直流工作点则由所述反馈调节电路104及所述第二偏置电阻RP2反馈设置，以使所述第一放大级MOS管M1及所述第二放大级MOS管M2同时偏置在各自的导通阈值电压附近，并在所述低摆幅时钟信号CML CK加载在所述第一放大级MOS管M1和所述第二放大级MOS管M2时，所述第一放大级MOS管M1和所述第二放大级MOS管M2中的一个能够快速进入截止区，另一个能够快速进入强反型区，同时通过所述第二偏置电阻RP2将所述反馈调节信号加载在所述第二放大级MOS管M2的栅极，进而通过所述第二放大级MOS管M2的栅极偏置来调节所述轨到轨放大电路102的输出电压直流工作点使其电位等于逻辑阈值电平，进而使反相器In0的直流输出电平等于所述逻辑阈值电平，即所述反相器In0的直流输入电平与其直流输出电平相等，以自动将所述高摆幅时钟信号的占空比纠正为50％，从而实现所述高摆幅时钟信号的满摆幅输出。
假定加载在所述偏置MOS管M0上的电流为Ib，所述第一放大级MOS管M1与所述偏置MOS管M0的尺寸比为M1：M0＝n：1，那么所述第一放大级MOS管M1的跨导为：可见，这是一个与电源电压VDD、导通阈值电压Vthp无关的值，因此CMOS加工工艺偏差或电路工作温度变化引起的导通阈值电压Vthp的变化都不会改变gm的值，只有μ和Cox的变化会改变gm，因而CMOS工艺偏差、温度对gm的影响被大大降低了，而gm决定了这一级电路的工作速度；更具体地说，在电路的静态工作点附近(“小信号”范围内)，所述第一放大级MOS管M1与所述第二放大级MOS管M2输出的电流为ΔI＝gmΔV，其中ΔV是输入电压的变化量，而ΔI对于所述第一放大级MOS管M1和所述第二放大级MOS管M2的等效负载电容的充、放电速度决定了所述第一放大级MOS管M1和所述第二放大级MOS管M2的信号延迟，所以本实施例所述转换电路具有对电源电压VDD、温度和CMOS工艺偏差不敏感的信号延迟。
当调节偏置电流Ib大小时，总有所述第一放大级MOS管M1和所述第二放大级MOS管M2的gm随着Ib增大而增大。gm更高时，ΔI更大，所述第一放大级MOS管M1和所述第二放大级MOS管M2的延迟更小，所以本实施例所述转换电路具有信号时延可调的功能，偏置电流Ib越大，输入至输出的信号时延越小。
当偏置电流Ib特定时，所述第一放大级MOS管M1和所述第二放大级MOS管M2能同时偏置在各自的阈值电压附近，因此，当输入的低摆幅时钟信号CML CK加载在所述第一放大级MOS管M1和所述第二放大级MOS管M2时，所述第一放大级MOS管M1和所述第二放大级MOS管M2中的一个能快速进入截止区，另一个进入强反型区，因此本实施例所述转换电路的理论工作速度上限更快。进一步地，通过选取所述第一放大级MOS管M1和所述第二放大级MOS管M2的导电因子(即KP＝KN)，使得所述第一放大级MOS管M1和所述第二放大级MOS管M2输出上升时间和下降时间完全对称的信号。
实施例二
如图3和图4所示，本实施例提供一种差分形式的低摆幅至高摆幅时钟信号转换电路，用以分别对差分两路高摆幅时钟信号的占空比进行纠正，使其达到50％，从而实现差分两路高摆幅时钟信号的满摆幅输出(即每路高摆幅时钟信号的占空比都是50％)；其中，所述差分形式电路结构的输出端并联两个反相设置的反相器105和106，以保证所述转换电路输出信号的差分性。
作为示例，本实施例所述差分形式电路结构共用所述偏压提供电路101。
实施例三
如图5和图6所示，本实施例提供一种差分形式的低摆幅至高摆幅时钟信号转换电路，所述差分形式电路结构共用所述运算放大器，以实现差分两路时钟信号的占空比平均值为50％；其中，所述差分形式电路结构的输出端并联两个反相设置的反相器105和106，以保证所述转换电路输出信号的差分性。
作为示例，本实施例所述差分形式电路结构共用所述偏压提供电路101。
综上所述，本发明的一种低摆幅至高摆幅时钟信号转换电路，包括偏压提供电路、轨到轨放大电路、输出电路及反馈调节电路，本发明通过轨到轨放大电路将输入的低摆幅时钟信号放大为高摆幅时钟信号，同时反馈调节电路调节轨到轨放大电路的输出电压直流工作点，使其电位等于逻辑阈值电平，从而使所述输出电路的直流输出电平等于其直流输入电平(即轨到轨放大电路的输出电压直流工作点的电位)，从而实现自动将所述高摆幅时钟信号的占空比纠正为50％的功能；同时本发明所述电路可在低电源电压下工作、具有较低功耗、具有极高的运行速度(即能够进行极高频率时钟信号的低摆幅至高摆幅转换)、输入到输出的延迟较低、且对电源电压及CMOS工艺偏差均不敏感。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种低摆幅至高摆幅时钟信号转换电路，其特征在于，所述转换电路包括：
偏压提供电路，用于提供偏置电压；
轨到轨放大电路，连接于所述偏压提供电路，用于将低摆幅时钟信号进行轨到轨放大后产生高摆幅时钟信号以输出，同时根据偏置电压及反馈调节信号使其输出电压直流工作点的电位等于逻辑阈值电平；
输出电路，连接于所述轨到轨放大电路，用于将其直流输出电平嵌位在所述逻辑阈值电平处，以自动将所述高摆幅时钟信号的占空比纠正为50％，实现所述高摆幅时钟信号的满摆幅输出；
反馈调节电路，连接于所述输出电路及所述轨到轨放大电路之间，用于根据所述输出电路的直流输入电平及直流输出电平，产生所述反馈调节信号以输出。
2.根据权利要求1所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述偏压提供电路包括：可调电流源及偏置MOS管，所述可调电流源的输出端连接于所述偏置MOS管的漏极端，同时连接于所述偏置MOS管的栅极端，所述偏置MOS管的源极端连接于电源端，所述偏置MOS管的栅极端作为所述偏压提供电路的输出端；其中，在所述偏置MOS管包括PMOS管时，所述电源端包括电源电压；在所述偏置MOS管包括NMOS管时，所述电源端包括模拟地。
3.根据权利要求1所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述轨到轨放大电路包括：第一偏置电阻、第二偏置电阻、第一耦合电容、第二耦合电容、第一放大级MOS管及第二放大级MOS管，所述第一偏置电阻的一端连接于所述偏压提供电路的输出端，所述第一偏置电阻的另一端连接于所述第一耦合电容的一端，同时连接于所述第一放大级MOS管的栅极端，所述第一耦合电容的另一端连接于所述第二耦合电容的一端，同时接入所述低摆幅时钟信号，所述第二耦合电容的另一端连接于所述第二偏置电阻的一端，同时连接于所述第二放大级MOS管的栅极端，所述第二偏置电阻的另一端连接于所述反馈调节电路的输出端，所述第一放大级MOS管的源极端连接于第一电源端，所述第一放大级MOS管的漏极端连接于所述第二放大级MOS管的漏极端，同时作为所述轨到轨放大电路的输出端，所述第二放大级MOS管的源极端连接于第二电源端；其中，所述第一放大级MOS管与所述第二放大级MOS管的类型相反，在所述第一放大级MOS管包括PMOS管、所述第二放大级MOS管包括NMOS管时，所述第一电源端包括电源电压，所述第二电源端包括模拟地；在所述第一放大级MOS管包括NMOS管、所述第二放大级MOS管包括PMOS管时，所述第一电源端包括模拟地，所述第二电源端包括电源电压。
4.根据权利要求1所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述输出电路包括：反相器，其中所述反相器的输入端连接于所述轨到轨放大电路的输出端，所述反相器的输出端作为所述输出电路的输出端。
5.根据权利要求1所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述反馈调节电路包括：第一反馈电阻、第二反馈电阻及运算放大器，其中所述第一反馈电阻的一端连接于所述输出电路的输入端，所述第一反馈电阻的另一端连接于所述运算放大器的正相输入端，所述第二反馈电阻的一端连接于所述输出电路的输出端，所述第二反馈电阻的另一端连接于所述运算放大器的反相输入端，所述运算放大器的输出端作为所述反馈调节电路的输出端。
6.根据权利要求1至5任一项所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述转换电路还包括差分形式电路结构，其中，所述差分形式电路结构的输出端并联两个反相设置的反相器。
7.根据权利要求6所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述差分形式电路结构共用所述偏压提供电路。
8.根据权利要求6所述的低摆幅至高摆幅时钟信号转换电路，其特征在于，所述差分形式电路结构共用所述运算放大器。
CN201910104748.9A 2019-02-01 2019-02-01 一种低摆幅至高摆幅时钟信号转换电路 Active CN109905104B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910104748.9A CN109905104B (zh) 2019-02-01 2019-02-01 一种低摆幅至高摆幅时钟信号转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910104748.9A CN109905104B (zh) 2019-02-01 2019-02-01 一种低摆幅至高摆幅时钟信号转换电路

Publications (2)

Publication Number Publication Date
CN109905104A true CN109905104A (zh) 2019-06-18
CN109905104B CN109905104B (zh) 2023-04-28

Family

ID=66944690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910104748.9A Active CN109905104B (zh) 2019-02-01 2019-02-01 一种低摆幅至高摆幅时钟信号转换电路

Country Status (1)

Country Link
CN (1) CN109905104B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117978148A (zh) * 2024-03-29 2024-05-03 芯耀辉科技有限公司 用于时钟接收电路的信号处理方法及时钟接收电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路
CN104868880A (zh) * 2015-06-09 2015-08-26 圣邦微电子（北京）股份有限公司 时钟信号发生电路
US9209789B1 (en) * 2014-08-13 2015-12-08 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209789B1 (en) * 2014-08-13 2015-12-08 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format
CN106575945A (zh) * 2014-08-13 2017-04-19 高通股份有限公司 用于将电信号从小信号格式转换成轨到轨格式的装置
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路
CN104868880A (zh) * 2015-06-09 2015-08-26 圣邦微电子（北京）股份有限公司 时钟信号发生电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
乔红斌: "一种恒跨导轨到轨CMOS运算放大器的设计", 《电子制作》 *
潘学文等: "一种基于电平位移电路的低电压全摆幅CMOS运放", 《中南大学学报(自然科学版)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117978148A (zh) * 2024-03-29 2024-05-03 芯耀辉科技有限公司 用于时钟接收电路的信号处理方法及时钟接收电路

Also Published As

Publication number Publication date
CN109905104B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN105406829B (zh) 一种增益连续可调的可变增益放大器
CN101895257A (zh) 运算和测量放大器中的低噪声、低功率、低漂移偏移校正
CN102291103B (zh) 动态体偏置型c类反相器及其应用
CN101404481B (zh) 半导体电路
CN104426523A (zh) 具有减小的抖动的波形转换电路
CN211830580U (zh) 浮动电源供电的轨对轨超低失配电荷泵电路
CN109905104A (zh) 一种低摆幅至高摆幅时钟信号转换电路
Suresh A low power Schmitt Trigger design using SBT technique in 180nm CMOS technology
Goyal et al. Analysis and design of a two stage cmos op-amp with 180nm using miller compensation technique
CN206585537U (zh) 一种集成消失调、抗干扰的比较器电路
US9755588B2 (en) Signal output circuit
CN108092503A (zh) 电荷泵电路
CN107332558A (zh) 一种带工艺和温度补偿的压控振荡器偏置电路
CN109286378A (zh) 一种具有自适应失调调节功能的斩波电路
US10622950B2 (en) Amplifier arrangement and switched capacitor integrator
CN106026957B (zh) 一种可变增益放大器的增益dB-linear实现方法
US20220352883A1 (en) Bootstrap circuit supporting fast charging and discharging and chip
Jazi et al. A novel bulk driven charge pump for low power, low voltage applications
US9537469B2 (en) CMOS level shifter with reduced high voltage transistor count
US9444436B2 (en) Fully differential level conversion circuit
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
Ren et al. A novel slew-boosting circuit for rail-to-rail operational amplifier
Vij et al. A highly adaptive operational amplifier with recycling folded cascode topology
CN102468743B (zh) 一种使能控制电路
Tamnupan et al. A low-voltage low-power current-mode differential adjustable Schmitt trigger

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant