CN109286378A - 一种具有自适应失调调节功能的斩波电路 - Google Patents

一种具有自适应失调调节功能的斩波电路 Download PDF

Info

Publication number
CN109286378A
CN109286378A CN201811118121.0A CN201811118121A CN109286378A CN 109286378 A CN109286378 A CN 109286378A CN 201811118121 A CN201811118121 A CN 201811118121A CN 109286378 A CN109286378 A CN 109286378A
Authority
CN
China
Prior art keywords
module
signal
delay
output end
imbalance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811118121.0A
Other languages
English (en)
Other versions
CN109286378B (zh
Inventor
李立
程旭
曾晓洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201811118121.0A priority Critical patent/CN109286378B/zh
Publication of CN109286378A publication Critical patent/CN109286378A/zh
Application granted granted Critical
Publication of CN109286378B publication Critical patent/CN109286378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于半导体和集成电路技术领域，具体为一种具有自适应失调调节功能的斩波电路。本发明斩波电路由输入端调制模块、运算放大器、输出端解调模块、失调检测模块和延迟控制模块电路连接构成；控制斩波的时钟在调制模块以及解调模块之间有一个延迟，这个延迟能有效的减小斩波电路自己产生的等效本征失调，而延迟电路产生的延迟的大小则通过一个检测噪声的模块来控制，从而达到自适应减小噪声的目的。

Description

一种具有自适应失调调节功能的斩波电路
技术领域
本发明属于半导体和集成电路技术领域，具体涉及集成电路中的斩波电路。
背景技术
随着半导体工艺进入超深亚微米（UDSM）时代，CMOS（互补金属氧化物半导体）电路的电源电压越来越低，从1.2V到1V不等。在这么低的电源电压下设计模拟集成电路时输入信号的幅度受到电源电压的限制，但与此同时系统的噪声并没有随着电源电压而降低，因此在低电压下低噪声的设计越来越重要。
MOS晶体管中，晶体管的栅氧化层与硅衬底的界面产生的悬浮键会随机俘获电荷载流子，这种载流子在漏电流中会产生噪声，这种噪声的平均功率函数与热噪声不同，他与频率成反比，因此这种噪声被称为1/f噪声或者“闪烁”噪声。
理想的MOS晶体管组成的CMOS差分放大器是一个完全对成的结构。当输入差分对的电压差为零的时候，输出的差分对电压也是零，但是由于MOS晶体管存在阈值电压的失配，当输入的电压差为零时，输出端的正负电压差也不为零。这样的失配可以等效成理想的运算放大器的正负极输入端之间存在一个失调电压。
“闪烁”噪声以及失调电压对应用于低频的系统影响非常大，因此为了减小低频噪声以及失调电压对电路的影响，一般会在电路里采用斩波技术（Chopper Stabilization,CHS）来抑制低频噪声。图1是公知的斩波技术原理图，具体的步骤是输入的信号在经过运算放大器之前通过一个调制模块将信号调制到一个较高的频段，然后这个调制过的信号输入到运算放大器，这个时候输入信号和运算放大器的低频噪声和失调电压在频域已经分开，运算放大器的输出电压会再经过一个解调模块，之前被调制的输入电压会被调制会之前的频段，而低频噪声和失调电压会被解调模块调制到较高的频段。通过这样的技术可以实现低频信号和噪声以及失调电压的分离，从而减小这些干扰对低频输入信号的影响。
由于斩波模块自身在采样时也存在残余的偏差，这部分偏差也能等效成失调电压。因此传统斩波电路并不能完全消除这部分等效失调电压的影响，在实际应用中可以通过在调制和解调模块的时钟中加入延迟来减小斩波模块的等效失调误差，但是这个延迟的大小和输入信号的输入阻抗有直接的关系，本发明就减小斩波模块失调提出了一种自适应的延迟模块，该延迟模块可以针对不同频率的输入信号自动调节延迟信号的大小从而自动减小斩波信号的残余失调误差。
发明内容
本发明的目的在于提供一种具有自适应调节失调功能的斩波电路，能根据输入电压频率的不同自动调节斩波模块里的延迟，从而自动减小系统产生的残余失调电压。
本发明提供具有自适应失调调节功能的斩波电路，由输入端调制模块，运算放大器，输出端解调模块，失调检测模块，延迟控制模块构成。系统有正负两个输入端和正负两个输出端；输入电压信号为正负输入端的电压差；输入信号首先通过调制模块，调制模块的输出端连接运算放大器的输入端，运算放大器的输出端连接解调模块的输入端，解调模块的输出端为系统的输出端；同时解调模块的输出连接失调检测模块，失调检测模块产生数字控制信号，这个控制信号控制延迟模块产生的系统中调制模块和解调模块的时钟之间的延迟。
本发明的斩波电路中形成一个反馈回路，由主体的斩波模块产生一个模拟输出，该输出通过失调检测模块产生数字控制信号，该数字控制信号反馈回延迟控制模块，延迟控制模块调节延迟的大小改变斩波模块中模拟输出完成系统中反馈的闭环。
本发明中，所述调制模块和解调模块由四对CMOS开关组成，输入信号为差分信号，通过这四对CMOS开关连接到差分输出端。系统产生互不交叠时钟ck1和ck2控制开关的工作。
本发明中，所述运算放大器负责对系统中的微小信号进行放大，运算放大器的输入端接收调制器输出端传递过来的输入信号，运算放大器差分输出端连接解调模块的输入端。系统的主要低频干扰来源是运算放大器的低频噪声和等效的失调电压，这部分干扰通过斩波技术可以有效的抑制。
本发明中，所述失调检测模块接收系统输出端的信号，失调电压检测模块计算出系统中的等效失调电压之后和预先设定的值进行比较，同时产生一个数字控制信号，这个数字信号反馈到系统的延迟控制模块端对延迟链进行控制。
本发明中，所述延迟控制模块由一系列反相器链组成，延迟控制信号模块反馈回来的数字信号可以通过控制反相器链中反相器的个数可以直接控制产生的延迟的大小，从而减小系统残余的失调误差。
具体来说，延迟模块中用反相器链产生可控的延迟，反相器中PMOS管和NMOS管的尺寸大小可以有不同的选择，由若干偶数个反相器组成一个延迟的子模块，延迟链中存在提供不同延迟取值的子模块，这些产生延迟的子模块通过不同的配置调节延迟链整个的延迟大小。
延迟模块中的数字逻辑控制模块，由失调检测模块产生的数字信号为数字逻辑的输入，逻辑控制模块产生控制延迟链中子延迟模块工作的数字信号。
附图说明
图1为传统的斩波调制电路。
图2为本发明具有自适应失调调节的斩波调制电路。
图3为斩波电路中的全差分调制模块。
图4为本发明中的可控延迟链模块。
图5为本发明使用的运算放大器的实施方式举例。
具体实施方式
公知的斩波模块100中，输入信号Vin在通过运放之前被m(t)信号调制，这个时候输入的低频信号被调制到调制信号的频段，调制之后的信号和系统的干扰Vn（主要是低频的闪烁噪声和运放的失调电压）一起通过增益为A的运放，通过运放之后的信号通过解调模块，解调模块的调制信号同样也是m(t)，这样之前调制到这个频段的输入低频信号被解调回原来的低频频段，而未被调制的干扰信号则被解调信号调制到高频的频段，从而达到低频输入信号和干扰信号的分离。
图2是本发明改进之后的自适应失调调整的斩波调制200，系统是全差分结构输入电压信号为正负输入端的电压差，为了方便起见示意图用单端模式替代。输入信号首先通过调制模块，调制模块的输出端连接运算放大器的输入端，运算放大器的输出端连接解调模块的输入端，解调模块的输出端为系统的输出端，调制模块的时钟m1(t)和解调模块的时钟m2(t)之间存在一个延迟，通过这个延迟可以减小系统中由于采样造成的等效残余失调。系统的输出端连接失调检测模块，失调检测模块通过检测失调并于设定值进行比较产生数字控制信号Dout，这个控制信号控制延迟模块产生的系统中调制模块和解调模块的时钟之间的延迟。
电路的工作原理是：由于电路自身在调制采样的时候会产生一个等效的失调电压，这个失调电压是不能被斩波技术所消除的，通常可以通过在调制和解调模块的时钟之间加一个延迟来控制，这个延迟的大小和输入信号的阻抗有关。本发明提出的自适应调节电路中，通过在输出端加一个失调检测模块，在检测模块中将电路中的等效失调电压与预先设定的参考的等效失调电压进行比较，如果电路的等效失调电压比设定值大表明系统仍然存在比较大的残余失调电压，系统里的延迟模块的延迟不够大不足以抵消这一部分等效失调电压这时检测模块将根据上面的比较结果产生一个数字信号，这个数字信号将反馈到延迟控制模块并增加延迟控制模块产生的延迟的值，如果这个时候调节过后的延迟能使系统的等效残余失调小于设定值，反馈循环结束。如果系统的残余失调电压依然大于设定值，则反馈继续直到系统的残余失调电压被减小到满足要求。通过这样的反馈结构可以将系统的等效本征失调控制在一个比较小的范围之内。通过这样的设计，低频输入信号在一定的频率范围内变化时系统都能自动去减小由输入信号采样造成的等效残余失调电压。
系统中具体的调制模块210如图3所示，一共由四对CMOS开关对管，输入电压信号为电压信号inp和inn之差，其中正向输入信号通过MOS管MP1和MN1组成的开关对管连接到正向的输出端outp，通过MOS管MP3和MN3组成的开关对管连接到负向的输出端outn，负向的输入信号inn通过MOS管MP2和MN2组成的开关对管连接到正向的输出端outp，通过MOS管MP4和MN4组成的开关对管连接到负向的输出端outn。系统由一对外部提供的非交叠时钟ck1和ck2控制，其中时钟信号ck1通过反相器产生ck1b信号，这一对信号控制MP1与MN1以及MP3与MN3组成的开关对管。时钟信号ck2通过反相器产生ck2b信号，这一对时钟信号控制MP2与MN2以及MP4与MN4组成的开关对管。
图4是本发明中的延迟控制模块220，用反相器链来产生系统所需要的延迟，通过增大反相器中晶体管的尺寸来增大每个反相器能产生的延迟，同时通过改变整个反相器延迟链中反相器的个数达到控制延迟的目的。延迟链中反相器的个数由失调检测模块中反馈回来的数字信号Dout控制。当系统的等效残余失调偏大时，反馈的数字信号控制反相器链中的开关，使更多的反相器加入延迟链从而增大延迟直到这个延迟能抵消系统的残余失调电压。
图5是发明中用到的运算放大器230，运放采用全差分的折叠共源共栅结构，这种结构能保证系统有比较大的输入共模范围，同时能兼顾有比较大的输出阻抗以及较高的增益。

Claims (6)

1.一种具有自适应失调调节功能的斩波电路，其特征在于，由输入端调制模块、运算放大器、输出端解调模块、失调检测模块和延迟控制模块电路连接构成；系统有正负两个输入端和正负两个输出端；输入电压信号为正负输入端的电压差；输入信号首先进入调制模块，调制模块的输出端连接运算放大器的输入端，运算放大器的输出端连接解调模块的输入端，解调模块的输出端为系统的输出端；同时解调模块的输出连接失调检测模块，失调检测模块产生数字控制信号，这个控制信号控制延迟模块产生的系统中调制模块和解调模块的时钟之间的延迟。
2.根据权利要求1所述的具有自适应失调调节功能的斩波电路，其特征在于，所述的调制模块和解调模块均由四对CMOS开关组成，输入信号为差分信号，通过这四对CMOS开关连接到差分输出端；系统产生互不交叠时钟ck1和ck2控制开关的工作。
3.根据权利要求1所述的具有自适应失调调节功能的斩波电路，其特征在于，所述失调检测模块接收系统输出端的信号，失调电压检测模块计算出系统中的等效失调电压之后和预先设定的值进行比较，同时产生一个数字控制信号，这个数字信号反馈到系统的延迟控制模块端对延迟链进行控制。
4.根据权利要求1所述的具有自适应失调调节功能的斩波电路，其特征在于，所述延迟控制模块由一系列反相器链组成，延迟控制信号模块反馈回来的数字信号通过控制反相器链中反相器的个数直接控制产生的延迟的大小，从而减小系统本征的失调误差。
5.根据权利要求4所述的具有自适应失调调节功能的斩波电路，其特征在于，延迟模块中用反相器链产生可控的延迟，反相器中PMOS管和NMOS管的尺寸大小可以有不同的选择，由若干偶数个反相器组成一个延迟的子模块，延迟链中存在提供不同延迟取值的子模块，这些产生延迟的子模块通过不同的配置调节延迟链整个的延迟大小。
6.根据权利要求2所述的具有自适应失调调节功能的斩波电路，其特征在于，所述调制模块或解调模块，包括四对CMOS开关对管，输入电压信号为电压信号inp和inn之差；其中，正向的输入信号通过MOS管MP1和MN1组成的开关对管连接到正向的输出端outp，通过MOS管MP3和MN3组成的开关对管连接到负向的输出端outn，负向的输入信号inn通过MOS管MP2和MN2组成的开关对管连接到正向的输出端outp，通过MOS管MP4和MN4组成的开关对管连接到负向的输出端outn；系统由一对外部提供的非交叠时钟ck1和ck2控制，其中时钟信号ck1通过反相器产生ck1b信号，这一对信号控制MOS管MP1与MN1以及MOS管MP3与MN3组成的开关对管；时钟信号ck2通过反相器产生ck2b信号，这一对时钟信号控制MOS管MP2与MN2以及MP4与MN4组成的开关对管。
CN201811118121.0A 2018-09-26 2018-09-26 一种具有自适应失调调节功能的斩波电路 Active CN109286378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811118121.0A CN109286378B (zh) 2018-09-26 2018-09-26 一种具有自适应失调调节功能的斩波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811118121.0A CN109286378B (zh) 2018-09-26 2018-09-26 一种具有自适应失调调节功能的斩波电路

Publications (2)

Publication Number Publication Date
CN109286378A true CN109286378A (zh) 2019-01-29
CN109286378B CN109286378B (zh) 2022-04-12

Family

ID=65182017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811118121.0A Active CN109286378B (zh) 2018-09-26 2018-09-26 一种具有自适应失调调节功能的斩波电路

Country Status (1)

Country Link
CN (1) CN109286378B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995217A (zh) * 2019-12-03 2020-04-10 芯创智（北京）微电子有限公司 一种占空比调整电路
CN111969981A (zh) * 2020-10-21 2020-11-20 鹏城实验室 一种时钟产生电路和随机数产生电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141558A1 (en) * 2003-01-21 2004-07-22 Plisch Marjorie R. Signal processing system with baseband noise modulation and noise fold back reduction
CN102780459A (zh) * 2012-07-21 2012-11-14 江苏物联网研究发展中心 应用于mems读出电路的伪随机调制解调斩波电路
CN103488232A (zh) * 2013-09-30 2014-01-01 深圳市芯海科技有限公司 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片
JP2016127422A (ja) * 2014-12-26 2016-07-11 アルプス電気株式会社 増幅回路及びこれを有する電流センサ
CN108494370A (zh) * 2018-05-31 2018-09-04 福州大学 斩波稳定仪表放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141558A1 (en) * 2003-01-21 2004-07-22 Plisch Marjorie R. Signal processing system with baseband noise modulation and noise fold back reduction
CN102780459A (zh) * 2012-07-21 2012-11-14 江苏物联网研究发展中心 应用于mems读出电路的伪随机调制解调斩波电路
CN103488232A (zh) * 2013-09-30 2014-01-01 深圳市芯海科技有限公司 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片
JP2016127422A (ja) * 2014-12-26 2016-07-11 アルプス電気株式会社 増幅回路及びこれを有する電流センサ
CN108494370A (zh) * 2018-05-31 2018-09-04 福州大学 斩波稳定仪表放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YOSHINORI KUSUDA: "A 60 V Auto-Zero and Chopper OperationalAmplifier With 800 kHz Interleaved Clocks and Input Bias Current Trimming", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
魏榕山朱睿: "低功耗斩波-稳定放大器", 《中国集成电路》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995217A (zh) * 2019-12-03 2020-04-10 芯创智（北京）微电子有限公司 一种占空比调整电路
CN111969981A (zh) * 2020-10-21 2020-11-20 鹏城实验室 一种时钟产生电路和随机数产生电路
CN111969981B (zh) * 2020-10-21 2021-01-12 鹏城实验室 一种时钟产生电路和随机数产生电路

Also Published As

Publication number Publication date
CN109286378B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
TWI644513B (zh) 晶片及計算平台
EP2251977A2 (en) Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
CN105680834A (zh) 一种高速低功耗的动态比较器
CN106575945B (zh) 用于将电信号从小信号格式转换成轨到轨格式的装置
JP2019514264A (ja) レプリカ回路およびフィードバック制御を介してコモンモード電圧を制御するためのシステムおよび方法
EP1289149B1 (en) Delay clock pulse-width adjusting circuit for intermediate frequency or high frequency
US20230152842A1 (en) Clock distribution system with band-pass circuitry
TWI547099B (zh) 斜率控制電路
CN101888178A (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
CN211830580U (zh) 浮动电源供电的轨对轨超低失配电荷泵电路
US7768309B2 (en) Low-noise PECL output driver
CN109286378A (zh) 一种具有自适应失调调节功能的斩波电路
EP1753129B1 (en) Receiver with high input range
US20100321094A1 (en) Method and circuit implementation for reducing the parameter fluctuations in integrated circuits
CN202617065U (zh) 一种能抑制电源噪声的低电压压控振荡器
US10833898B2 (en) Baseline wander correction in AC coupled communication links using equalizer with active feedback
TW202042507A (zh) 共模電壓準位轉移及鎖定電路
CN108449082B (zh) 一种cml电平转cmos电平的电路结构
CN104143975A (zh) 一种dll延时链及减小延时锁相环时钟占空比失真的方法
CN107294528B (zh) 一种应用于锁相环的电荷泵电路
US10418952B1 (en) Amplifier with hysteresis
TW201318335A (zh) 多級數位控制功率放大器、發射器及相關方法
US20070257712A1 (en) Low Current, High Gain, Single to Differential Buffer
CN109905104A (zh) 一种低摆幅至高摆幅时钟信号转换电路
US11604490B1 (en) Low frequency power supply spur reduction in clock signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant