TWI547099B - 斜率控制電路 - Google Patents

Description

斜率控制電路

本發明係關於一種控制電路；特別是關於一種可廣泛應用於控制器區域網路匯流排等應用系統，且可針對輸出級電壓位準之斜率進行控制之電路設計。

按，控制器區域網路（Controller Area Network，CAN）是在1990年代初所制定的規格，並在1993年經標準化（ISO 11898-1），而被廣泛的應用在各種車輛與電子裝置上。一般而言，控制器區域網路（CAN）係包括一序列匯流排，它提供高安全等級及有效率的即時控制，更具備了偵錯和優先權判別的機制，以在這樣的機制下，使得網路訊息的傳輸變的更為可靠而有效率。以目前的發展看來，現有的控制器區域網路，不僅擁有了高度的彈性調整能力，可以在既有的網路中增加站台而不用在軟硬體上作修正與調整的作業，除此之外，其資訊的傳遞並非建構在特殊種類的站台上，更增加了在升級網路時的便利性。

一般而言，第1圖係揭露現有技術一控制器區域網路匯流排之架構圖，其中，控制器區域網路中例如具有兩站台，其係為站台101與站台103，經由控制收發器（CAN-Transceiver）200共同連接到匯流排300，並經由一高電壓輸出位準CANH與一低電壓輸出位準CANL來傳送差動（Differential）訊號，以達到控制訊號的傳遞。在現有的數位邏輯上，如第2圖所示，當高電壓輸出位準CANH與低電壓輸出位準CANL皆同為2.5伏特時，則輸出之數位訊號係為「1」，至於，若高電壓輸出位準CANH躍升至3.5伏特，而低電壓輸出位準CANL下降至1.5伏特時，則輸出之數位訊號係表示為「0」。其中，在分工細密的今日，為了達成動態控制電路的平衡，現有技術如美國專利號US7,183,793遂提出一種電路架構，其係利用控制電晶體操作在飽和區域（Saturation region）時，在其一端以電流源進行偏壓，並在另一端透過操作型傳感放大器（Operational Transconductance Amplifiers，OTA）產生迴路控制電流，使得兩條電流路徑上的電流大小能夠達到一致。同時，藉由控制電流源的電流放大與縮小的斜率，來控制輸出級高電壓輸出位準與低電壓輸出位準電壓斜率之對稱性，藉此達成斜率控制的效果。

然而，值得注意的是，為了要達成這樣的電路設計，無論是在系統設計端或是晶片設計端，都必須運用到大量的電子電路元件，且電路之複雜度亦與之大幅度地提升。除此之外，現有技術至多僅能從邏輯電路中不同之連接方式下手去規避，在此情況之下，不僅使得整體電路的設計顯得格外困難，其所必須耗費之元件數量與電路成本亦大幅地提升，實在相當地不符合經濟及成本效益。

是以，本發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種斜率控制電路，其具體之架構及實施方式將詳述於下。

為解決習知技術存在的問題，本發明之一目的係在於提供一種斜率控制電路，其係首創揭露一種完全創新的電路設計，並藉由此設計達成對輸出級直流電壓訊號之精密控制。

本發明之又一目的係在於提供一種斜率控制電路，其係利用至少一路的第一充放電電路與第二充放電電路所生成之電阻電容效應，控制電路之充放電狀態，以藉此完成對輸出級電壓之斜率控制，進而達成控制動態斜率的平衡，以有效地減低輸出級之直流突波大小。

本發明之再一目的係在於提供一種斜率控制電路，其係除了可應用於控制器區域網路匯流排外，更可額外連接有至少一路的自迴授控制電路，以控制整體電路在不同模式間切換時之時間延遲可維持一致，兼具有廣泛應用於其他工業之控制系統之優勢。

是以，根據本發明所揭示之斜率控制電路，其係電性耦接於一前端複製電路與一控制器區域網路匯流排之間，其中，前端複製電路係產生有一上迴授訊號與一下迴授訊號，斜率控制電路係接收該上迴授訊號與下迴授訊號，以經由該上迴授訊號與下迴授訊號之驅動而控制控制器區域網路匯流排之一高電壓輸出位準與一低電壓輸出位準之電壓。

根據本發明之實施例，其中，斜率控制電路包括有一上級驅動電路，其係連接於前端複製電路與高電壓輸出位準之間，並包括至少一第一充放電電路，以利用該第一充放電電路控制高電壓輸出位準之下降斜率；以及一下級驅動電路，其係連接於前端複製電路與低電壓輸出位準之間，並包括至少一第二充放電電路，以利用該第二充放電電路控制低電壓輸出位準之上升斜率。藉由此電路設計，本發明可有效控制輸出級之高電壓輸出位準之下降斜率與低電壓輸出位準之上升斜率，使得二者維持對稱。

另一方面而言，本發明所揭露之第一充放電電路更可包括至少一第一自迴授控制電路，其中，第一自迴授控制電路係包括一第一次控制開關與連接於該第一次控制開關之一第一偵測電路，以利用第一偵測電路產生一第一迴授訊號。同樣地，第二充放電電路亦可包括至少一第二自迴授控制電路，其中，第二自迴授控制電路係包括一第二次控制開關與連接於該第二次控制開關之一第二偵測電路，以利用第二偵測電路產生一第二迴授訊號。緣此，本發 明係可利用該些訊號以自迴授之方式傳輸並控制予於所述之第一、第二充放電電路，以達到進一步控制主電路在不同模式間切換時之時間延遲可維持相等之目的。

除此之外，根據本發明所揭露之前端複製電路，其更可設計為一雙迴路架構，包括有一上迴授電路與一下迴授電路，其中，上迴授電路與下迴授電路係共同連接於前端複製電路中之一共態點，並各自產生有所述之上迴授訊號與下迴授訊號，以供分別輸出並驅動予上級驅動電路與下級驅動電路，以藉此達成額外控制輸出級高電壓輸出位準與低電壓輸出位準之直流電壓穩態之功效。

是以，藉由本發明所揭露斜率控制電路之巧妙設計，其係可成功地將輸出級之高電壓輸出位準與低電壓輸出位準間之壓差固定為2伏特，其電壓突波控制在400毫伏特以下，並維持輸出級高、低電壓輸出位準斜率之對稱性，藉此實現對動態直流位準訊號之精密控制，達成本發明之發明目的。

底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

請參閱第3圖所示，其係為根據本發明實施例之斜率控制電路之架構示意圖。如第3圖所示，本發明所揭示之斜率控制電路1係電性耦接於一前端複製電路（Replica circuit）2與一控制器區域網路匯流排（Controller Area Network BUS，CAN BUS）3之間。其中，控制器區域網路匯流排3係經由一高電壓輸出位準CANH與一低電壓輸出位準CANL來傳送差動（Differential）訊號，並在高電壓輸出位準CANH與一中介輸出位準SPLIT、以及中介輸出位準SPLIT與低電壓輸出位準CANL之間各自串接有一輸出電阻R0（或稱終端電阻）。一般而言，此輸出電阻R0之阻值例如可選為60歐姆，惟熟習此項技術領域之人士自可根據實際電路需求而自行設計之，並非用以限定本發明之發明範圍。

第4圖係揭露本發明一實施例之詳細內部電路示意圖，請配合第3圖一併參閱，如圖所示，前端複製電路2係具有一雙迴路結構，其係包括一上迴授電路22與一下迴授電路24，其中，上迴授電路22與下迴授電路24係共同連接於前端複製電路2中之一共態點VCM。舉例而言，上迴授電路22中可包括有串聯之P型金氧半場效電晶體P1、P2、二極體Z1、以及一上串接電阻RL1；下迴授電路24中可包括有串聯之N型金氧半場效電晶體N1、N2、二極體Z2、以及一下串接電阻RL2。其中，上迴授電路22與下迴授電路24係可自共態點VCM各自產生有一上迴授訊號VFBUP與一下迴授訊號VFBDN，並分別將此上迴授訊號VFBUP與下迴授訊號VFBDN輸出予斜率控制電路1中之第一電晶體M1與第三電晶體M3，以藉此控制輸出級高電壓輸出位準CANH與低電壓輸出位準CANL之直流電壓位準（DC level control），惟此部分之控制手段與技術特徵實非本發明之重點，故在此本發明並不進行贅述。本發明之技術重點乃在於所揭露之斜率控制電路1，其係接收此上迴授訊號VFBUP與下迴授訊號VFBDN，並經由該二訊號的驅動（上迴授訊號VFBUP與下迴授訊號VFBDN之驅動），而達到控制輸出級之高電壓輸出位準CANH與低電壓輸出位準CANL之電壓斜率之目的。以下，本發明將首先針對斜率控制電路1之電路細節及其作動進行以下之說明。

詳細而言，根據第4圖所示，斜率控制電路1係包括有一上級驅動電路102與一下級驅動電路104，其中，上級驅動電路102係連接於前端複製電路2之上迴授電路22與高電壓輸出位準CANH之間，並且，上級驅動電路102包括有一第一電晶體M1、至少一第二電晶體M2、一第一被動元件D1、以及至少一第一充放電電路11。根據本發明之實施例，所述之第一電晶體M1、第二電晶體M2與第一被動元件D1係依序串接於一輸入電源VDD與高電壓輸出位準CANH之間，並且，第二電晶體M2係電性連接於第一充放電電路11，除此之外，值得注意的是，第二電晶體M2之設置數量應充分對應於第一充放電電路11之設置數量。換言之，根據本發明之實施例，若設計者欲提高電路之耐壓承受力，則亦可選擇在電路中串接有一個以上的第二電晶體M2，惟在此情況下，第一充放電電路11之設置數量亦應對應地增加。以下，為便於理解本發明之技術，本發明僅以電路中設置有一組第二電晶體M2以及與其對應之第一充放電電路11作為一示範例之說明云爾，然熟習本技術領域之人士自可根據實際電路之耐壓需求而作一數量上之調整，則亦應隸屬於本發明之發明範疇。

同樣地，下級驅動電路104係連接於前端複製電路2之下迴授電路24與低電壓輸出位準CANL之間，並且，下級驅動電路104包括有一第三電晶體M3、至少一第四電晶體M4、一第二被動元件D2、以及至少一第二充放電電路21。根據本發明之實施例，所述之第三電晶體M3、第四電晶體M4與第二被動元件D2係依序串接於一接地端GND與低電壓輸出位準CANL之間，第四電晶體M4係電性連接於第二充放電電路21，並且，第四電晶體M4之設置數量應對應於第二充放電電路21之設置數量。緣此，本發明係可利用控制第一充放電電路11之充放電狀態來控制高電壓輸出位準CANH之下降斜率，同時利用控制第二充放電電路21之充放電狀態來控制低電壓輸出位準CANL之上升斜率，以期達到高電壓輸出位準CANH之下降斜率可成功對稱於低電壓輸出位準CANL之上升斜率，以實現本發明之發明目的。

續請參閱第5圖及第6圖所示，其係分別揭露本發明實施例第一充放電電路11與第二充放電電路21之內部電路示意圖。如圖所示，第一充放電電路11係包括有一第一電阻R1、一第一電容C1、一第一上控制開關SWP1、一第一下控制開關SWN1、一第二電阻R2、以及一第二電容C2。其中，第一電阻R1 與第一電容C1相互並聯，並共同連接至輸入電源VDD；第一上控制開關SWP1串聯於該第一電阻R1與第一電容C1；第一下控制開關SWN1串聯於第一上控制開關SWP1，且第一下控制開關SWN1與第一上控制開關SWP1係共同連接於一第一控制輸入源HS＿IN與一第一輸出端HS(即第4圖之第二電晶體M2)之間。之後，第二電阻R2連接第一下控制開關SWN1與接地端GND；以及，第二電容C2連接接地端GND，且同時並聯於第二電阻R2。

同樣地，如第6圖所示，則第二充放電電路21包括有一第三電阻R3、一第三電容C3、一第二上控制開關SWP2、一第二下控制開關SWN2、一第四電阻R4、以及一第四電容C4。其中，第三電阻R3與第三電容C3相互並聯，並共同連接至輸入電源VDD；第二上控制開關SWP2串聯於該第三電阻R3與第三電容C3；第二下控制開關SWN2串聯於第二上控制開關SWP2，且第二下控制開關SWN2與第二上控制開關SWP2係共同連接於一第二控制輸入源LS＿IN與一第二輸出端LS(即第4圖之第四電晶體M4)之間。之後，第四電阻R4連接第二下控制開關SWN2與接地端GND；以及，第四電容C4連接接地端GND，且同時並聯於第四電阻R4。詳細而言，根據本發明之一實施例，如本發明圖式第4、5、6圖所示，本發明係採用上級驅動電路102之第一電晶體M1與第二電晶體M2係為P型金氧半場效電晶體(P metal oxide semiconductor，PMOS)，第一被動元件D1係為二極體；下級驅動電路104之第三電晶體M3與第四電晶體M4係為N型金氧半場效電晶體(N metal oxide semiconductor，NMOS)，第二被動元件D2係為二極體；第一上控制開關SWP1係為P型金氧半場效電晶體(PMOS)，第一下控制開關SWN1係為N型金氧半場效電晶體(NMOS)；以及，第二上控制開關SWP2係為P型金氧半場效電晶體(PMOS)，而第二下控制開關SWN2係為N型金氧半場效電晶體(NMOS)，作為本發明一實施例之說明。

是以，本發明所設計之第一輸出端HS係經由第一上控制開關 SWP1與第一下控制開關SWN1，同時搭配第一電阻R1、第一電容C1、第二電阻R2與第二電容C2所產生之RC效應來對其充到高電壓準位或低電壓準位之斜率進行控制，同樣地，第二輸出端LS亦係經由第二上控制開關SWP2與第二下控制開關SWN2，同時搭配第三電阻R3、第三電容C3、第四電阻R4與第四電容C4所產生之RC效應來對其充到高電壓準位或低電壓準位之斜率進行控制。如此一來，透過對於第一輸出端HS與第二輸出端LS的斜率控制，則本發明可成功使得輸出級與之連接的第二電晶體M2與第四電晶體M4同時開啟或關閉，緣此，即可達成有效降低直流位準之輸出突波大小之目的。第7圖係揭露本發明一實施例之斜率控制電路應用於一控制器區域網路匯流排之波形示意圖，如第7圖所示，則可以明顯看出，利用本發明所揭露之技術，其可將高電壓輸出位準CANH與低電壓輸出位準CANL之直流突波值P1、P2成功地控制在400毫伏特(mV)以下。除此之外，利用本發明所揭露之斜率控制電路搭配第5至6圖所示之第一、第二充放電電路之作用，則本發明更可控制整體電路在主動模式(Dominant mode)與被動模式(Recessive mode)之間交互切換時，其高電壓輸出位準CANH與低電壓輸出位準CANL分別由共態模式(Common mode)上升至例如3.5伏特與下降至例如1.5伏特的電壓斜率，二者能夠對稱。是以，循上揭諸多證據與數據可知，本發明所揭露之斜率控制電路確實可針對輸出級之電壓位準執行有效之控制，並可廣泛應用於控制器區域網路匯流排(CAN BUS)或其他工業控制系統等應用系統上，實係為一種設計良好且可功效卓越之斜率控制電路設計。

另一方面而言，為考量到整體電路在主動模式與被動模式之間交互切換的時間延遲(time delay)，本發明更揭露一種自迴授控制電路的機制，其係如圖式第8至13圖所示。首先，請參閱第8圖所示，其係揭露本發明所設計之第一充放電電路11更可連接至少一組第一自迴授控制電路31，此第一自迴授控制電路31係包括有一第一次控制開關SWP3與連接於此第一次控制開關SWP3 之一第一偵測電路801，其中，第一偵測電路801之輸出端用以產生一第一迴授訊號HS_AFB，並將該第一迴授訊號HS_AFB傳送並控制予第一次控制開關SWP3。在此實施例中，第一自迴授控制電路31係連接於第一上控制開關SWP1、第一下控制開關SWN1、第一輸出端HS以及輸入電源VDD之間。值得一提的是，此第一自迴授控制電路31之設置與連接位置並不以第8圖所示之實施態樣為限，根據本發明之另一實施例，如第9圖所示，則第一自迴授控制電路31’亦可選擇連接第一上控制開關SWP1、第一下控制開關SWN1、第一輸出端HS以及接地端GND之間。此時，第一偵測電路801之輸出端用以產生第一迴授訊號HS_AFB1，並將此第一迴授訊號HS_AFB1傳送並控制予第一次控制開關SWN3。不同的是，當第一自迴授控制電路31係連接於電路之上半部(即輸入電源VDD)時，則第一次控制開關SWP3應設計為一P型金氧半場效電晶體，且該第一次控制開關SWP3之汲極係連接於第一上控制開關SWP1與第一下控制開關SWN1之接點(參第8圖)。至於，當第一自迴授控制電路31’連接於電路之下半部(即接地端GND)時，則該第一次控制開關SWN3應設計為一N型金氧半場效電晶體，且該第一次控制開關SWN3之汲極係連接於第一上控制開關SWP1與第一下控制開關SWN1之接點(參第9圖)。

同樣地，考慮到電路在主動模式與被動模式間切換的時間延遲之問題，第11圖與第12圖係揭露本發明所設計之第二充放電電路21更可連接至少一組第二自迴授控制電路32、32’之實施態樣。其中，第二自迴授控制電路32、32’係包括一第二次控制開關SWN4、SWP4與連接於該第二次控制開關SWN4、SWP4之一第二偵測電路802，其中，第二偵測電路802之輸出端係用以產生第二迴授訊號LS_AFB、LS_AFB1，並將該第二迴授訊號LS_AFB、LS_AFB1傳送並控制予第二次控制開關SWN4、SWP4。如第11圖所示之實施例，則第二自迴授控制電路32可連接於第二上控制開關SWP2、第二下控制開關SWN2、第二輸出 端LS以及接地端GND之間，此時，第二次控制開關SWN4係選用為一N型金氧半場效電晶體，且該第二次控制開關SWN4之汲極係連接於第二上控制開關SWP2與第二下控制開關SWN2之接點。至於，如第12圖所示之實施例，則第二自迴授控制電路32’係連接於第二上控制開關SWP2、第二下控制開關SWN2、第二輸出端LS以及輸入電源VDD之間，此時，第二次控制開關SWP4應選用為一P型金氧半場效電晶體，且該第二次控制開關SWP4之汲極係連接於第二上控制開關SWP2與第二下控制開關SWN2之接點。

第14圖係揭露根據本發明之實施例應用於一控制器區域網路匯流排之波形示意圖，由第14圖所示之波形示意圖，可以明顯看出，應用本發明所揭露之斜率控制電路搭配自迴授控制電路的架構設計，當電路由被動模式進入主動模式時，以第二輸出端LS為例，則可以因為第三電容C3的電量對第四電晶體M4之閘極進行充電，使得第四電晶體M4的閘源極壓差快速高於Vtn而使之開啟，如區域S1所示，同樣地，在第一輸出端HS上也可因為第二電容C2的影響而控制第二電晶體M2之閘極放電，進而使得第二電晶體M2之閘源極壓差馬上高於Vtp而使之開啟。之後，如區域S2所示，再利用前述第一充放電電路11與第二充放電電路21之RC效應，控制高電壓輸出位準CANH與低電壓輸出位準CANL之上升與下降斜率，則可以有效降低過程中可能產生之突波。

另一方面而言，當電路由主動模式切換回被動模式時，見區域S3所示，則在第二輸出端LS與第一輸出端HS上分別由於第二次控制開關SWN4或第一次控制開關SWP3可瞬間地被開啟，而使得第二輸出端LS上的電壓很快地下降至VDD/2以下，同時，第一輸出端HS上的電壓則快速地上升至VDD/2以上。之後，再利用第一、第二偵測電路801、802之作用將第二次控制開關SWN4或第一次控制開關SWP3關閉，並透過前述第一充放電電路11與第二充放電電路21之RC效應，如區域S4所示，控制高電壓輸出位準CANH與低電壓輸出位準CANL 之下降與上升斜率。這樣一來，本發明不僅可以控制第二電晶體M2及第四電晶體M4關閉之時間，亦可以大大地縮短此過程，使得整體電路由主動模式切換至被動模式之延遲時間T2與被動模式切換回主動模式之延遲時間T1相等，有效控制延遲時間T1=T2。

更進一步而言，考量到控制器區域網路匯流排之傳輸速率在高於5Mb/s的情況時，則本發明實施例應用於一高速匯流排傳輸時之示意圖，其係請參閱第10圖及第13圖所示。在此類高速傳輸之情況下，則第一充放電電路11係同時連接有二組第一自迴授控制電路31、31’，而第二充放電電路11則同時連接有二組第二自迴授控制電路32、32’，其應用於高速匯流排傳輸之波形示意圖請參閱第15圖所示。如第15圖所示，其中電路在主動模式與被動模式間切換之區域S1至S4係大致如前所述，故不再重述。惟值得說明的是，由於在高速傳輸應用下，電路處在主動模式之時間區間會相較地縮短，進而影響到RC效應中的時間延遲，則如區域S5所示，將使得第一輸出端HS與第二輸出端LS上的電壓無法足夠地下降與上升至原電壓位準(即Full Low與Full High)。這個問題將使得高電壓輸出位準CANH與低電壓輸出位準CANL之下降與上升斜率無法對稱，因此在此情況下，則必須利用第一偵測電路801與第二偵測電路802所產生之第一迴授訊號HS_AFB1、LS_AFB1來開啟第一次控制開關SWN3與第二次控制開關SWP4，則方可實現如區域S6所示之波形，使得第一輸出端HS與第二輸出端LS上的電壓可成功地下降與上升至原電壓位準(即Full Low與Full High)，並且控制延遲時間T1=T2，以實施本發明之發明目的。

續請參閱第16A圖與第16B圖所示，其係分別為根據本發明圖式第8圖與第9圖所示之第一偵測電路801之電路細節。如圖所示，第一偵測電路801係可包括至少一偵測放大器16a、16b與串聯於該偵測放大器16a、16b之一交集邏輯閘18，以利用此交集邏輯閘18之輸出端產生所述之第一迴授訊號HS_AFB、 HS_AFB1，並將該第一迴授訊號HS_AFB、HS_AFB1傳送並控制予第8圖與第9圖中之第一次控制開關SWP3、SWN3。更進一步而言，第17圖與第18圖係分別揭露兩種可用以實施第一偵測電路801之實施態樣，如第17圖所示，則偵測放大器16a例如可由複數個電晶體S1~S6與反向器T1、T2所組成，同時，偵測放大器16b包括反向器T3，然而，偵測電路中亦可選擇僅設置有單一偵測放大器，即偵測放大器16a，而並無偵測放大器16b(查第18圖所示之實施態樣)。換言之，就目前實際應用之層面看來，大抵偵測電路中只要至少包含有一偵測放大器，則應可用以實施本發明，而隸屬於本發明之發明範圍。

同樣地，請參閱第19A圖與第19B圖所示，其係分別為根據本發明圖式第11圖與第12圖所示之第二偵測電路802之電路細節。如圖所示，第二偵測電路802同樣可包括至少一偵測放大器16c、16d與串聯於該偵測放大器16c、16d之一交集邏輯閘26，以利用此交集邏輯閘26之輸出端產生所述之第二迴授訊號LS_AFB、LS_AFB1，並將該第二迴授訊號LS_AFB、LS_AFB1傳送並控制予第11圖與第12圖中之第二次控制開關SWN4、SWP4。更進一步而言，第20圖與第21圖係分別揭露兩種可用以實施第二偵測電路802之實施態樣，如第20圖所示，則偵測放大器16c例如可由複數個電晶體U1~U6與反向器V1所組成，同時，偵測放大器16d包括反向器V2、V3。或者，如第21圖所示，則偵測放大器16d亦可選擇僅包含有一反向器V4，則同樣可用以實施本發明。大抵而言，以上所舉之實施例僅係為說明本發明之技術思想及所用手段，其目的在使本領域之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，熟習本領域之技藝人士自可根據本發明所揭示之實施例作一均等之變化或修飾，然仍應涵蓋在本發明之專利範圍內。

是以，綜上所述，根據本發明所揭示之斜率控制電路，其係為一種新穎而獨樹一格之電路設計，不僅可針對控制器區域網路匯流排之輸出級 直流電壓進行其上升斜率與下降斜率之控制，使該二者之斜率可相互對稱，並經由動態控制使得電路在主動模式與被動模式間交互切換時，其突波仍可控制在規格範圍(例如：400毫伏特)之內。除此之外，本發明所揭露之電路設計，更可進一步地控制電路在主動模式與被動模式間交互切換的延遲時間趨近於相等，並以此架構延伸以符合車規需求。

再者，根據本發明所揭露之電路設計，其係更可利用一自迴授控制電路之機制，使其能有效地應用於高速匯流排之傳輸層級，並同時維持較佳之電路效益。由此觀之，相較於現有技術，本發明不僅兼具有電路設計上之低複雜度、低成本及高效能之優勢，更可使得整體電路具備有極佳的動態控制效果，相較於習知技術，實具有極佳之產業利用性及競爭力。由此觀之，顯見本發明所揭露之技術特徵、方法手段與達成之功效係顯著地不同於現行方案，實非為熟悉該項技術者能輕易完成者，故具備有專利要件。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

1‧‧‧斜率控制電路

2‧‧‧前端複製電路

3‧‧‧控制器區域網路匯流排

11‧‧‧第一充放電電路

16a‧‧‧偵測放大器

16b‧‧‧偵測放大器

16c‧‧‧偵測放大器

16d‧‧‧偵測放大器

18‧‧‧交集邏輯閘

21‧‧‧第二充放電電路

22‧‧‧上迴授電路

24‧‧‧下迴授電路

26‧‧‧交集邏輯閘

31‧‧‧第一自迴授控制電路

31’‧‧‧第一自迴授控制電路

32‧‧‧第二自迴授控制電路

32’‧‧‧第二自迴授控制電路

101‧‧‧站台

102‧‧‧上級驅動電路

103‧‧‧站台

104‧‧‧下級驅動電路

200‧‧‧控制收發器

300‧‧‧匯流排

801‧‧‧第一偵測電路

802‧‧‧第二偵測電路

P1,P2,N1,N2,M1,M2,M3,M4‧‧‧電晶體

S1,S2,S3,S4,S5,S6,U1,U2,U3,U4,U5,U6‧‧‧電晶體

Z1,Z2‧‧‧二極體

D1,D2‧‧‧被動元件

T1,T2,T3,V1,V2,V3,V4‧‧‧反向器

R0,RL1,RL2,R1,R2,R3,R4‧‧‧電阻

C1,C2,C3,C4‧‧‧電容

SWP1,SWN1,SWP2,SWN2‧‧‧控制開關

SWP3,SWN3,SWP4,SWN4‧‧‧控制開關

第1圖係為現有技術一控制器區域網路匯流排之架構圖。

第2圖係為現有技術控制器區域網路匯流排之輸出級電壓訊號之波形圖。

第3圖係為根據本發明實施例之斜率控制電路之架構示意圖。

第4圖係為根據本發明實施例之斜率控制電路之內部電路示意圖。

第5圖係為根據本發明實施例之第一充放電電路之內部電路示意圖。

第6圖係為根據本發明實施例之第二充放電電路之內部電路示意圖。

第7圖係為本發明實施例之斜率控制電路應用於一控制器區域網路匯流排之波形示意圖。 第8圖至第10圖係揭露本發明一實施例之自迴授控制電路之示意圖。 第11圖至第13圖係揭露本發明另一實施例之自迴授控制電路之示意圖。 第14圖係為本發明一實施例之斜率控制電路搭配自迴授控制電路應用於一控制器區域網路匯流排之波形示意圖。 第15圖係為本發明一實施例之斜率控制電路搭配自迴授控制電路應用於高速傳輸之控制器區域網路匯流排之波形示意圖。 第16A圖與第16B圖係為根據本發明實施例之第一偵測電路之內部電路示意圖。 第17圖與第18圖係各自為根據本發明實施例可用以實施第一偵測電路之內部電路示意圖。 第19A圖與第19B圖係為根據本發明實施例之第二偵測電路之內部電路示意圖。 第20圖與第21圖係各自為根據本發明實施例可用以實施第二偵測電路之內部電路示意圖。

11‧‧‧第一充放電電路

21‧‧‧第二充放電電路

22‧‧‧上迴授電路

24‧‧‧下迴授電路

102‧‧‧上級驅動電路

104‧‧‧下級驅動電路

P1,P2,N1,N2,M1,M2,M3,M4‧‧‧電晶體

Z1,Z2‧‧‧二極體

D1,D2‧‧‧被動元件

R0,RL1,RL2‧‧‧電阻

Claims (15)

1. 一種斜率控制電路，係電性耦接於一前端複製電路與一控制器區域網路匯流排之間，該前端複製電路係產生有一上迴授訊號與一下迴授訊號，該斜率控制電路係接收該上迴授訊號與該下迴授訊號，以經由該上迴授訊號與該下迴授訊號之驅動而控制該控制器區域網路匯流排之一高電壓輸出位準與一低電壓輸出位準之電壓斜率，該斜率控制電路包括：一上級驅動電路，係連接於該前端複製電路與該高電壓輸出位準之間，其中該上級驅動電路更包括至少一第一充放電電路、一第一電晶體、至少一第二電晶體、以及一第一被動元件，該第一電晶體、該至少一第二電晶體與該第一被動元件係依序串接於一輸入電源與該高電壓輸出位準之間，該至少一第二電晶體係連接該至少一第一充放電電路，該第一充放電電路更包括一第一電阻連接該輸入電源，一第一電容連接該輸入電源且並聯於該第一電阻，一第一上控制開關連接該第一電阻與該第一電容，一第一下控制開關串聯於該第一上控制開關，且該第一下控制開關與該第一上控制開關係共同連接於一第一控制輸入源與該第二電晶體，一第二電阻連接於該第一下控制開關與該接地端之間，一第二電容連接該接地端且並聯於該第二電阻，該上級驅動電路利用該第一充放電電路控制該高電壓輸出位準之下降斜率；以及一下級驅動電路，係連接於該前端複製電路與該低電壓輸出位準之間，其中該下級驅動電路更包括至少一第二充放電電路、一第三電晶體、至少一第四電晶體、以及一第二被動元件，該第三電晶體、該至少一第四電晶體與該第二被動元件係依序串接於一接地 端與該低電壓輸出位準之間，該至少一第四電晶體係連接該至少一第二充放電電路，該第二充放電電路更包括一第三電阻連接該輸入電源，一第三電容連接該輸入電源且並聯於該第三電阻，一第二上控制開關連接該第三電阻與該第三電容，一第二下控制開關串聯於該第二上控制開關，且該第二下控制開關與該第二上控制開關係共同連接於一第二控制輸入源與該第四電晶體，一第四電阻連接於該第二下控制開關與該接地端之間，一第四電容連接該接地端且並聯於該第四電阻，該下級驅動電路利用該第二充放電電路控制該低電壓輸出位準之上升斜率，使得該高電壓輸出位準之下降斜率係對稱於該低電壓輸出位準之上升斜率。
2. 根據請求項1所述之斜率控制電路，其中該上級驅動電路之該第一電晶體與該至少一第二電晶體係為P型金氧半場效電晶體，該第一被動元件係為二極體。
3. 根據請求項2所述之斜率控制電路，其中該下級驅動電路之該第三電晶體與該至少一第四電晶體係為N型金氧半場效電晶體，該第二被動元件係為二極體。
4. 根據請求項1所述之斜率控制電路，其中該第一上控制開關係為P型金氧半場效電晶體，而該第一下控制開關係為N型金氧半場效電晶體。
5. 根據請求項1所述之斜率控制電路，其中該第二上控制開關係為P型金氧半場效電晶體，而該第二下控制開關係為N型金氧半場效電晶體。
6. 根據請求項1所述之斜率控制電路，其中該高電壓輸出位準與該低電壓輸出位準之直流突波值係可控制在400毫伏特以下。
7. 根據請求項4所述之斜率控制電路，其中該第一充放電電路更包括至少一第一自迴授控制電路，該第一自迴授控制電路係包括一第一次控制開關與連接於該第一次控制開關之一第一偵測電路，其中該第一自迴授控制電路係連接於該第一上控制開關、該第一下控制開關、該第一控制輸入源與該第二電晶體之間，且該第一自迴授控制電路係可選擇性地連接於該輸入電源或該接地端。
8. 根據請求項7所述之斜率控制電路，其中該第一自迴授控制電路連接該輸入電源時，該第一次控制開關係為P型金氧半場效電晶體，且該第一次控制開關之汲極係連接於該第一上控制開關與該第一下控制開關之接點。
9. 根據請求項7所述之斜率控制電路，其中該第一自迴授控制電路連接該接地端時，該第一次控制開關係為N型金氧半場效電晶體，且該第一次控制開關之汲極係連接於該第一上控制開關與該第一下控制開關之接點。
10. 根據請求項5所述之斜率控制電路，其中該第二充放電電路更包括至少一第二自迴授控制電路，該第二自迴授控制電路係包括一第二次控制開關與連接於該第二次控制開關之一第二偵測電路，其中該第二自迴授控制電路係連接於該第二上控制開關、該第二下控制開關、該第二控制輸入源與該第四電晶體之間，且該第二自迴授控制電路係可選擇性地連接於該輸入電源或該接地端。
11. 根據請求項10所述之斜率控制電路，其中該第二自迴授控制電路連接該輸入電源時，該第二次控制開關係為P型金氧半場效電晶體，且該第二次控制開關之汲極係連接於該第二上控制開關與該第二下控制開關之接點。
12. 根據請求項10所述之斜率控制電路，其中該第二自迴授控制電路連接該接地端時，該第二次控制開關係為N型金氧半場效電晶體，且該第二次控制開關之汲極係連接於該第二上控制開關與該第二下控制開關之接點。
13. 根據請求項7所述之斜率控制電路，其中該第一偵測電路更包括至少一偵測放大器與串聯於該偵測放大器之一交集邏輯閘，以利用該交集邏輯閘之輸出端產生一第一迴授訊號，並將該第一迴授訊號傳送並控制予該第一次控制開關。
14. 根據請求項10所述之斜率控制電路，其中該第二偵測電路更包括至少一偵測放大器與串聯於該偵測放大器之一交集邏輯閘，以利用該交集邏輯閘之輸出端產生一第二迴授訊號，並將該第二迴授訊號傳送並控制予該第二次控制開關。
15. 根據請求項1所述之斜率控制電路，其中該前端複製電路係包括一上迴授電路與一下迴授電路，該上迴授電路與該下迴授電路係共同連接於該前端複製電路之一共態點，並各自產生該上迴授訊號與該下迴授訊號供輸出予該上級驅動電路之該第一電晶體與該下級驅動電路之該第三電晶體，以控制該高電壓輸出位準與該低電壓輸出位準之直流電壓位準。