JP2019029766A - 半導体装置、光伝送装置、及び、光伝送システム - Google Patents

半導体装置、光伝送装置、及び、光伝送システム Download PDF

Info

Publication number
JP2019029766A
JP2019029766A JP2017145643A JP2017145643A JP2019029766A JP 2019029766 A JP2019029766 A JP 2019029766A JP 2017145643 A JP2017145643 A JP 2017145643A JP 2017145643 A JP2017145643 A JP 2017145643A JP 2019029766 A JP2019029766 A JP 2019029766A
Authority
JP
Japan
Prior art keywords
transistor
current
output
mirror
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017145643A
Other languages
English (en)
Inventor
耕作 原田
Kosaku Harada
耕作 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017145643A priority Critical patent/JP2019029766A/ja
Publication of JP2019029766A publication Critical patent/JP2019029766A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

【課題】信号品質を向上させることが可能な半導体装置を提供すること。【解決手段】一実施の形態によれば、レベル変換装置１１は、差動入力信号を受けるトランジスタＭＮ１１，ＭＮ１２と、トランジスタＭＮ１１，ＭＮ１２のそれぞれに定電流を供給する定電流源ＣＣ１と、トランジスタＭＮ１１，ＭＮ１２のそれぞれに対応して設けられたトランジスタＭＰ１１，ＭＰ１２と、トランジスタＭＰ１１にカレントミラー接続されたトランジスタＭＰ１３と、トランジスタＭＰ１２にカレントミラー構成されたトランジスタＭＰ１６と、トランジスタＭＰ１３の電流経路上に設けられ、駆動能力が切り替え可能に構成された可変駆動トランジスタＭＮ１３と、可変駆動トランジスタＭＮ１３にカレントミラー接続されたトランジスタＭＮ１６と、を備え、トランジスタＭＰ１６，ＭＮ１６のそれぞれの抵抗値に応じた電圧レベルの出力信号が生成される。【選択図】図２

Description

本発明は、半導体装置、光伝送装置、及び、光伝送システムに関し、例えば消費電力を増大させることなく信号品質を向上させるのに適した半導体装置、光伝送装置、及び、光伝送システムに関する。
近年、シリコンフォトニクス分野では、光伝送装置の高速化及び小型化が進んでいる。それに伴って、光伝送装置には、低消費電力であることが求められている。
これまで、光伝送装置は、バイポーラトランジスタにより構成されたレベル変換装置を用いて、１００ｍＶ程度のＣＭＬ(Current Mode Logic)レベルの電気信号を、１．０Ｖ〜３．３Ｖ程度のＣＭＯＳ(complementary metal oxide semiconductor)レベルの電気信号まで増幅させた後、光信号に変換していた。しかしながら、バイポーラトランジスタには、スイッチング性能が高く、かつ、特性ばらつきが小さい、という特徴があるものの、大電流が流れるため消費電力が増大するという問題があった。
このような問題に対する解決策が特許文献１に開示されている。特許文献１に開示されたレベル変換回路は、バイポーラトランジスタを用いずにＭＯＳトランジスタにより構成されている。それにより、このレベル変換回路は、低消費電力化及び高集積化を実現することができる。
特開２００６−２８７７９７号公報
しかしながら、特許文献１に開示された構成は、ＭＯＳトランジスタにより構成されているため、プロセス、温度、電圧の変動による特性ばらつきにより、信号品質を劣化させてしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、一対の差動入力信号の一方を受ける第１入力トランジスタと、一対の前記差動入力信号の他方を受ける第２入力トランジスタと、前記第１及び前記第２入力トランジスタのそれぞれに定電流を供給する定電流源と、前記第１及び前記第２入力トランジスタのそれぞれに対応して設けられた第１及び第２負荷トランジスタと、前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第１ミラー電流が流れる第１ミラートランジスタと、前記第２負荷トランジスタにカレントミラー構成され、前記第２負荷トランジスタに流れる電流に比例する第１出力電流が流れる第１出力トランジスタと、前記第１ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第１可変駆動トランジスタと、前記第１可変駆動トランジスタにカレントミラー接続され、前記第１ミラー電流に比例する第２出力電流が流れる第２出力トランジスタと、を備え、前記第１及び前記第２出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第１出力信号が生成される。
前記一実施の形態によれば、信号品質を低下させることなく低消費電力化を実現することが可能な半導体装置、伝送装置、及び、伝送システムを提供することができる。
実施の形態１にかかる光伝送システムの構成例を示すブロック図である。 実施の形態１にかかる光伝送システムに設けられたレベル変換装置の構成例を示す図である。 増幅回路の振幅中心電圧とインバータの閾値電圧との差と、インバータの出力信号と、の関係を示す図である。 図２に示すレベル変換装置の駆動力調整による信号帯域への影響を説明するための図である。 図２に示すレベル変換装置に設けられた可変駆動トランジスタの構成例を示す回路図である。 図２に示すレベル変換装置の変形例を示す図である。 図６に示すレベル変換装置に設けられた可変駆動トランジスタ、温度検出回路及び制御回路の接続関係を示す図である。 温度検出回路の具体的な構成例を示す回路図である。 図６に示すレベル変換装置の変形例を示す図である。 実施の形態２にかかるレベル変換装置の構成例を示す図である。 図１０に示すレベル変換装置に設けられた可変駆動トランジスタの構成例を示す回路図である。 図１０に示すレベル変換装置の第１変形例を示す図である。 図１２に示すレベル変換装置に設けられた可変駆動トランジスタ及び温度検出回路の接続関係を示す図である。 実施の形態３にかかるレベル変換装置の構成例を示す図である。 ダミー回路及び閾値電圧生成回路の具体的構成例を示す図である。 実施の形態４にかかるレベル変換装置の構成例を示す図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
図１は、実施の形態１にかかる光伝送システムＳＹＳ１の構成例を示すブロック図である。光伝送システムＳＹＳ１は、送信側ＬＳＩ(Large Scale Integration)２と、光伝送装置１と、受信側ＬＳＩ３と、を備える。光伝送装置１は、レベル変換装置１１と、光電変換装置１２と、を有する。
送信側ＬＳＩ２は、例えば１００ｍＶ程度のＣＭＬレベルの電気信号（差動入力信号ＩＮ）を出力する。光伝送装置１は、送信側ＬＳＩ２からのＣＭＬレベルの電気信号を光信号に変換して出力する。より詳細には、光伝送装置１では、レベル変換装置１１が、ＣＭＬレベルの電気信号のレベルを例えば３．３Ｖ程度のＣＭＯＳレベルの電気信号に変換し、光電変換装置１２が、レベル変換された電気信号を光信号に変換して出力する。光伝送装置１からの光信号は、受信側ＬＳＩ３によって受信される。受信側ＬＳＩ３は、受信した光信号を電気信号に変換した後、所定の処理を実行する。
ここで、レベル変換装置１１は、高速化及び小型化に伴って、低消費電力であることが求められている。そのため、レベル変換装置１１は、バイポーラトランジスタよりも消費電力の小さいトランジスタによって構成されている。以下、具体的に説明する。
（レベル変換装置１１の構成例）
図２は、レベル変換装置１１の構成例を示す図である。
図２に示すように、レベル変換装置１１は、増幅回路ＰＡ１及びインバータＩＮＶ１，ＩＮＶ２を備える。
増幅回路ＰＡ１は、送信側ＬＳＩ２から送信されたＣＭＬレベルの差動入力信号ＩＮを増幅して、差動出力信号ＯＵＴを出力する。インバータＩＮＶ１は、一対の差動出力信号ＯＵＴの一方を論理反転させてＣＭＯＳレベルの信号を出力する。インバータＩＮＶ２は、一対の差動出力信号ＯＵＴの他方を論理反転させてＣＭＯＳレベルの信号を出力する。
増幅回路ＰＡ１は、トランジスタＭＮ１１〜ＭＮ１６と、トランジスタＭＰ１１〜ＭＰ１６と、定電流源ＣＣ１と、を備える。なお、本実施の形態では、トランジスタＭＮ１１〜ＭＮ１６がＮチャネルＭＯＳトランジスタであって、トランジスタＭＰ１１〜ＭＰ１６がＰチャネルＭＯＳトランジスタである場合を例に説明する。
トランジスタＭＮ１１，ＭＮ１２は、入力差動対を構成する入力トランジスタである。トランジスタＭＮ１１では、ソースが定電流源ＣＣ１の入力端子に接続され、ドレインがノードＮ１に接続され、ゲートが増幅回路ＰＡ１の入力端子ＩＮＰに接続されている。トランジスタＭＮ１２では、ソースが定電流源ＣＣ１の入力端子に接続され、ドレインがノードＮ２に接続され、ゲートが増幅回路ＰＡ１の入力端子ＩＮＮに接続されている。定電流源ＣＣ１の出力端子は、接地電圧端子ＧＮＤに接続されている。なお、入力端子ＩＮＰには、一対の差動入力信号ＩＮの一方が供給され、入力端子ＩＮＮには、一対の差動入力信号ＩＮの他方が供給されている。
トランジスタＭＰ１１，ＭＰ１２は、負荷を構成する負荷トランジスタである。トランジスタＭＰ１１では、ソースが電源電圧端子ＶＤＤに接続され、ドレイン及びゲートがノードＮ１を介してトランジスタＭＮ１１のドレインに接続されている。トランジスタＭＰ１２では、ソースが電源電圧端子ＶＤＤに接続され、ドレイン及びゲートがノードＮ２を介してトランジスタＭＮ１２のドレインに接続されている。
トランジスタＭＰ１３は、トランジスタＭＰ１１にカレントミラー接続されている。具体的には、トランジスタＭＰ１３では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ３に接続され、ゲートがノードＮ１に接続されている。
トランジスタＭＮ１３は、駆動能力（抵抗値）が可変に構成されたトランジスタであって、ソースが接地電圧端子ＧＮＤに接続され、ドレイン及びゲートがノードＮ３を介してトランジスタＭＰ１３のドレインに接続されている。
トランジスタＭＰ１４は、トランジスタＭＰ１２にカレントミラー接続されている。具体的には、トランジスタＭＰ１４では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ４に接続され、ゲートがノードＮ２に接続されている。
トランジスタＭＮ１４は、駆動能力（抵抗値）が可変に構成されたトランジスタであって、ソースが接地電圧端子ＧＮＤに接続され、ドレイン及びゲートがノードＮ４を介してトランジスタＭＰ１４のドレインに接続されている。
トランジスタＭＰ１５，ＭＮ１５は、増幅回路ＰＡ１の一方の出力段に設けられた出力トランジスタである。トランジスタＭＰ１５は、トランジスタＭＰ１１にカレントミラー接続されている。トランジスタＭＮ１５は、トランジスタＭＮ１４にカレントミラー接続されている。
具体的には、トランジスタＭＰ１５では、ソースが電源電圧端子ＶＤＤに接続され、ドレインが増幅回路ＰＡ１の出力端子ＯＵＴＰに接続され、ゲートがノードＮ１に接続されている。また、トランジスタＭＮ１５では、ソースが接地電圧端子ＧＮＤに接続され、ドレインが増幅回路ＰＡ１の出力端子ＯＵＴＰに接続され、ゲートがノードＮ４に接続されている。なお、出力端子ＯＵＴＰから外部に一対の差動出力信号ＯＵＴの一方が出力される。
トランジスタＭＰ１６，ＭＮ１６は、増幅回路ＰＡ１の他方の出力段に設けられた出力トランジスタである。トランジスタＭＰ１６は、トランジスタＭＰ１２にカレントミラー接続されている。トランジスタＭＮ１６は、トランジスタＭＮ１３にカレントミラー接続されている。
具体的には、トランジスタＭＰ１６では、ソースが電源電圧端子ＶＤＤに接続され、ドレインが増幅回路ＰＡ１の出力端子ＯＵＴＮに接続され、ゲートがノードＮ２に接続されている。また、トランジスタＭＮ１６では、ソースが接地電圧端子ＧＮＤに接続され、ドレインが増幅回路ＰＡ１の出力端子ＯＵＴＮに接続され、ゲートがノードＮ３に接続されている。なお、出力端子ＯＵＴＮから外部に一対の差動出力信号ＯＵＴの他方が出力される。
（増幅回路ＰＡ１の動作）
続いて、増幅回路ＰＡ１の動作について説明する。
例えば、差動入力信号ＩＮの一方（ＩＮＰ）が他方（ＩＮＮ）より大きい場合、トランジスタＭＮ１１に流れる電流Ｉ１がトランジスタＭＮ１２に流れる電流Ｉ２よりも大きくなる。このとき、トランジスタＭＰ１５には、電流Ｉ１に比例する電流Ｉ５１が流れ、トランジスタＭＮ１５には、電流Ｉ２に比例する電流Ｉ５２が流れるため、差動出力信号ＯＵＴの一方（ＯＵＴＰ）の電圧値は大きくなる。他方、トランジスタＭＰ１６には、電流Ｉ２に比例する電流Ｉ６１が流れ、トランジスタＭＮ１６には、電流Ｉ１に比例する電流Ｉ６２が流れるため、差動出力信号ＯＵＴの他方（ＯＵＴＮ）の電圧値は小さくなる。つまり、差動入力信号ＩＮの一方（ＩＮＰ）が他方（ＩＮＮ）より大きい場合、差動出力信号ＯＵＴの一方（ＯＵＴＰ）が他方（ＯＵＴＮ）よりも大きくなる。
それに対し、差動入力信号ＩＮの一方（ＩＮＰ）が他方（ＩＮＮ）より小さい場合、トランジスタＭＮ１１に流れる電流Ｉ１がトランジスタＭＮ１２に流れる電流Ｉ２よりも小さくなる。このとき、トランジスタＭＰ１５には、電流Ｉ１に比例する電流Ｉ５１が流れ、トランジスタＭＮ１５には、電流Ｉ２に比例する電流Ｉ５２が流れるため、差動出力信号ＯＵＴの一方（ＯＵＴＰ）の電圧値は小さくなる。他方、トランジスタＭＰ１６には、電流Ｉ２に比例する電流Ｉ６１が流れ、トランジスタＭＮ１６には、電流Ｉ１に比例する電流Ｉ６２が流れるため、差動出力信号ＯＵＴの他方（ＯＵＴＮ）の電圧値は大きくなる。つまり、差動入力信号ＩＮの一方（ＩＮＰ）が他方（ＩＮＮ）より小さい場合、差動出力信号ＯＵＴの一方（ＯＵＴＰ）が他方（ＯＵＴＮ）よりも小さくなる。
増幅回路ＰＡ１の動作についてより具体的に説明する。
差動入力信号ＩＮの一方が入力端子ＩＮＰを介してトランジスタＭＮ１１のゲートに印加されると、トランジスタＭＮ１１には、差動入力信号ＩＮの一方の電位に応じた電流値の電流Ｉ１が流れる。それにより、トランジスタＭＰ１１にも、電流Ｉ１が流れる。トランジスタＭＰ１３には、トランジスタＭＰ１１に流れる電流Ｉ１に比例する電流Ｉ３が流れる。本例では、トランジスタＭＰ１３がトランジスタＭＰ１１と同一サイズになるように構成されている。そのため、トランジスタＭＰ１３には、電流Ｉ１と同じ電流値の電流Ｉ３が流れる。それにより、駆動能力が可変に構成されたトランジスタＭＮ１３にも、電流Ｉ３が流れる。
トランジスタＭＮ１６には、トランジスタＭＮ１３に流れる電流Ｉ３に比例する電流Ｉ６２が流れる。本例では、トランジスタＭＮ１６がトランジスタＭＮ１３と同一サイズになるように構成されている。そのため、トランジスタＭＮ１６には、電流Ｉ３（即ち、電流Ｉ１）と同じ電流値の電流Ｉ６２が流れる。
また、差動入力信号ＩＮの他方が入力端子ＩＮＮを介してトランジスタＭＮ１２のゲートに印加されると、トランジスタＭＮ１２には、差動入力信号ＩＮの他方の電位に応じた電流値の電流Ｉ２が流れる。それにより、トランジスタＭＰ１２にも、電流Ｉ２が流れる。トランジスタＭＰ１６には、トランジスタＭＰ１２に流れる電流Ｉ２に比例する電流Ｉ６１が流れる。本例では、トランジスタＭＰ１６がトランジスタＭＰ１２と同一サイズになるように構成されている。そのため、トランジスタＭＰ１６には、電流Ｉ２と同じ電流値の電流Ｉ６１が流れる。
増幅回路ＰＡ１の出力端子ＯＵＴＮには、電流Ｉ６１（電流Ｉ２に相当）及び電流Ｉ６２（電流Ｉ１に相当）の差電流に応じた値の電圧Ｖｂ２が生成される。換言すると、増幅回路ＰＡ１の出力端子ＯＵＴＮには、トランジスタＭＰ１６，ＭＮ１６のそれぞれのソース−ドレイン間の抵抗（オン抵抗）の比によって電源電圧ＶＤＤを抵抗分圧した電圧Ｖｂ２が生成される。
そして、インバータＩＮＶ２は、電圧Ｖｂ２を論理反転して出力する。具体的には、インバータＩＮＶ２は、電圧Ｖｂ２が閾値電圧Ｖｔｈ以上の場合に、Ｌレベルの信号を出力し、電圧Ｖｂ２が閾値電圧Ｖｔｈ未満の場合に、Ｈレベルの信号を出力する。
同様にして、トランジスタＭＰ１４には、トランジスタＭＰ１２に流れる電流Ｉ２に比例する電流Ｉ４が流れる。本例では、トランジスタＭＰ１４がトランジスタＭＰ１２と同一サイズになるように構成されている。そのため、トランジスタＭＰ１４には、電流Ｉ２と同じ電流値の電流Ｉ４が流れる。それにより、駆動能力が可変に構成されたトランジスタＭＮ１４にも、電流Ｉ４が流れる。
トランジスタＭＮ１５には、トランジスタＭＮ１４に流れる電流Ｉ４に比例する電流Ｉ５２が流れる。本例では、トランジスタＭＮ１５がトランジスタＭＮ１４と同一サイズになるように構成されている。そのため、トランジスタＭＮ１５には、電流Ｉ４（即ち、電流Ｉ２）と同じ電流値の電流Ｉ５２が流れる。
また、トランジスタＭＰ１５には、トランジスタＭＰ１１に流れる電流Ｉ１に比例する電流Ｉ５１が流れる。本例では、トランジスタＭＰ１５がトランジスタＭＰ１１と同一サイズになるように構成されている。そのため、トランジスタＭＰ１５には、電流Ｉ１と同じ電流値の電流Ｉ５１が流れる。
増幅回路ＰＡ１の出力端子ＯＵＴＰには、電流Ｉ５１（電流Ｉ１に相当）及び電流Ｉ５２（電流Ｉ２に相当）の差電流に応じた値の電圧Ｖｂ１が生成される。換言すると、増幅回路ＰＡ１の出力端子ＯＵＴＰには、トランジスタＭＰ１５，ＭＮ１５のそれぞれのソース−ドレイン間の抵抗（オン抵抗）の比によって電源電圧ＶＤＤを抵抗分圧した電圧Ｖｂ１が生成される。
そして、インバータＩＮＶ１は、電圧Ｖｂ１を論理反転して出力する。具体的には、インバータＩＮＶ１は、電圧Ｖｂ１が閾値電圧Ｖｔｈ以上の場合に、Ｌレベルの信号を出力し、電圧Ｖｂ１が閾値電圧Ｖｔｈ未満の場合に、Ｈレベルの信号を出力する。
ここで、出力端子ＯＵＴＮの電圧Ｖｂ２の振幅の中心電圧Ｖｂ２ｍと、インバータＩＮＶ２の閾値電圧Ｖｔｈとは、理想的には同じであることが望ましい。しかしながら、実際には、プロセス、温度、電圧の変動による特性ばらつきや、定電流源ＣＣ１に流れる定電流Ｉ１２の変動により、振幅中心電圧Ｖｂ２ｍと閾値電圧Ｖｔｈとの間に許容範囲を超える誤差が生じる可能性がある。この場合、インバータＩＮＶ２の出力信号のデューティ比が崩れてしてしまうため、信号品質が劣化してしまう。
同様にして、出力端子ＯＵＴＰの電圧Ｖｂ１の振幅の中心電圧Ｖｂ１ｍと、インバータＩＮＶ１の閾値電圧Ｖｔｈとは、理想的には同じであることが望ましい。しかしながら、実際には、プロセス、温度、電圧の変動による特性ばらつきや、定電流源ＣＣ１に流れる定電流Ｉ１２の変動により、振幅中心電圧Ｖｂ１ｍと閾値電圧Ｖｔｈとの間に許容範囲を超える誤差が生じる可能性がある。この場合、インバータＩＮＶ１の出力信号のデューティ比が崩れてしてしまうため、信号品質が劣化してしまう。
図３は、振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍとインバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈとの間の差と、インバータＩＮＶ２の出力信号と、の関係を示す図である。
図３に示すように、振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍとインバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈとが同じ値を示す場合（図の左側の波形）、インバータＩＮＶ１，ＩＮＶ２のそれぞれの出力信号のクロスポイントは、電源電圧ＶＤＤ及び接地電圧ＧＮＤの中心電圧を示す。
それに対し、例えば、振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍがインバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈよりも低い場合（図の中央の波形）、インバータＩＮＶ１，ＩＮＶ２のそれぞれの出力信号のクロスポイントは、電源電圧ＶＤＤ及び接地電圧ＧＮＤの中心電圧よりも低くなる。それにより、インバータＩＮＶ１，ＩＮＶ２のそれぞれの出力信号のデューティ比が崩れてしまうため、信号品質が劣化してしまう。
また、例えば、振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍがインバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈよりも高い場合（図の右側の波形）、インバータＩＮＶ１，ＩＮＶ２のそれぞれの出力信号のクロスポイントは、電源電圧ＶＤＤ及び接地電圧ＧＮＤの中心電圧よりも低くなる。それにより、インバータＩＮＶ１，ＩＮＶ２のそれぞれの出力信号のデューティ比が崩れてしまうため、信号品質が劣化してしまう。
特に、光伝送分野において、例えば２５ＧＨｚ程度で高速動作させた場合、デューティ比崩れが原因でパルス消失やデータエラーが発生する可能性がある。
そこで、本実施の形態では、トランジスタＭＮ１３の駆動能力を調整して、トランジスタＭＮ１６のソース−ドレイン間の抵抗（オン抵抗）を調整することにより、出力端子ＯＵＴＮの電圧Ｖｂ２の振幅の中心電圧Ｖｂ２ｍと、インバータＩＮＶ２の閾値電圧Ｖｔｈと、の誤差を許容範囲内に抑える。それにより、インバータＩＮＶ２の出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
同様にして、本実施の形態では、トランジスタＭＮ１４の駆動能力を調整して、トランジスタＭＮ１５のソース−ドレイン間の抵抗（オン抵抗）を調整することにより、出力端子ＯＵＴＰの電圧Ｖｂ１の振幅の中心電圧Ｖｂ１ｍと、インバータＩＮＶ１の閾値電圧Ｖｔｈと、の誤差を許容範囲内に抑える。それにより、インバータＩＮＶ１の出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
このように、本実施の形態にかかるレベル変換装置１１は、駆動能力が可変に構成されたトランジスタＭＮ１３，ＭＮ１４を用いることにより、増幅回路ＰＡ１の差動出力信号の振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍと、インバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈと、の誤差を許容範囲内に抑えることができる。それにより、本実施の形態にかかるレベル変換装置１１は、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
なお、トランジスタＭＮ１３，ＭＮ１４の駆動能力を調整する代わりに、定電流源ＣＣ１の電流Ｉ１２を調整したり、トランジスタＭＰ１３，ＭＰ１４の駆動能力を調整したりすることにより、電圧Ｖｂ１，Ｖｂ２の振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍを調整することも可能である。しかしながら、図４に示すように、トランジスタＭＰ１３，ＭＰ１４を調整した場合、差動対出力負荷に直接影響を与えるため増幅回路ＰＡ１の信号帯域に与える影響が大きいという問題がある。また、定電流源ＣＣ１の定電流Ｉ１２を調整した場合、増幅回路ＰＡ１の消費電流値の増減が大きいため低消費電力化に適していないという問題がある。それに対し、トランジスタＭＮ１３，ＭＮ１４の駆動能力を調整した場合、そのような問題は発生しない。
（可変駆動トランジスタＭＮ１３の具体的構成例）
図５は、可変駆動トランジスタＭＮ１３の具体的構成例を示す図である。
図５に示すように、可変駆動トランジスタＭＮ１３は、トランジスタＭＮ１３１と、ｎ個（ｎは自然数）のトランジスタＴｒ１１〜Ｔｒ１ｎと、ｎ個のスイッチ素子ＳＷ１１〜ＳＷ１ｎと、を備える。なお、本実施の形態では、トランジスタＭＮ１３１及びトランジスタＴｒ１１〜Ｔｒ１ｎが何れもＮチャネルＭＯＳトランジスタである場合を例に説明する。
トランジスタＭＮ１３１では、ソースが接地電圧端子ＧＮＤに接続され、ドレイン及びゲートがノードＮ３に接続されている。各トランジスタＴｒ１１〜Ｔｒ１ｎでは、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノードＮ３に接続され、ゲートがスイッチ素子ＳＷ１１〜ＳＷ１ｎの第１端子に接続されている。各スイッチ素子ＳＷ１１〜ＳＷ１ｎでは、第２端子がノードＮ３に接続され、第３端子が接地電圧端子ＧＮＤに接続され、制御端子に外部からの制御信号Ｓ１が供給される。
例えば、制御信号Ｓ１により各スイッチ素子ＳＷ１１〜ＳＷ１ｎの第１端子（各トランジスタＴｒ１１〜Ｔｒ１ｎのゲート側の端子）を第２端子（ノードＮ３側の端子）に接続した場合、各トランジスタＴｒ１１〜Ｔｒ１ｎは、ゲートにノードＮ３の電圧が印加されるためオンする。それにより、可変駆動トランジスタＭＮ１３のソース（接地電圧端子ＧＮＤ）及びドレイン（ノードＮ３）間の抵抗値は小さくなる。つまり、可変駆動トランジスタＭＮ１３の駆動能力は大きくなる。
それに対し、制御信号Ｓ１により各スイッチ素子ＳＷ１１〜ＳＷ１ｎの第１端子を第３端子（接地電圧端子ＧＮＤ側の端子）に接続した場合、各トランジスタＴｒ１１〜Ｔｒ１ｎは、ゲートに接地電圧ＧＮＤが印加されるためオフする。それにより、可変駆動トランジスタＭＮ１３のソース及びドレイン間の抵抗値は大きくなる。つまり、可変駆動トランジスタＭＮ１３の駆動能力は小さくなる。
要するに、ｎ個のトランジスタＴｒ１１〜Ｔｒ１ｎうちオンするトランジスタの数が多くなるほど、可変駆動トランジスタＭＮ１３の駆動能力は大きくなり、オンするトランジスタの数が少なくなるほど、可変駆動トランジスタＭＮ１３の駆動能力は小さくなる。
そこで、例えば、振幅中心電圧Ｖｂ２ｍがインバータＩＮＶ２の閾値電圧Ｖｔｈよりも低い場合、トランジスタＴｒ１１〜Ｔｒ１ｎうちオンするトランジスタの数を増やすことにより、可変駆動トランジスタＭＮ１３の駆動能力を大きくする。それにより、ノードＮ３の電圧が低くなるため、トランジスタＭＮ１６のオン抵抗は大きくなる。その結果、振幅中心電圧Ｖｂ２ｍを上昇させて閾値電圧Ｖｔｈに近づけることができる。他方、振幅中心電圧Ｖｂ２ｍがインバータＩＮＶ２の閾値電圧Ｖｔｈよりも高い場合、トランジスタＴｒ１１〜Ｔｒ１ｎうちオンするトランジスタの数を減らすことにより、可変駆動トランジスタＭＮ１３の駆動能力を小さくする。それにより、ノードＮ３の電圧が高くなるため、トランジスタＭＮ１６のオン抵抗は小さくなる。その結果、振幅中心電圧Ｖｂ２ｍを降下させて閾値電圧Ｖｔｈに近づけることができる。
なお、図５に示す可変駆動トランジスタＭＮ１３は、早い応答性能を有するため、負荷容量が増加した場合でも直接信号帯域に与える影響を小さくすることができる。そのため、本構成は、高帯域回路に適している。
可変駆動トランジスタＭＮ１４の構成については、基本的には可変駆動トランジスタＭＮ１３の場合と同じであるため、その説明を省略する。
（レベル変換装置１１の変形例）
図６は、レベル変換装置１１の変形例をレベル変換装置１１ａとして示す図である。
図７は、レベル変換装置１１ａに設けられた可変駆動トランジスタＭＮ１３、温度検出回路１１１及び制御回路１１２の接続関係を示す図である。
図６に示すように、レベル変換装置１１ａは、増幅回路ＰＡ１、インバータＩＮＶ１，ＩＮＶ２に加えて、温度検出回路１１１及び制御回路１１２をさらに備える。
温度検出回路１１１は、増幅回路ＰＡ１又はその周辺領域の温度を検出する回路であって、温度変化に応じて電圧値が線形変化する検出電圧Ｖｄｅｔを出力する。
（（温度検出回路１１１の具体的構成例））
図８は、温度検出回路１１１の具体的構成例を示す回路図である。
図８に示すように、温度検出回路１１１は、抵抗素子Ｒ１〜Ｒ３と、バイポーラトランジスタＴｒ１〜Ｔｒ３と、オペアンプＯＰ１と、を備える。
抵抗素子Ｒ１〜Ｒ３は、電源電圧端子ＶＤＤと接地電圧端子ＧＮＤとの間に直列に設けられている。バイポーラトランジスタＴｒ１〜Ｔｒ３は、ベース−コレクタ間が接続されており、抵抗素子Ｒ１〜Ｒ３とともに、電源電圧端子ＶＤＤと接地電圧端子ＧＮＤとの間に直列に設けられている。オペアンプＯＰ１の非反転入力端子には、抵抗素子Ｒ１〜Ｒ３と、バイポーラトランジスタＴｒ１〜Ｔｒ３と、の間のノードＮ１１の電圧が供給され、オペアンプＯＰ１の反転入力端子には、オペアンプＯＰ１の出力電圧（検出電圧）Ｖｄｅｔがフィードバックして供給される。それにより、オペアンプＯＰ１は、ノードＮ１１の電圧を検出電圧Ｖｄｅｔとして出力する。
なお、温度検出回路１１１の構成は、図８に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。
制御回路１１２は、例えばＡＤコンバータであって、アナログの検出電圧Ｖｄｅｔをデジタルの制御信号Ｓ１に変換して出力する。そして、図７に示すように、制御信号Ｓ１により可変駆動トランジスタＭＮ１３の駆動能力が制御される。また、図７には示されていないが、制御信号Ｓ２により可変駆動トランジスタＭＮ１４の駆動能力が制御される。
レベル変換装置１１ａのその他の構成及び動作については、レベル変換装置１１の場合と同様であるため、その説明を省略する。
レベル変換装置１１ａは、レベル変換装置１１の場合と同等程度の効果を奏することができる。ここで、レベル変換装置１１ａは、温度変化に応じて可変駆動トランジスタＭＮ１３，ＭＮ１４の駆動能力を変化させることにより、温度が変化した場合でも、振幅中心電圧Ｖｂｍ１，Ｖｂｍ２と、インバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈと、の間の誤差を自動的に許容範囲内に抑えることができる。それにより、本実施の形態にかかるレベル変換装置１１ａは、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
本実施の形態では、温度検出回路１１１、制御回路１１２、増幅回路ＰＡ１及びインバータＩＮＶ１，ＩＮＶ２が同一の半導体チップ上に形成されている場合を例に説明しているが、これに限られない。温度検出回路１１１、制御回路１１２、増幅回路ＰＡ１及びインバータＩＮＶ１，ＩＮＶ２は、それぞれ異なる半導体チップ上に形成されていてもよい。以下、図９を参照して、簡単に説明する。
（レベル変換装置１１ａの変形例）
図９は、レベル変換装置１１ａの変形例をレベル変換装置１１ｂとして示す図である。図９に示すように、レベル変換装置１１ｂでは、温度検出回路１１１、増幅回路ＰＡ１及びインバータＩＮＶ１，ＩＮＶ２が同一の半導体チップＣＨＰ１上に形成され、制御回路１１３が半導体チップＣＨＰ１の外部に設けられている。本実施の形態では、ＭＣＵ（マイクロコントローラ）１１３の機能の一部が、制御回路１１２として用いられている。
レベル変換装置１１ｂのその他の構成及び動作については、レベル変換装置１１の場合と同様であるため、その説明を省略する。
図９に示すレベル変換装置１１ｂのように、構成要素の一部が半導体チップＣＨＰ１の外部に設けられていてもよい。
＜実施の形態２＞
図１０は、実施の形態２にかかるレベル変換装置２１の構成例を示す図である。なお、レベル変換装置２１は、レベル変換装置１１に対応する。
図１０に示すように、レベル変換装置２１は、増幅回路ＰＡ２と、インバータＩＮＶ１，ＩＮＶ２と、を備える。増幅回路ＰＡ２は、増幅回路ＰＡ１と比較して、可変駆動トランジスタＭＮ１３，ＭＮ１４に代えて、可変駆動トランジスタＭＮ２３，ＭＮ２４を有する。
（可変駆動トランジスタＭＮ２３の具体的構成例）
図１１は、可変駆動トランジスタＭＮ２３の具体的構成例を示す図である。
図１１に示すように、可変駆動トランジスタＭＮ２３は、トランジスタＭＮ２３１により構成されている。ここで、トランジスタＭＮ２３１のバックゲートには、可変電圧源１１４からの電圧が供給されている。
例えば、可変電圧源１１４の電圧を低くすると、トランジスタＭＮ２３１の駆動能力、即ち、可変駆動トランジスタＭＮ１３の駆動能力は小さくなる。それに対し、可変電圧源１１４の電圧を高くすると、トランジスタＭＮ２３１の駆動能力、即ち、可変駆動トランジスタＭＮ１３の駆動能力は大きくなる。
そこで、例えば、振幅中心電圧Ｖｂ２ｍがインバータＩＮＶ２の閾値電圧Ｖｔｈよりも低い場合、トランジスタＭＮ２３１のバックゲート電圧を高くすることにより、可変駆動トランジスタＭＮ１３の駆動能力を大きくする。それにより、ノードＮ３の電圧が低くなるため、トランジスタＭＮ１６のオン抵抗は大きくなる。その結果、振幅中心電圧Ｖｂ２ｍを上昇させて閾値電圧Ｖｔｈに近づけることができる。他方、振幅中心電圧Ｖｂ２ｍがインバータＩＮＶ２の閾値電圧Ｖｔｈよりも高い場合、トランジスタＭＮ２３１のバックゲート電圧を低くすることにより、可変駆動トランジスタＭＮ１３の駆動能力を小さくする。それにより、ノードＮ３の電圧が高くなるため、トランジスタＭＮ１６のオン抵抗は小さくなる。その結果、振幅中心電圧Ｖｂ２ｍを降下させて閾値電圧Ｖｔｈに近づけることができる。
可変駆動トランジスタＭＮ１４の構成については、基本的に可変駆動トランジスタＭＮ１３の場合と同じであるため、その説明を省略する。
このように、本実施の形態にかかるレベル変換装置２１は、駆動能力が可変に構成されたトランジスタＭＮ２３，ＭＮ２４を用いることにより、増幅回路ＰＡ２の差動出力信号の振幅中心電圧Ｖｂ１ｍ，Ｖｂ２ｍと、インバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈと、の誤差を許容範囲内に抑えることができる。それにより、本実施の形態にかかるレベル変換装置２１は、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
さらに、本実施の形態にかかるレベル変換装置２１は、レベル変換装置１１の場合と比較して、可変駆動トランジスタのサイズを小さくすることができるため、回路規模を小型化することができる。また、それにより、効果的に帯域を向上させることができる。
（レベル変換装置２１の第１変形例）
図１２は、レベル変換装置２１の第１変形例をレベル変換装置２１ａとして示す図である。図１３は、レベル変換装置２１ａに設けられた可変駆動トランジスタＭＮ２３及び温度検出回路１１１の接続関係を示す図である。
図１２に示すように、レベル変換装置２１ａは、レベル変換装置２１と比較して、増幅回路ＰＡ２、インバータＩＮＶ１，ＩＮＶ２に加えて、温度検出回路１１１をさらに備える。温度検出回路１１１は、増幅回路ＰＡ２又はその周辺領域の温度を検出する回路であって、検出した温度に応じた電圧値の検出電圧Ｖｄｅｔを出力する。温度検出回路１１１の具体的な構成は、既に説明した通りである。
そして、図１３に示すように、温度検出回路１１１の検出電圧Ｖｄｅｔは、制御信号として、トランジスタＭＮ２３１のバックゲートに供給される。それにより、可変駆動トランジスタＭＮ２３の駆動能力は調整される。また、図１３には示されていないが、温度検出回路１１１の検出電圧Ｖｄｅｔは、制御信号として、可変駆動トランジスタＭＮ２４を構成するトランジスタＭＮ２４１のバックゲートに供給される。それにより、可変駆動トランジスタＭＮ２４の駆動能力は調整される。
レベル変換装置２１ａのその他の構成及び動作については、レベル変換装置２１の場合と同様であるため、その説明を省略する。
レベル変換装置２１ａは、レベル変換装置２１の場合と同等程度の効果を奏することができる。ここで、レベル変換装置２１ａは、温度変化に応じて可変駆動トランジスタＭＮ２３，ＭＮ２４の駆動能力を変化させることにより、温度が変化した場合でも、振幅中心電圧Ｖｂｍ１，Ｖｂｍ２と、インバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈと、の間の誤差を自動的に許容範囲内に抑えることができる。それにより、本実施の形態にかかるレベル変換装置２１ａは、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
本実施の形態では、温度検出回路１１１、増幅回路ＰＡ１及びインバータＩＮＶ１，ＩＮＶ２が同一の半導体チップ上に形成されている場合を例に説明しているが、これに限られない。温度検出回路１１１、増幅回路ＰＡ１及びインバータＩＮＶ１，ＩＮＶ２は、それぞれ異なる半導体チップ上に形成されていてもよい。
＜実施の形態３＞
図１４は、実施の形態３にかかるレベル変換装置３１の構成例を示す図である。なお、レベル変換装置３１は、レベル変換装置１１に対応する。
図１４に示すように、レベル変換装置３１は、レベル変換装置２１と比較して、増幅回路ＰＡ２、インバータＩＮＶ１，ＩＮＶ２に加えて、ダミー回路１１５、閾値電圧生成回路１１６及びオペアンプ１１７をさらに備える。
ダミー回路１１５は、例えば増幅回路ＰＡ２のダミー回路であって、振幅中心電圧Ｖｂ２ｍを再現して電圧Ｖｄｍｙとして出力している。閾値電圧生成回路１１６は、例えばインバータＩＮＶ２のダミー回路であって、当該インバータＩＮＶ２の閾値電圧Ｖｔｈを再現して電圧Ｖｔｈｄとして出力している。
オペアンプ１１７は、ダミー回路１１５から出力された電圧Ｖｄｍｙと、閾値電圧生成回路１１６により生成された電圧Ｖｔｈｄと、の差分を増幅して、検出電圧Ｖｄｅｔとして出力する。この検出電圧Ｖｄｅｔは、制御信号として、可変駆動トランジスタＭＮ２３，ＭＮ２４を構成するトランジスタＭＮ２３１，ＭＮ２４１のそれぞれのバックゲートに供給される。それにより、可変駆動トランジスタＭＮ２３，ＭＮ２４のそれぞれの駆動能力は調整される。
（ダミー回路１１５及び閾値電圧生成回路１１６の具体的構成例）
図１５は、ダミー回路１１５及び閾値電圧生成回路１１６の具体的構成例を示す図である。
まず、ダミー回路１１５の具体的構成例について説明する。ダミー回路１１５は、振幅中心電圧Ｖｂ２ｍを再現するのに必要な構成要素として、トランジスタＭＰ３１〜ＭＰ３３，ＭＰ３６と、トランジスタＭＮ３１〜ＭＮ３３，ＭＮ３６と、定電流源ＣＣ３と、を備える。
ダミー回路１１５におけるトランジスタＭＰ３１〜ＭＰ３３，ＭＰ３６，ＭＮ３１〜ＭＮ３３，ＭＮ３６及び定電流源ＣＣ３の構造及び接続関係については、増幅回路ＰＡ２におけるトランジスタＭＰ１１〜ＭＰ１３，ＭＰ１６，ＭＮ１１〜ＭＮ１３，ＭＮ１６及び定電流源ＣＣ１の構造及び接続関係と基本的には同じである。ただし、トランジスタＭＮ３１，ＭＮ３２のそれぞれのゲートには同電位が供給されている。本例では、トランジスタＭＮ３１，ＭＮ３２のそれぞれのゲートは互いに接続されている。また、トランジスタＭＮ３３は、バックゲートに接地電圧ＧＮＤが印加されている。
それにより、ダミー回路１１５は、振幅中心電圧Ｖｂ２ｍと実質的に同じ値を示す電圧Ｖｄｍｙを生成することができる。
次に、閾値電圧生成回路１１６の具体的構成例について説明する。閾値電圧生成回路１１６は、例えばインバータＩＮＶ２のダミー回路であって、ＰチャネルＭＯＳトランジスタＭＰ４１と、ＮチャネルＭＯＳトランジスタＭＮ４１と、を備える。トランジスタＭＰ４１，ＭＮ４１は、電源電圧端子ＶＤＤと接地電圧端子ＧＮＤとの間に直列に設けられている。トランジスタＭＰ４１，ＭＮ４１のそれぞれのゲートは入力ノードＮＩに接続され、トランジスタＭＰ４１，ＭＮ４１のそれぞれのドレインは出力ノードＮＯに接続されている。そして、出力ノードＮＯと入力ノードＮＩとが短絡している。
それにより、閾値電圧生成回路１１６は、出力ノードＮＯにおいて、インバータＩＮＶ２の閾値電圧Ｖｔｈと実質的に同じ値を示す電圧Ｖｔｈｄを生成することができる。
このように、本実施の形態にかかるレベル変換装置３１は、レベル変換装置２１の場合と同等程度の効果を奏することができる。さらに、レベル変換装置３１は、ダミー回路１１５及び閾値電圧生成回路１１６を用いて振幅中心電圧Ｖｂ２ｍ及びインバータＩＮＶ２の閾値電圧Ｖｔｈを再現し、この差分が小さくなるように、可変駆動トランジスタＭＮ２３，ＭＮ２４の駆動能力を調整している。それにより、例えば、プロセス、温度、電圧の変動による特性ばらつきや、定電流Ｉ１２の変動などが発生した場合でも、振幅中心電圧Ｖｂｍ１，Ｖｂｍ２と、インバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈと、の間の誤差を自動的に許容範囲内に抑えることができる。それにより、本実施の形態にかかるレベル変換装置３１は、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
本実施の形態では、振幅中心電圧Ｖｂ２ｍの再現電圧と、インバータＩＮＶ２の閾値電圧Ｖｔｈの再現電圧と、の差分に応じて生成された検出電圧Ｖｄｅｔが、可変駆動トランジスタＭＮ２３，２４に供給される場合を例に説明したが、これに限られない。可変駆動トランジスタ２４には、可変駆動トランジスタＭＮ２３に供給される検出電圧Ｖｄｅｔとは別に生成された検出電圧Ｖｄｅｔ２が供給されてもよい。この場合、別途設けられたダミー回路は、振幅中心電圧Ｖｂ１ｍを再現し、別途設けられた閾値電圧生成回路は、インバータＩＮＶ１の閾値電圧Ｖｔｈを再現し、別途設けられたオペアンプは、振幅中心電圧Ｖｂ１ｍの再現電圧と、インバータＩＮＶ１の閾値電圧Ｖｔｈと、の差分に応じた検出電圧Ｖｄｅｔ２を出力する。
＜実施の形態４＞
図１６は、実施の形態４にかかるレベル変換装置４１の構成例を示す図である。なお、レベル変換装置４１は、レベル変換装置１１に対応する。レベル変換装置１１では、差動入力信号を増幅して差動出力信号を出力していた。それに対し、レベル変換装置４１は、差動入力信号を増幅してシングルエンド信号を出力する。
レベル変換装置４１は、増幅回路ＰＡ３と、インバータＩＮＶ２と、を備える。増幅回路ＰＡ３は、増幅回路ＰＡ１の構成要素のうち、出力端子ＯＵＴＮから電圧Ｖｂ２を出力するのに必要な構成要素を備える。
具体的には、増幅回路ＰＡ３は、トランジスタＭＰ１１〜ＭＰ１３，ＭＰ１６と、トランジスタＭＮ１１〜ＭＮ１３，ＭＮ１６と、定電流源ＣＣ１と、を備える。なお、これらの構造及び接続関係については、増幅回路ＰＡ１の場合と同様であるため、その説明を省略する。
増幅回路ＰＡ３は、１００ｍＶ程度のＣＭＬレベルの差動入力信号ＩＮを増幅して、出力端子ＯＵＴＮからシングルエンド信号を出力する。インバータＩＮＶ２は、増幅回路ＰＡ３からのシングルエンド信号を論理反転させて３．３Ｖ程度のＣＭＯＳレベルの信号を出力する。
このように、本実施の形態にかかるレベル変換装置４１は、駆動能力が可変に構成されたトランジスタＭＮ１３を用いることにより、増幅回路ＰＡ３から出力されるシングルエンド信号の振幅中心電圧Ｖｂ２ｍと、インバータＩＮＶ２の閾値電圧Ｖｔｈと、の誤差を許容範囲内に抑えることができる。それにより、本実施の形態にかかるレベル変換装置４１は、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
本実施の形態では、増幅回路ＰＡ３に可変駆動トランジスタＭＮ１３が設けられた場合を例に説明したが、これに限られない。増幅回路ＰＡ３には、可変駆動トランジスタＭＮ１３の代わりに、バックゲート電圧が制御される可変駆動トランジスタＭＮ２３が設けられてもよい。
レベル変換装置４１には、図６に示すレベル変換装置１１ａと同様に、温度検出回路１１１及び制御回路１１２の構成がさらに設けられてもよい。また、増幅回路ＰＡ３において可変駆動トランジスタＭＮ１３の代わりに可変駆動トランジスタＭＮ２３が設けられている場合には、図１２に示すレベル変換装置２１ａと同様に、温度検出回路１１１の構成がさらに設けられてもよいし、図１４に示すレベル変換装置３１と同様に、ダミー回路１１５，閾値電圧生成回路１１６，オペアンプ１１７の構成がさらに設けられてもよい。
以上のように、上記実施の形態１〜４にかかるレベル変換装置及びそれを備えた光伝送装置は、駆動能力が可変に構成されたトランジスタＭＮ１３，ＭＮ２３等を用いることにより、例えば、増幅回路ＰＡ１〜ＰＡ４の出力信号の振幅中心電圧Ｖｂ２ｍと、インバータＩＮＶ２の閾値電圧Ｖｔｈと、の誤差を許容範囲内に抑えることができる。それにより、上記実施の形態１〜４にかかるレベル変換装置及びそれを備えた光伝送装置は、レベル変換された出力信号のデューティ比崩れを抑制することができるため、信号品質を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
上記実施の形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない
（付記１）
一対の差動入力信号の一方を受ける第１入力トランジスタと、
一対の前記差動入力信号の他方を受ける第２入力トランジスタと、
前記第１及び前記第２入力トランジスタのそれぞれに定電流を供給する定電流源と、
前記第１及び前記第２入力トランジスタのそれぞれに対応して設けられた第１及び第２負荷トランジスタと、
前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第１ミラー電流が流れる第１ミラートランジスタと、
前記第２負荷トランジスタにカレントミラー構成され、前記第２負荷トランジスタに流れる電流に比例する第１出力電流が流れる第１出力トランジスタと、
前記第１ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第１可変駆動トランジスタと、
前記第１可変駆動トランジスタにカレントミラー接続され、前記第１ミラー電流に比例する第２出力電流が流れる第２出力トランジスタと、
前記第２負荷トランジスタにカレントミラー接続され、前記第２負荷トランジスタに流れる電流に比例する第２ミラー電流が流れる第２ミラートランジスタと、
前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第３出力電流が流れる第３出力トランジスタと、
前記第２ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第２可変駆動トランジスタと、
前記第２可変駆動トランジスタにカレントミラー接続され、前記第２ミラー電流に比例する第４出力電流が流れる第４出力トランジスタと、を備え、
前記第１及び前記第２出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第１出力信号が生成され、
前記第３及び前記第４出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第２出力信号が生成される、
半導体装置。
（付記２）
前記第１可変駆動トランジスタ及び前記第２可変駆動トランジスタは、
何れも、ソース−ドレイン間の抵抗値が変更可能に構成されている、
付記１に記載の半導体装置。
（付記３）
前記第１可変駆動トランジスタは、
前記第１ミラー電流の電流経路上に設けられた第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのゲート及びソース間に並列に設けられた複数の第２ＭＯＳトランジスタと、
前記複数の第２ＭＯＳトランジスタのそれぞれのゲートを、制御信号に応じて選択された前記第１ＭＯＳトランジスタのゲート及びソースの何れかに接続する、複数の第１スイッチ素子と、を有し、
前記第２可変駆動トランジスタは、
前記第２ミラー電流の電流経路上に設けられた第３ＭＯＳトランジスタと、
前記第３ＭＯＳトランジスタのゲート及びソース間に並列に設けられた複数の第４ＭＯＳトランジスタと、
前記複数の第４ＭＯＳトランジスタのそれぞれのゲートを、前記制御信号に応じて選択された前記第３ＭＯＳトランジスタのゲート及びドレインの何れかに接続する、複数の第２スイッチ素子と、を有する、
付記１に記載の半導体装置。
（付記４）
前記半導体装置の温度に応じた電圧値の検出電圧を生成する温度検出回路と、
前記温度検出回路の前記検出電圧に応じた前記制御信号を生成する制御回路と、
をさらに備えた、
付記３に記載の半導体装置。
（付記５）
前記制御回路は、アナログの前記検出電圧をデジタルの前記制御信号に変換するＡＤコンバータである、
付記４に記載の半導体装置。
（付記６）
前記制御回路は、アナログの前記検出電圧をデジタルの前記制御信号に変換するＡＤコンバータを搭載したマイクロコントローラである、
付記４に記載の半導体装置。
（付記７）
前記第１可変駆動トランジスタ及び前記第２可変駆動トランジスタは、
何れも、バックゲートに印加されるアナログの制御信号によってソース−ドレイン間の抵抗値が変更可能に構成されている、
付記１に記載の半導体装置。
（付記８）
前記半導体装置の温度に応じた電圧値の検出電圧を前記制御信号として出力する温度検出回路をさらに備えた、
付記７に記載の半導体装置。
（付記９）
前記半導体装置の前記第１出力信号が供給される後段回路の閾値電圧を再現する閾値電圧生成回路と、
前記半導体装置の前記第１出力信号の振幅の中心電圧を再現するダミー回路と、
前記閾値電圧生成回路により再現された前記閾値電圧と、前記ダミー回路によって再現された前記中心電圧と、の電位差を増幅して前記制御信号として出力するオペアンプと、
をさらに備えた、
付記７に記載の半導体装置。
（付記１０）
前記差動入力信号に応じた前記第１及び前記第２出力信号を一対の差動出力信号として出力する付記１に記載の半導体装置と、
前記差動出力信号を光信号に変換する光電変換装置と、
を備えた、光伝送装置。
（付記１１）
前記差動入力信号を出力する送信回路と、
前記差動入力信号に基づいて前記光信号を生成する付記１０に記載の光伝送装置と、
前記光信号に基づいて所定の処理を実行する受信回路と、
を備えた光伝送システム。
１ 光伝送装置
２ 送信側ＬＳＩ（送信回路）
３ 受信側ＬＳＩ（受信回路）
１１ レベル変換装置
１１ａ，１１ｂ レベル変換装置
１２ 光電変換装置
２１ レベル変換装置
２１ａ レベル変換装置
３１ レベル変換装置
４１ レベル変換装置
ＣＣ１ 定電流源
ＣＣ３ 定電流源
ＣＨＰ１ 半導体チップ
ＩＮＰ，ＩＮＮ 入力端子
ＩＮＶ１ インバータ
ＩＮＶ２ インバータ
ＭＮ１１，ＭＮ１２ トランジスタ（入力トランジスタ）
ＭＮ１３，ＭＮ１４ トランジスタ（可変駆動トランジスタ）
ＭＮ１５，ＭＮ１６ トランジスタ（出力トランジスタ）
ＭＮ２３，ＭＮ２４ トランジスタ（可変駆動トランジスタ）
ＭＰ１１，ＭＰ１２ トランジスタ（負荷トランジスタ）
ＭＰ１３，ＭＰ１４ トランジスタ（ミラートランジスタ）
ＭＰ１５，ＭＰ１６ トランジスタ（出力トランジスタ）
ＭＮ３１，ＭＮ３２ トランジスタ（入力トランジスタ）
ＭＮ３３ トランジスタ
ＭＮ３６ トランジスタ（出力トランジスタ）
ＭＰ３１，ＭＰ３２ トランジスタ（負荷トランジスタ）
ＭＰ３３ トランジスタ（ミラートランジスタ）
ＭＰ３６ トランジスタ（出力トランジスタ）
ＭＮ４１ トランジスタ
ＭＰ４１ トランジスタ
ＭＮ１３１ トランジスタ
ＭＮ２３１ トランジスタ
ＯＰ１ オペアンプ
ＯＵＴＰ，ＯＵＴＮ 出力端子
ＰＡ１ 増幅回路
ＰＡ２ 増幅回路
ＰＡ３ 増幅回路
Ｒ１〜Ｒ３ 抵抗素子
ＳＹＳ１ 光伝送システム
ＳＷ１１〜ＳＷ１ｎ スイッチ素子
Ｔｒ１〜Ｔｒ３ バイポーラトランジスタ
Ｔｒ１１〜Ｔｒ１ｎ トランジスタ
１１１ 温度検出回路
１１２ 制御回路
１１３ ＭＣＵ（マイクロコンピュータ）
１１４ 可変電圧源
１１５ ダミー回路
１１６ 閾値電圧生成回路
１１７ オペアンプ

Claims (17)

  1. 一対の差動入力信号の一方を受ける第１入力トランジスタと、
    一対の前記差動入力信号の他方を受ける第２入力トランジスタと、
    前記第１及び前記第２入力トランジスタのそれぞれに定電流を供給する定電流源と、
    前記第１及び前記第２入力トランジスタのそれぞれに対応して設けられた第１及び第２負荷トランジスタと、
    前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第１ミラー電流が流れる第１ミラートランジスタと、
    前記第２負荷トランジスタにカレントミラー構成され、前記第２負荷トランジスタに流れる電流に比例する第１出力電流が流れる第１出力トランジスタと、
    前記第１ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第１可変駆動トランジスタと、
    前記第１可変駆動トランジスタにカレントミラー接続され、前記第１ミラー電流に比例する第２出力電流が流れる第２出力トランジスタと、を備え、
    前記第１及び前記第２出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第１出力信号が生成される、
    半導体装置。
  2. 前記第１可変駆動トランジスタは、
    ソース−ドレイン間の抵抗値が変更可能に構成されている、
    請求項１に記載の半導体装置。
  3. 前記第１可変駆動トランジスタは、
    前記第１ミラー電流の電流経路上に設けられた第１ＭＯＳトランジスタと、
    前記第１ＭＯＳトランジスタのゲート及びソース間に並列に設けられた複数の第２ＭＯＳトランジスタと、
    前記複数の第２ＭＯＳトランジスタのそれぞれのゲートを、制御信号に応じて選択された前記第１ＭＯＳトランジスタのゲート及びソースの何れかに接続する、複数の第１スイッチ素子と、を有する、
    請求項１に記載の半導体装置。
  4. 前記半導体装置の温度に応じた電圧値の検出電圧を生成する温度検出回路と、
    前記温度検出回路の前記検出電圧に応じた前記制御信号を生成する制御回路と、
    をさらに備えた、
    請求項３に記載の半導体装置。
  5. 前記制御回路は、アナログの前記検出電圧をデジタルの前記制御信号に変換するＡＤコンバータである、
    請求項４に記載の半導体装置。
  6. 前記制御回路は、アナログの前記検出電圧をデジタルの前記制御信号に変換するＡＤコンバータを搭載したマイクロコントローラである、
    請求項４に記載の半導体装置。
  7. 前記第１可変駆動トランジスタは、
    バックゲートに印加されるアナログの制御信号によってソース−ドレイン間の抵抗値が変更可能に構成されている、
    請求項１に記載の半導体装置。
  8. 前記半導体装置の温度に応じた電圧値の検出電圧を前記制御信号として出力する温度検出回路をさらに備えた、
    請求項７に記載の半導体装置。
  9. 前記半導体装置の前記第１出力信号が供給される後段回路の閾値電圧を再現する閾値電圧生成回路と、
    前記半導体装置の前記第１出力信号の振幅の中心電圧を再現するダミー回路と、
    前記閾値電圧生成回路により再現された前記閾値電圧と、前記ダミー回路によって再現された前記中心電圧と、の電位差を増幅して前記制御信号として出力するオペアンプと、
    をさらに備えた、
    請求項７に記載の半導体装置。
  10. 前記第２負荷トランジスタにカレントミラー接続され、前記第２負荷トランジスタに流れる電流に比例する第２ミラー電流が流れる第２ミラートランジスタと、
    前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第３出力電流が流れる第３出力トランジスタと、
    前記第２ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第２可変駆動トランジスタと、
    前記第２可変駆動トランジスタにカレントミラー接続され、前記第２ミラー電流に比例する第４出力電流が流れる第４出力トランジスタと、
    をさらに備え、
    前記第３及び前記第４出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第２出力信号が生成される、
    請求項１に記載の半導体装置。
  11. 前記第１可変駆動トランジスタ及び前記第２可変駆動トランジスタは、
    何れも、ソース−ドレイン間の抵抗値が変更可能に構成されている、
    請求項１０に記載の半導体装置。
  12. 前記第１可変駆動トランジスタは、
    前記第１ミラー電流の電流経路上に設けられた第１ＭＯＳトランジスタと、
    前記第１ＭＯＳトランジスタのゲート及びソース間に並列に設けられた複数の第２ＭＯＳトランジスタと、
    前記複数の第２ＭＯＳトランジスタのそれぞれのゲートを、制御信号に応じて選択された前記第１ＭＯＳトランジスタのゲート及びソースの何れかに接続する、複数の第１スイッチ素子と、を有し、
    前記第２可変駆動トランジスタは、
    前記第２ミラー電流の電流経路上に設けられた第３ＭＯＳトランジスタと、
    前記第３ＭＯＳトランジスタのゲート及びソース間に並列に設けられた複数の第４ＭＯＳトランジスタと、
    前記複数の第４ＭＯＳトランジスタのそれぞれのゲートを、前記制御信号に応じて選択された前記第３ＭＯＳトランジスタのゲート及びソースの何れかに接続する、複数の第２スイッチ素子と、を有する、
    請求項１０に記載の半導体装置。
  13. 前記差動入力信号に応じた前記第１出力信号を出力する請求項１に記載の半導体装置と、
    前記第１出力信号を光信号に変換する光電変換装置と、
    を備えた、光伝送装置。
  14. 前記差動入力信号を出力する送信回路と、
    前記差動入力信号に基づいて前記光信号を生成する請求項１３に記載の光伝送装置と、
    前記光信号に基づいて所定の処理を実行する受信回路と、
    を備えた光伝送システム。
  15. 前記差動入力信号に応じた前記第１及び前記第２出力信号を一対の差動出力信号として出力する請求項１０に記載の半導体装置と、
    前記差動出力信号を光信号に変換する光電変換装置と、
    を備えた、光伝送装置。
  16. 前記差動入力信号を出力する送信回路と、
    前記差動入力信号に基づいて前記光信号を生成する請求項１５に記載の光伝送装置と、
    前記光信号に基づいて所定の処理を実行する受信回路と、
    を備えた光伝送システム。
  17. 一対の差動入力信号の一方を受ける第１入力トランジスタと、
    一対の前記差動入力信号の他方を受ける第２入力トランジスタと、
    前記第１及び前記第２入力トランジスタのそれぞれに定電流を供給する定電流源と、
    前記第１及び前記第２入力トランジスタのそれぞれに対応して設けられた第１及び第２負荷トランジスタと、
    前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第１ミラー電流が流れる第１ミラートランジスタと、
    前記第２負荷トランジスタにカレントミラー構成され、前記第２負荷トランジスタに流れる電流に比例する第１出力電流が流れる第１出力トランジスタと、
    前記第１ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第１可変駆動トランジスタと、
    前記第１可変駆動トランジスタにカレントミラー接続され、前記第１ミラー電流に比例する第２出力電流が流れる第２出力トランジスタと、
    前記第２負荷トランジスタにカレントミラー接続され、前記第２負荷トランジスタに流れる電流に比例する第２ミラー電流が流れる第２ミラートランジスタと、
    前記第１負荷トランジスタにカレントミラー接続され、前記第１負荷トランジスタに流れる電流に比例する第３出力電流が流れる第３出力トランジスタと、
    前記第２ミラー電流の電流経路上に設けられ、駆動能力が切り替え可能に構成された第２可変駆動トランジスタと、
    前記第２可変駆動トランジスタにカレントミラー接続され、前記第２ミラー電流に比例する第４出力電流が流れる第４出力トランジスタと、を備え、
    前記第１及び前記第２出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第１出力信号が生成され、
    前記第３及び前記第４出力トランジスタのそれぞれのソース−ドレイン間の抵抗値に応じた電圧レベルの第２出力信号が生成される、
    半導体装置。
JP2017145643A 2017-07-27 2017-07-27 半導体装置、光伝送装置、及び、光伝送システム Pending JP2019029766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017145643A JP2019029766A (ja) 2017-07-27 2017-07-27 半導体装置、光伝送装置、及び、光伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017145643A JP2019029766A (ja) 2017-07-27 2017-07-27 半導体装置、光伝送装置、及び、光伝送システム

Publications (1)

Publication Number Publication Date
JP2019029766A true JP2019029766A (ja) 2019-02-21

Family

ID=65476679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017145643A Pending JP2019029766A (ja) 2017-07-27 2017-07-27 半導体装置、光伝送装置、及び、光伝送システム

Country Status (1)

Country Link
JP (1) JP2019029766A (ja)

Similar Documents

Publication Publication Date Title
EP2498398B1 (en) Amplifier circuit and method
US7391825B2 (en) Comparator circuit having reduced pulse width distortion
US7639043B2 (en) LVDS receiver circuit
WO1998000911A1 (en) Differential amplifier
JP2004350273A (ja) 電圧モード電流補助式プリエンファシスドライバ
US20070229157A1 (en) Circuit having enhanced input signal range
US20050218938A1 (en) Comparator circuit
US7119600B2 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
US20060012429A1 (en) Self biased differential amplifier
US10181854B1 (en) Low power input buffer using flipped gate MOS
TW201709672A (zh) 斜率控制電路
CN106849938B (zh) 一种输入缓冲器电路
JP4928290B2 (ja) 差動信号比較器
US6211699B1 (en) High performance CML to CMOS converter
US10298419B2 (en) Low voltage differential signaling driver
US8330543B2 (en) Differential amplifier
US7843236B2 (en) Low voltage differential signal receiver
US7741875B2 (en) Low amplitude differential output circuit and serial transmission interface using the same
US8786350B1 (en) Transmission system
KR100453424B1 (ko) 반도체 집적 회로
JP2019029766A (ja) 半導体装置、光伝送装置、及び、光伝送システム
US10917095B2 (en) Level shifting circuit and integrated circuit
KR101055788B1 (ko) 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼
US11967395B2 (en) Buffers and multiplexers