CN109714040B - 一种带反馈控制的cmos输出驱动电路 - Google Patents

一种带反馈控制的cmos输出驱动电路 Download PDF

Info

Publication number
CN109714040B
CN109714040B CN201811573572.3A CN201811573572A CN109714040B CN 109714040 B CN109714040 B CN 109714040B CN 201811573572 A CN201811573572 A CN 201811573572A CN 109714040 B CN109714040 B CN 109714040B
Authority
CN
China
Prior art keywords
output
cmos
tube
voltage
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811573572.3A
Other languages
English (en)
Other versions
CN109714040A (zh
Inventor
王帆
刘玉清
赵玉姣
麻军野
李建成
陈莉明
陈茂鑫
宋小敬
王佳
时飞
刘志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201811573572.3A priority Critical patent/CN109714040B/zh
Publication of CN109714040A publication Critical patent/CN109714040A/zh
Application granted granted Critical
Publication of CN109714040B publication Critical patent/CN109714040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开了一种带反馈控制的CMOS输出驱动电路，包括CMOS驱动电路、反馈控制电路；反馈电路包含一个用于器件保护的处于常导通的MOS管、一个控制反馈回路开启或者关断的MOS管、一个辅助驱动MOS管、一个由电阻与辅助驱动MOS管栅电容构成的RC冲(放)电电路；本发明用于CMOS器件输出驱动电路中，其特点是通过反馈回路控制器件输出信号的斜率，在减小输出信号斜率的同时尽可能保证器件的传输延迟不受影响。

Description

一种带反馈控制的CMOS输出驱动电路
技术领域
本发明涉及一种带反馈控制的CMOS输出驱动电路，特别是一种在器件输出高电平信号时，该电路可以使得输出端在建立有效的高逻辑电平前保证一个较快的信号斜率，在输出端到达有效的高逻辑电平后继续升高为电源电压这段时间内，降低输出信号的斜率，减小瞬态电流，属于器件控制领域。
背景技术
参见图2，集成电路的输出在每一个切换过程中，流入电源轨线的瞬态电流都对电路电容充电或放电，无论芯片的VDD还是VSS连线都是通过压焊线和封装引线连接到外部电源上，因而具有一个不可忽略的串联电感。所以，瞬态电流变化会在芯片外部和芯片内部的电源电压之间产生一个电压差,即
Figure BDA0001916131260000011
这一情形在输出IO上特别严重，因为驱动外部大电容会产生一个很大的电流。内部电源电压的偏差会影响逻辑电平并使噪声容限减小。
传统的斜率控制电路，在降低电源弹噪声的同时，增加了电路的延迟，导致电路相应速度降低。如何在降低电源弹噪声的同时，还能保证电路的性能，是本领域亟待解决的技术问题。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供了一种结构简单实用的控制电路，该电路通过反馈控制的方式，分阶段调节输出信号的变化斜率，即不影响信号的输出延时，又有效降低了了器件输出时的瞬态电流，有效提升了电路噪声容限。
本发明的技术解决方案是：
提供一种反馈控制的CMOS输出驱动电路，包括第一CMOS驱动管，第二CMOS驱动管，第一反馈控制电路、第一辅助驱动电路、第二反馈控制电路、第二辅助驱动电路；
所述第一CMOS驱动管和第二CMOS驱动管通过输出端输出驱动电压；
当第一CMOS驱动管的栅端输入电压由高变为低时，输出端输出驱动电压逐渐升高，第一反馈控制电路控制采集输出端的电压，控制第一辅助驱动电路导通，与所述第一CMOS驱动管共同输出驱动电压，当输出端的电压超过第一阈值时，关闭第一辅助驱动电路；
当第二CMOS驱动管的栅端输入电压由低变为高时，输出端输出驱动电压逐渐降低，第二反馈控制电路控制采集输出端的电压，控制第二辅助驱动电路导通，与所述第二CMOS驱动管共同输出驱动电压，当输出端的电压低于第二阈值时，关闭第二辅助驱动电路。
优选的，所述第一CMOS驱动管为PMOS管，第二CMOS驱动管为NMOS管，二者交替导通，实现通过输出端输出驱动电压。
优选的，所述第一反馈控制电路包括第一PMOS管，第二PMOS管；第二PMOS管的源端连接第一CMOS驱动管的栅端，栅端连接第一PMOS管的源端，漏端连接第一辅助驱动电路；第一PMOS管为常通状态，漏端连接输出端。
优选的，所述第一辅助驱动电路第一电阻和第三PMOS管；第一电阻的一端连接电源电压，另一端连接第二PMOS管的漏端；第三PMOS管的栅端连接第二PMOS管的漏端，源端连接电源电压，漏端连接输出端。
优选的，所有PMOS管的衬底连接电源电压。
优选的，所述第二反馈控制电路包括第一NMOS管，第二NMOS管；第二NMOS管的源端连接第一NMOS驱动管的栅端，栅端连接第一NMOS管的源端，漏端连接第一辅助驱动电路；第一NMOS管为常通状态，漏端连接输出端。
优选的，所述第一辅助驱动电路第二电阻和第三NMOS管；第二电阻的一端连接地，另一端连接第二NMOS管的漏端；第三NMOS管的栅端连接第二NMOS管的漏端，源端接地，漏端连接输出端。
优选的，所有NMOS管的衬底接地。
优选的，当第二PMOS管关断后，第一电阻与第三PMOS管的栅端寄生电容形成充电电路，当充电电路的电压达到第三PMOS管的关断电压时，第三PMOS管关闭；调节第一电阻的阻值，使得第三PMOS管的关断时，输出端输出电压达到0.7倍的电源电压。
优选的，当第二NMOS管关断后，第二电阻与第三NMOS管的栅端寄生电容形成放电电路，当放电电路的电压达到第三NMOS管的关断电压时，第三NMOS管关闭；调节第二电阻的阻值，使得第三NMOS管的关断时，输出端输出电压降到0.3倍的电源电压。
本发明和现有技术相比的优点在于：
(1)本发明设计一种带反馈控制的CMOS输出驱动电路，通过设计一反馈控制电路，在输出端口建立有效的高逻辑电平前，辅助驱动管和驱动电路一起驱动输出端口，此时输出端口信号有一个较快的变化斜率，降低了器件的信号传输延迟。
(2)当输出端信号达到有效的高逻辑电平后继续升高为电源电压这段时间内，辅助驱动管关闭，仅驱动电路驱动输出端口，此时输出端口信号变化斜率降低爬沿变缓，相应的输出瞬态电流降低，使得电源弹噪声降低，提升器件整体可靠性。
(3)在标准CMOS工艺下进行仿真，由本发明的带反馈控制的CMOS输出驱动电路和常规的CMOS输出驱动电路的输出端口信号上升沿仿真波形图对比，电源弹噪声仿真结果对比可知，本发明的信号延迟基本与常规CMOS输出驱动电路信号延迟相同，正方向电源弹噪声为400Mv(3.84V-3.44V)小于常规CMOS输出驱动电路的510mV(3.97V-3.46V),负方向电源弹噪声为570mV(3.44V-2.87V)小于常规CMOS输出驱动电路的680mV(3.46V-2.78V)，表明本发明的驱动电路降低弹噪声的同时，没有牺牲电路延时。
(4)本发明设置了常导通管(P3，P6)保护了反馈控制管(P4，P7)的栅端，避免栅端直接与外部输出相连，导致反馈控制管栅端击穿。
(5)本发明可以通过调节电阻R1和R2的大小，控制辅助驱动管(P5，P8)的关闭时机，调节输出电压曲线的斜率的拐点，能够最大限度的在不增加延时的情况下降低弹噪声。
附图说明
图1为本发明的带反馈控制的CMOS输出驱动电路结构图；
图2为常规的CMOS输出驱动电路外部和内部电源电压间的电感耦合示意图；
图3为本发明的带反馈控制的CMOS输出驱动电路和常规的CMOS输出驱动电路输出端口信号上升沿仿真波形图对比。
具体实施方式
如图1所示，为本发明一种带反馈控制的CMOS输出驱动电路的结构图，包括CMOS驱动电路1，反馈控制电路2。CMOS驱动电路1包括NMOS管P1和PMOS管P2，反馈控制电路2包括PMOS管P3，PMOS管P4，PMOS管P5和电阻R1。
本发明中所用到的MOS管均为增强型MOS管。
输入端口A和输入端B输入的信号有三种状态，同时为高电平，输出C为低电平；同时为低电平，输出C为高电平；输入端口A为高电平，输入端B为低电平，此时输出C为高阻态。
CMOS驱动电路通过输入端口A和输入端B控制NMOS管P1和PMOS管P2交替导通实现对端口C的高低电平驱动。输入端口A和输入端B输入的信号同时从高电平到低时，输入端口A对应的反馈控制电路辅助驱动，输入端B对应的反馈控制电路不工作；反之输入端口A和输入端B输入的信号同时从低电平到高时，输入端口B对应的反馈控制电路辅助驱动，输入端A对应的反馈控制电路不工作。
输入端口A和输入端B输入的信号同时从高电平到低时，反馈控制电路在内部端口A的电平信号从高变为低时，CMOS驱动电路中NMOS管P1关闭，PMOS管P2导通，电路输出端口C的信号电平在PMOS管P2的驱动下开始从地慢慢升至电源电压Vcc，处于常导通状态的PMOS管P3将端口C的电平信号传输到PMOS管P4的栅端，当电路输出端C的信号电平大于PMOS管P4的阈值时(PMOS管阈值电压为负值)，此时PMOS管P4导通并将输入端口A的低电平信号传输到节点x，节点x变为低电平使得辅助驱动PMOS晶体管P5导通，与CMOS驱动电路PMOS管P2一起驱动输出端口C，加快输出端口C信号电平从地升到电源电压Vcc的速度，有效减小整个CMOS电路信号传输延迟。当电路输出端口C的信号电平继续升高，直到小于PMOS管P4的阈值电压时(PMOS管阈值电压为负值)，PMOS管P4关闭，节点x的低电平会由电阻R1和晶体管P5栅电容组成的RC充电电路逐渐拉高为电源电压Vcc,变为高电平，在这个过程中辅助驱动PMOS晶体管P5关闭，电路输出端口C只由CMOS驱动电路中PMOS管P2驱动，输出信号斜率降低，相应的瞬态电流也变小了。
类似的，输入端口A和输入端B输入的信号同时从低电平到高时，B的电平信号从低变为高时，电路输出端口C的信号电平在NMOS管P1的驱动下开始从慢慢从电源电压Vcc降至地，处于常导通状态的NMOS管P6将端口C的电平信号传输到NMOS管P7的栅端，当电路输出端C的信号电平大于NMOS管P7的阈值时(NMOS管阈值电压为正值)，此时NMOS管P7导通并将输入端口B的低电平信号传输到节点y，节点y变为高电平使得辅助驱动NMOS晶体管P8导通，与CMOS驱动电路NMOS管P1一起驱动输出端口C，加快输出端口C信号电平从电源电压Vcc降到地的速度，有效减小整个CMOS电路信号传输延迟。当电路输出端口C的信号电平继续降低，直到小于NMOS管P7的阈值电压时(NMOS管阈值电压为正值)，NMOS管P7关闭，节点y的高电平会由电阻R2和晶体管P8栅电容组成的RC放电电路逐渐拉低为地，此时辅助驱动NMOS晶体管P8关闭，电路输出端口C只由CMOS驱动电路中NMOS管P1驱动，输出信号斜率降低，相应的瞬态电流也变小了。
如图3所示，为本发明的带反馈控制的CMOS输出驱动电路和常规CMOS输出驱动电路输出端口信号上升沿仿真波形图对比，图中一条曲线为本发明的带反馈控制的CMOS输出驱动电路输出端口信号上升沿，另一条曲线为常规CMOS输出驱动电路输出端口信号上升沿，通过仿真波形图3可以看出，本发明的带反馈控制的CMOS输出驱动电路输出端口信号在到达有效的高逻辑电平前,输出端口信号斜率基本与常规CMOS输出驱动电路相同，信号传输延时与常规CMOS输出驱动电路相同；当输出端口信号到达有效的高逻辑电平后，本发明的带反馈控制的CMOS输出驱动电路输出端口信号斜率相较于常规CMOS输出驱动电路迅速降低，大大的减小了此时的瞬态电流。要合理选择本发明电路中RC冲(放)电电路电阻R1的大小，使得输出端口信号爬沿斜率的转折点落在该电路有效高逻辑电平附近。
本发明的带反馈控制的CMOS输出驱动电路和常规的CMOS输出驱动电路电源弹噪声仿真结果相比，本发明的带反馈控制的CMOS输出驱动电路的正方向电源弹噪声为400Mv(3.84V-3.44V)小于常规CMOS输出驱动电路的510mV(3.97V-3.46V),负方向电源弹噪声为570mV(3.44V-2.87V)小于常规CMOS输出驱动电路的680mV(3.46V-2.78V)。
本发明通过反馈控制电路、RC充(放)电电路和辅助驱动MOS管，使得输出端在建立有效的高逻辑电平前保证一个较快的信号斜率，在输出信号达到有效的高逻辑电平后继续升高为电源电压这段时间内，降低输出信号的斜率，即保证了器件从输入变化到输出建立有效逻辑电平的传输延时，又减小了器件输出时的瞬态电流。
本说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (10)

1.一种反馈控制的CMOS输出驱动电路，其特征在于：包括第一CMOS驱动管(P2)，第二CMOS驱动管(P1)，第一反馈控制电路、第一辅助驱动电路、第二反馈控制电路、第二辅助驱动电路；
所述第一CMOS驱动管(P2)和第二CMOS驱动管(P1)通过输出端(C)输出驱动电压；
当第一CMOS驱动管(P2)的栅端输入电压由高变为低时，输出端(C)输出驱动电压逐渐升高，第一反馈控制电路控制采集输出端(C)的电压，控制第一辅助驱动电路导通，与所述第一CMOS驱动管(P2)共同输出驱动电压，当输出端(C)的电压超过第一阈值时，关闭第一辅助驱动电路；
当第二CMOS驱动管(P1)的栅端输入电压由低变为高时，输出端(C)输出驱动电压逐渐降低，第二反馈控制电路控制采集输出端(C)的电压，控制第二辅助驱动电路导通，与所述第二CMOS驱动管(P1)共同输出驱动电压，当输出端(C)的电压低于第二阈值时，关闭第二辅助驱动电路。
2.如权利要求1所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第一CMOS驱动管(P2)为PMOS管，第二CMOS驱动管(P1)为NMOS管，二者交替导通，实现通过输出端(C)输出驱动电压。
3.如权利要求2所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第一反馈控制电路包括第一PMOS管(P3)，第二PMOS管(P4)；第二PMOS管(P4)的源端连接第一CMOS驱动管(P2)的栅端，栅端连接第一PMOS管(P3)的源端，漏端连接第一辅助驱动电路；第一PMOS管(P3)为常通状态，漏端连接输出端(C)。
4.如权利要求3所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第一辅助驱动电路包括第一电阻(R1)和第三PMOS管(P5)；第一电阻(R1)的一端连接电源电压，另一端连接第二PMOS管(P4)的漏端；第三PMOS管(P5)的栅端连接第二PMOS管(P4)的漏端，源端连接电源电压，漏端连接输出端(C)。
5.如权利要求4所述的反馈控制的CMOS输出驱动电路，其特征在于，所有PMOS管的衬底连接电源电压。
6.如权利要求4所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第二反馈控制电路包括第一NMOS管(P6)，第二NMOS管(P7)；第二NMOS管(P7)的源端连接第二CMOS驱动管(P1)的栅端，栅端连接第一NMOS管(P6)的源端，漏端连接第二辅助驱动电路；第一NMOS管(P6)为常通状态，漏端连接输出端(C)。
7.如权利要求6所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第二辅助驱动电路包括第二电阻(R2)和第三NMOS管(P8)；第二电阻(R2)的一端连接地，另一端连接第二NMOS管(P7)的漏端；第三NMOS管(P8)的栅端连接第二NMOS管(P7)的漏端，源端接地，漏端连接输出端(C)。
8.如权利要求7所述的反馈控制的CMOS输出驱动电路，其特征在于，所有NMOS管的衬底接地。
9.如权利要求7所述的反馈控制的CMOS输出驱动电路，其特征在于，当第二PMOS管(P4)关断后，第一电阻(R1)与第三PMOS管(P5)的栅端寄生电容形成充电电路，当充电电路的电压达到第三PMOS管(P5)的关断电压时，第三PMOS管(P5)关闭；调节第一电阻(R1)的阻值，使得第三PMOS管(P5)的关断时，输出端(C)输出电压达到0.7倍的电源电压。
10.如权利要求7所述的反馈控制的CMOS输出驱动电路，其特征在于，当第二NMOS管(P7)关断后，第二电阻(R2)与第三NMOS管(P8)的栅端寄生电容形成放电电路，当放电电路的电压达到第三NMOS管(P8)的关断电压时，第三NMOS管(P8)关闭；调节第二电阻(R2)的阻值，使得第三NMOS管(P8)的关断时，输出端(C)输出电压降到0.3倍的电源电压。
CN201811573572.3A 2018-12-21 2018-12-21 一种带反馈控制的cmos输出驱动电路 Active CN109714040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811573572.3A CN109714040B (zh) 2018-12-21 2018-12-21 一种带反馈控制的cmos输出驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811573572.3A CN109714040B (zh) 2018-12-21 2018-12-21 一种带反馈控制的cmos输出驱动电路

Publications (2)

Publication Number Publication Date
CN109714040A CN109714040A (zh) 2019-05-03
CN109714040B true CN109714040B (zh) 2023-04-18

Family

ID=66256006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811573572.3A Active CN109714040B (zh) 2018-12-21 2018-12-21 一种带反馈控制的cmos输出驱动电路

Country Status (1)

Country Link
CN (1) CN109714040B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859870A (en) * 1987-10-14 1989-08-22 Lsi Logic Incorporated Two-mode driver circuit
US7928756B1 (en) * 2008-02-29 2011-04-19 National Semiconductor Corporation Method and system for reducing I/O noise and power
CN103208984A (zh) * 2012-01-13 2013-07-17 Abb研究有限公司 有源栅极驱动电路
CN104702103A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 Dcdc转换装置
WO2017149957A1 (ja) * 2016-03-01 2017-09-08 株式会社デンソー 信号出力回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781416B1 (en) * 2001-12-19 2004-08-24 Rambus Inc. Push-pull output driver
TWI547099B (zh) * 2015-08-27 2016-08-21 晶焱科技股份有限公司 斜率控制電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859870A (en) * 1987-10-14 1989-08-22 Lsi Logic Incorporated Two-mode driver circuit
US7928756B1 (en) * 2008-02-29 2011-04-19 National Semiconductor Corporation Method and system for reducing I/O noise and power
CN103208984A (zh) * 2012-01-13 2013-07-17 Abb研究有限公司 有源栅极驱动电路
CN104702103A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 Dcdc转换装置
WO2017149957A1 (ja) * 2016-03-01 2017-09-08 株式会社デンソー 信号出力回路

Also Published As

Publication number Publication date
CN109714040A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
US5568062A (en) Low noise tri-state output buffer
EP0329285B1 (en) Output buffer
JP2001144603A (ja) レベルシフタ回路およびそれを含むデータ出力回路
JPH05259875A (ja) 出力バッファドライバ回路
US7705638B2 (en) Switching control circuit with reduced dead time
JPH05291940A (ja) 漸次的ターンオンｃｍｏｓドライバ
US5801550A (en) Output circuit device preventing overshoot and undershoot
JPS63112893A (ja) 半導体集積回路
US5233238A (en) High power buffer with increased current stability
US10263607B1 (en) Pulse filtering circuit
WO2017136105A1 (en) Input/output (i/o) driver implementing dynamic gate biasing of buffer transistors
CN109075709B (zh) 减少电荷泵基板噪声的方法和系统
KR19980080700A (ko) 입력회로와 출력회로 및 입출력회로
KR920009720B1 (ko) 반도체집적회로의 출력회로
US11711079B2 (en) Integrated bus interface fall and rise time accelerator method
EP2947775A1 (en) Charge pump with wide operating range
CN108736863A (zh) 一种输出驱动电路
CN109714040B (zh) 一种带反馈控制的cmos输出驱动电路
US8456211B2 (en) Slew rate control circuit and method thereof and slew rate control device
US20020177266A1 (en) Selectable output edge rate control
CN214069897U (zh) GaN晶体管的驱动模块、开关电路与电子设备
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
CN104079289A (zh) 一种抗地弹效应的输出电路
JP4204701B2 (ja) 出力バッファ回路
CN112953481B (zh) GaN晶体管的驱动模块、开关电路与电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant