CN211830580U - 浮动电源供电的轨对轨超低失配电荷泵电路 - Google Patents

Abstract

本实用新型公开浮动电源供电的轨对轨超低失配电荷泵电路，该轨对轨超低失配电荷泵电路包括电荷泵、浮动电源电路和电平转换电路，浮动电源电路产生与电荷泵输出端电压VC保持恒定差值且跟随电压VC变化的正浮动电源和负浮动电源，为电荷泵提供浮动电源接入和浮动地接入，其中，前述恒定差值是根据电荷泵的充电电流和放电电流相等时对应的供电电源和电源地与电压VC的差值进行配置，当电压VC发生变化，正浮动电源和负浮动电源都跟随电压VC变化并保持恒定的差值，从而拓宽电荷泵工作范围为0‑3.3V，并保证电荷泵工作在接近零电流失配的状态下。同时避免电荷共享引起的毛刺问题，简化了现有的电荷泵内部的电路结构。

Description

浮动电源供电的轨对轨超低失配电荷泵电路

技术领域

本实用新型属于锁相环中电荷泵电路的技术领域，尤其涉及一种浮动电源供电的轨对轨超低失配电荷泵电路。

背景技术

锁相环(PLL)是一种十分重要的功能系统，其应用比较广泛，比如：锁相环在其所属的一个芯片系统中提供一种或多种频率的时钟信号、锁相环在其所属的接收机中产生本振信号、锁相环在其所属的通信系统中保持同步。低的电荷泵的失配电流和宽的压控振荡器的控制电压调节范围是十分重要的设计指标。

电荷泵锁相环系统(CPPLL)使用广泛，主要包括鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)和分频器(N)；鉴频鉴相器接收锁相环的反馈时钟，并与输入的参考时钟进行相位比较，从而产生相位误差信号UP和DN，这两个相位误差信号用于控制电荷泵对低通滤波器进行充电和放电，从而调节低通滤波器输出的控制电压VC；控制电压VC作为压控振荡器输入的控制电压，用以改变压控振荡器输出的时钟信号频率，然后通过分频器对压控振荡器输出的时钟信号进行分频，作为反馈时钟输入到鉴频鉴相器，从而调整鉴频鉴相器输出的控制信号，如此循环直到锁相稳定，压控振荡器输出的时钟信号与本地产生的参考时钟同步。在电荷泵锁相环系统中，电荷泵对低通滤波器输出充电电流和放电电流，用以控制低通滤波器产生压控振荡器的控制电压VC，从而调整压控振荡器输出的时钟信号的频率，但是由于在控制电压VC过高或者过低时会导致电荷泵产生严重的电流失配，所以控制电压VC只能在一定范围内进行调节，使得压控振荡器输出的时钟信号的频率范围受限，若需要让压控振荡器产生更宽的时钟信号的频率范围，只能改变压控振荡器的增益，但这样会增大锁相环的噪声，降低锁相环的稳定性和精度。

更宽的压控振荡器的控制电压调节范围、更低的电荷泵电流失配、毛刺一直是研究热点；如果能拓宽电荷泵的输出端控制电压工作范围，使电荷泵在压控振荡器的控制电压VC过高和过低时仍然具备低的电流失配的能力，那么低通滤波器产生的控制电压VC则具有更宽电压调节范围，从而增大压控振荡器输出的时钟信号的频率范围，拓宽锁相环的输出频率范围，亦可通过锁相环路调整，降低压控振荡器的增益，使噪声影响更小。目前对于电荷泵的研究，仅限于控制电压VC在正常的工作范围内降低失配电流大小，以及对电荷泵的输出端控制电压VC范围进行一定的拓宽；但是，控制电压VC的变化会对电荷泵输出的电流大小产生影响，即使在控制电压VC的正常工作范围内，充电电流和放电电流也会随着控制电压VC的变化而变化；由于充电电流和放电电流不相等而产生的失配电流一般约有1％-4％的动态失配范围，且控制电压VC偏离中间电压时，电荷泵连接的低通滤波器输出端将产生毛刺。

目前降低电荷泵电流失配的方法主要是通过电路设计，保证电荷泵内部的充电电流源和放电电流源的 MOS管漏源电压Vds保持不变，从而使充电电流源和放电电流源的电流恒定；但是随着控制电压VC的变化，电荷泵内部的充电电流源和放电电流源的MOS管漏源电压Vds会发生变化，甚至会在控制电压VC过高或过低时进入线性区，导致电荷泵产生的失配电流急剧增加。现有的拓宽电荷泵工作范围的方法，如采用低阈值电压的MOS管等，只能在一定程度上增加电荷泵的工作范围，但还是会受到MOS管阈值电压的影响，当控制电压VC过高或者过低时，仍然会导致电荷泵出现严重的电流失配，因此限制电荷泵的工作范围(控制电压VC的范围)进一步扩大。

实用新型内容

为解决上述对锁相环中电荷泵工作范围的限制，以及电流失配等问题，本实用新型公开一种浮动电源供电的轨对轨超低失配电荷泵电路，通过浮动电源电路产生与电荷泵输出端电压VC保持恒定差值并跟随VC 的变化而变化的正浮动电源和负浮动电源，为电荷泵提供浮动电源接入和浮动地接入，拓宽电荷泵工作范围为0-3.3V，并在这一范围内保持电流失配接近零值，同时避免了因VC电压偏离中间电压产生的电荷共享引起的毛刺问题，简化了电荷泵结构。

本实用新型提出以下技术方案：一种浮动电源供电的轨对轨超低失配电荷泵电路，该轨对轨超低失配电荷泵电路包括电荷泵，在该轨对轨超低失配电荷泵电路适用的锁相环中，鉴频鉴相器输出用于控制电荷泵开关的四路时钟控制信号(UP、UPB、DN、DNB)，电荷泵输出充放电电流至低通滤波器，低通滤波器根据充放电电流生成用于调节压控振荡器的振荡频率的控制电压VC，该轨对轨超低失配电荷泵电路还包括浮动电源电路和电平转换电路；浮动电源电路的浮动控制端用于输入与控制电压VC实时保持相等的浮动电压控制信号VIN_VC，并基于浮动电压控制信号VIN_VC和预配置的电压信号的运算结果产生跟随控制电压VC变化的正浮动电源电压VDDH_VC和负浮动电源电压VSSL_VC；浮动电源电路的浮动电源输出端连接电荷泵的供电电源端，用于为电荷泵提供正浮动电源电压VDDH_VC；浮动电源电路的浮动地输出端连接电荷泵的电源地端，用于为电荷泵提供负浮动电源电压VSSL_VC；其中，正浮动电源电压VDDH_VC和负浮动电源电压 VSSL_VC都与控制电压VC保持恒定的差值，该恒定的差值是在电荷泵的充电电流和放电电流相等时预配置的电压差值；通过调整电荷泵参数，使控制电压VC始终处于正浮动电源电压VDDH_VC与负浮动电源电压 VSSL_VC的平均值；电平转换电路设置的四个转换输入端分别用于输入传统供电电源状态下的四路时钟控制信号(UP、UPB、DN、DNB)，并转换输出浮动电源供电状态下的四路时钟控制信号(UP1、UPB1、DN1、 DNB1)，其中，浮动电源供电状态下，供电电源是正浮动电源电压VDDH_VC，电源地是负浮动电源电压VSSL_VC；电平转换电路的四个转换输出端对应连接电荷泵的四个时钟控制输入端，用于接收浮动电源供电状态下的四路时钟控制信号(UP1、UPB1、DN1、DNB1)，使得电荷泵执行与转换前相同的开关控制功能，以实现所述轨对轨超低失配电荷泵电路与鉴频鉴相器电路传输的四路时钟控制信号(UP1、UPB1、DN1、DNB1)适配。

与现有技术相比，所述轨对轨超低失配电荷泵电路通过浮动电源电路产生与电荷泵输出端电压VC保持恒定差值并跟随VC的变化而变化的正浮动电源和负浮动电源，当电压VC发生变化，正浮动电源电压VDDH_VC 和负浮动电源电压VSSL_VC都跟随VC变化并保持差值恒定，拓宽电荷泵工作范围为0-3.3V，并在这一范围内保持电流失配接近零值，同时避免了因电压VC偏离中间电压产生电荷共享，进而引起的毛刺问题，简化了电荷泵结构；因此拓宽电荷泵工作范围，并且电荷泵始终工作在接近零电流失配的状态下。

进一步地，所述浮动电源电路包括正浮动电源电路和负浮动电源电路；正浮动电源电路设置的供电电源端和负浮动电源电路设置的供电电源端都连接到所述浮动电源电路设置的供电电源端，用于输入锁相环的供电电源；正浮动电源电路设置的电源地端和负浮动电源电路设置的电源地端都连接到所述浮动电源电路设置电源地端，用于输入锁相环的电源地；正参考电源产生电路设置的浮动控制端和负参考电源产生电路设置的浮动控制端都连接所述浮动电源电路的浮动控制端，用于输入所述浮动电压控制信号VIN_VC。该技术方案在电路设计上为电荷泵提供浮动电源接入和浮动地接入。

进一步地，所述正浮动电源电路包括正电源产生电路、正参考电源产生电路和正浮动电源产生电路；正电源产生电路、正参考电源产生电路和正浮动电源产生电路都设置有供电电源端和电源地端，其中，前述电路设置的电源地端都与所述正浮动电源电路的电源地端连接；正参考电源产生电路内部的运算放大器的电源地端和正浮动电源产生电路内部的运算放大器的电源地端都与正电源产生电路的电源地端HG连接；正参考电源产生电路内部的运算放大器的供电电源端和正浮动电源产生电路内部的运算放大器的供电电源端都与正电源产生电路的信号输出端连接，正参考电源产生电路的信号输出端与正浮动电源产生电路内部的运算放大器的正输入端连接；正参考电源产生电路内部包括一个由运算放大器和电阻构成的加法电路，使得所述浮动电压控制信号VIN_VC和预先配置的待加电压VIN_VADD都经电阻输入正参考电源产生电路内部的运算放大器的正输入端，正参考电源产生电路的信号输出端输出正参考电源电压VDDH_REF至正浮动电源产生电路的正输入端；正浮动电源产生电路的信号输出端输出具备抗干扰特性的所述正浮动电源电压 VDDH_VC，所述正参考电源电压VDDH_REF等于所述浮动电压控制信号VIN_VC和预先配置的待加电压VIN_VADD的电压和值，实现所述正浮动电源电压VDDH_VC与控制电压VC的压差保持在预先配置的待加电压 VIN_VADD处。

进一步地，所述正电源产生电路包括第一反相器INV1、第二反相器INV2、第一差分电荷泵CP_Diff1、第二差分电荷泵CP_Diff2、第一电容C1和第二电容C2；第一反相器INV1的输出端连接第二反相器INV2的输入端，第一差分电荷泵CP_Diff1的输出端连接第二差分电荷泵CP_Diff2的输入端，第一反相器INV1的输入端用于输入所述正浮动电源电路外部的时钟信号，第一差分电荷泵CP_Diff1的正时钟输入端和第二差分电荷泵CP_Diff2的正时钟输入端都与第一反相器INV1的输出端连接，第一差分电荷泵CP_Diff1的负时钟输入端和第二差分电荷泵CP_Diff2的负时钟输入端都与第二反相器INV2的输出端连接；第一反相器INV1的供电电源端、第二反相器INV2的供电电源端、第一差分电荷泵CP_Diff1的输入端与所述正电源产生电路的供电电源端HV连接；第一反相器INV1的电源地端和第二反相器INV2的电源地端都与所述正电源产生电路的电源地端HG连接；第二差分电荷泵CP_Diff2的输入端连接第一电容C1的上极板，第一电容C1的下极板与所述正电源产生电路的电源地端HG连接；第二差分电荷泵CP_Diff2的输出端连接第二电容C2的上极板，第二电容 C2的下极板与所述正电源产生电路的电源地端HG连接；第二差分电荷泵CP_Diff2的输出端与第二电容C2的上极板的连接节点是所述正电源产生电路的信号输出端。该技术方案中分，所述正电源产生电路设计两级差分电荷泵完成常规供电电源的两次提升，为正参考电源产生电路和正浮动电源产生电路提供足够大的输出电压浮动范围。

进一步地，所述正参考电源产生电路包括第一运算放大器AMP1、第一电阻R1、第二电阻R2、第三电阻 R3、第四电阻R4、第五电阻R5、第六电阻(R6)、第三电容C3和第四电容C4；第一电阻R1的一端用于输入所述浮动电压控制信号VIN_VC，第一电阻R1的另一端与第一运算放大器AMP1的正输入端连接；第二电阻R2 的一端用于输入所述待加电压VIN_VADD，第二电阻R2的另一端与第一运算放大器AMP1的正输入端连接；第三电阻R3的一端与第一运算放大器AMP1的正输入端连接，第三电阻R3的另一端与所述正参考电源产生电路的电源地端HG连接；第四电阻R4的一端与第一运算放大器AMP1的负输入端连接，第四电阻R4的另一端与所述正参考电源产生电路的电源地端HG连接；第五电阻R5的一端与第一运算放大器AMP1的负输入端连接，第五电阻R5的另一端与第一运算放大器AMP1的输出端连接；第三电容C3的一端与第一运算放大器AMP1的输出端连接，第三电容C3的另一端与所述正参考电源产生电路的电源地端HG连接，第六电阻R6的一端与第一运算放大器AMP1的输出端连接，第六电阻R6的另一端与第四电容C4的上极板连接，第六电阻R6的另一端与第四电容C4的上极板的连接节点是所述正参考电源产生电路的信号输出端，第四电容C4的下极板与所述正参考电源产生电路的电源地端HG连接；第一运算放大器AMP1的供电电源端与所述正电源产生电路的信号输出端连接，第一运算放大器AMP1的电源地端与所述正浮动电源产生电路的电源地端HG连接，第一运算放大器 AMP1设置的第一参考源输入端IBN用于输入第一一参考电流IBN1。该技术方案使用电阻R1至R5和第一运算放大器AMP1构成加法电路，使得所述正参考电源电压VDDH_REF等于所述浮动电压控制信号VIN_VC和预先配置的待加电压VIN_VADD的电压和值，并实时跟随控制电压VC变化而变化，实现所述正浮动电源电压VDDH_VC 与控制电压VC的压差保持在恒定值处。

进一步地，所述正浮动电源产生电路包括第二运算放大器AMP2和第五电容C5；第二运算放大器AMP2的正输入端连接所述正参考电源产生电路的信号输出端，第二运算放大器AMP2的负输入端与第二运算放大器 AMP2的输出端连接，第二运算放大器AMP2的输出端与第五电容C5的上极板连接，第五电容C5的下极板与所述正浮动电源产生电路的电源地端HG连接，第二运算放大器AMP2的输出端与第五电容C5的上极板的连接节点是所述正浮动电源产生电路的信号输出端；第二运算放大器AMP2的供电电源端HV与所述正电源产生电路的信号输出端连接，第二运算放大器AMP2的电源地端HG与所述正浮动电源产生电路的电源地端HG连接，第二运算放大器AMP2设置的第一参考源输入端IBN用于输入第一二参考电流IBN2。增强所述正参考电源产生电路的加法运算输出信号的带负载能力，使得所述正浮动电源产生电路的信号输出端输出具备抗干扰特性的所述正浮动电源电压VDDH_VC。

进一步地，所述负浮动电源电路包括负电源产生电路、负参考电源产生电路和负浮动电源产生电路，负电源产生电路、负参考电源产生电路和负浮动电源产生电路都设置有供电电源端和电源地端，其中，前述电路设置的供电电源端都与所述负浮动电源电路的供电电源端连接；负参考电源产生电路内部的运算放大器的供电电源端和负浮动电源产生电路内部的运算放大器的供电电源端都与负电源产生电路的供电电源端HV连接；负浮动电源产生电路内部的运算放大器的电源地端和负参考电源产生电路内部的运算放大器的电源地端都与负电源产生电路的信号输出端连接，负参考电源产生电路的信号输出端与负浮动电源产生电路内部的运算放大器的正输入端连接；负参考电源产生电路内部包括一个由运算放大器和电阻构成的减法电路，使得所述浮动电压控制信号VIN_VC经电阻输入负参考电源产生电路内部的运算放大器的正输入端，预先配置的待减电压VIN_VDIV经电阻输入负参考电源产生电路内部的运算放大器的负输入端，负参考电源产生电路的信号输出端输出负参考电源电压VSSL_REF至负浮动电源产生电路的正输入端；负浮动电源产生电路的信号输出端输出具备抗干扰特性的所述负浮动电源电压VSSL_VC，其中，负参考电源电压VSSL_REF 等于所述浮动电压控制信号VIN_VC和预先配置的待减电压VIN_VDIV的电压差值，实现所述负浮动电源电压 VSSL_VC与控制电压VC的压差保持在恒定值处。

进一步地，所述负电源产生电路包括第三反相器INV3、第四反相器INV4、第三差分电荷泵CP_Diff3、第四差分电荷泵CP_Diff4、第六电容C6和第七电容C7；第三反相器INV3的输出端连接第四反相器INV4的输入端，第三差分电荷泵CP_Diff3的输入端连接第四差分电荷泵CP_Diff4的输出端，第三反相器INV3的输入端用于输入所述负浮动电源电路外部的时钟信号，第三差分电荷泵CP_Diff3的正时钟输入端和第四差分电荷泵CP_Diff4的正时钟输入端都与第三反相器INV3的输出端连接，第三差分电荷泵CP_Diff3的负时钟输入端和第四差分电荷泵CP_Diff4的负时钟输入端都与第四反相器INV4的输出端连接；第三反相器INV3的供电电源端、第四反相器INV4的供电电源端与所述负电源产生电路的供电电源端HV连接；第三反相器INV3的电源地端、第四反相器INV4的电源地端和第三差分电荷泵CP_Diff3的输出端都与所述负电源产生电路的电源地端HG连接；第四差分电荷泵CP_Diff4的输出端连接第六电容C6的上极板，第六电容C6的下极板与所述负电源产生电路的电源地端HG连接；第四差分电荷泵CP_Diff4的输入端连接第七电容C7的上极板，第七电容 C7的下极板与所述负电源产生电路的电源地端HG连接；第四差分电荷泵CP_Diff4的输入端与第七电容C7的上极板的连接节点是所述负电源产生电路的信号输出端。该技术方案通过两级相反连接的差分电荷泵完成电荷转移过程，实现电荷泵输入的常规供电电源的两次降压，与前述正电源产生电路配合，显著地拓宽电荷泵的电源浮动范围。

进一步地，所述负参考电源产生电路包括第三运算放大器AMP3、第七电阻R7、第八电阻R8、第九电阻 R9、第十电阻R10、第十一电阻R11、第八电容C8和第九电容C9；第八电阻R8的一端用于输入所述浮动电压控制信号VIN_VC，第三运算放大器AMP3的正输入端、第三运算放大器AMP3的正输入端和第九电阻R9的一端都与第八电阻R8的另一端连接，第九电阻R9的另一端与所述负参考电源产生电路的电源地端HG连接；第七电阻R7的一端用于输入所述待减电压VIN_VDIV，第七电阻R7的另一端与第三运算放大器AMP3的负输入端连接；第十电阻R10的一端与第三运算放大器AMP3的负输入端连接，第十电阻R10的另一端与第三运算放大器 AMP3的输出端连接；第八电容C8的一端与第三运算放大器AMP3的输出端连接，第八电容C8的另一端与所述负参考电源产生电路的电源地端HG连接；第十一电阻R11的一端与第三运算放大器AMP3的输出端连接，第十一电阻R11的另一端与第九电容C9的上极板连接，第十一电阻R11的另一端与第九电容C9的上极板的连接节点是所述负参考电源产生电路的信号输出端，第九电容C9的下极板与所述负参考电源产生电路的电源地端HG连接；第三运算放大器AMP3的供电电源端与所述负浮动电源产生电路的供电电源端HV连接，第三运算放大器AMP3的电源地端与所述负电源产生电路的信号输出端连接，第三运算放大器AMP3设置的第二参考源输入端IBP用于输入第二一参考电流IBP1。该技术方案使用电阻R7至R10和第三运算放大器AMP3构成减法电路，所述负参考电源电压VSSL_REF等于所述浮动电压控制信号VIN_VC和预先配置的待减电压VIN_VDIV的电压差值，实时跟随控制电压VC变化而变化，保持所述负浮动电源电压VSSL_VC与控制电压VC的压差保持在预先配置的待减电压VIN_VDIV处。

进一步地，所述负浮动电源产生电路包括第四运算放大器AMP4和第十电容C10；第四运算放大器AMP4 的正输入端连接所述负参考电源产生电路的信号输出端，第四运算放大器AMP4的负输入端与第四运算放大器AMP4的输出端连接，第四运算放大器AMP4的输出端与第十电容C10的上极板连接，第四运算放大器AMP4 的输出端与第十电容C10的上极板的连接节点是所述负浮动电源产生电路的信号输出端，第十电容C10的下极板与所述负浮动电源产生电路的电源地端HG连接；第四运算放大器AMP4的供电电源端HV与所述负浮动电源产生电路的供电电源端HV连接，第四运算放大器AMP4的电源地端HG与所述负浮动电源产生电路的信号输出端连接，第四运算放大器AMP4设置的第二参考源输入端IBP用于输入第二二参考电流IBP2。增强所述负参考电源产生电路的减法运算输出信号的带负载能力，使得负浮动电源产生电路的信号输出端输出具备抗干扰特性的所述负浮动电源电压VSSL_VC。

进一步地，在所述电平转换电路内部，对应每一路所述时钟控制信号都设置一条反相器链，每条反相器链中都设置4个级联的反相器；第一级反相器的输入端用于输入所述时钟控制信号；第一级反相器的供电电源端用于输入锁相环的供电电源，第一级反相器的供电电源端与第二级反相器的供电电源端之间连接有电阻，第二级反相器的供电电源端与第三级反相器的供电电源端之间连接有电阻，第三级反相器的供电电源端与第四级反相器的供电电源端直接相连，第四级反相器的供电电源端用于输入所述正浮动电源电压 VDDH_VC，其中，第二级反相器的供电电源端的电压为第一级反相器的供电电源端的电压和第三级反相器的供电电源端的电压的平均值电压；第一级反相器的电源地端用于输入锁相环的电源地，第一级反相器的电源地端与第二级反相器的电源地端之间连接有电阻，第二级反相器的电源地端与第三级反相器的电源地端之间连接有电阻，第三级反相器的电源地端与第四级反相器的电源地端直接相连，第四级反相器的电源地端用于输入所述负浮动电源电压VSSL_VC，其中，第二级反相器的电源地端的电压为第一级反相器的电源地端的电压和第三级反相器的电源地端的电压的平均值电压；第四级反相器的输出端与所述电荷泵的用于控制充电开关的功能端口对应连接，其中，当前一路所述时钟控制信号用于导通或关断该功能端口连接的开关MOS管。该技术方案用于将四路时钟控制信号(UP、UPB、DN、DNB)转换为适应电荷泵的供电电源端的正浮动电源电压VDDH_VC和电荷泵的电源地端的负浮动电源电压VSSL_VC对应的充放电状态下的有效开关控制信号。

附图说明

图1是鉴频鉴相器、电荷泵和低通滤波器之间的简要结构连接示意图。

图2是锁相环中的电荷泵充放电电流曲线(在交点A处电流失配为零)。

图3是一种浮动电源供电的轨对轨超低失配电荷泵电路、鉴频鉴相器和低通滤波器的整体结构示意图。

图4是正浮动电源电路的电路结构示意图。

图5是负浮动电源电路的电路结构示意图。

图6是所述电平转换电路内部的一条反相器链的结构示意图。

图7是正浮动电源电路和负浮动电源电路的输出信号的仿真图。

图8是传统结构的电荷泵的充电电流和放电电流的失配仿真图。

图9是本实用新型实施例提供的浮动电源电路控制下的电荷泵的充电电流和放电电流的失配仿真图。

图10是本实用新型实施例下的电荷泵的充电电流和放电电流的电流误差曲线图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行详细描述。

锁相环系统主要包括鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、压控振荡器和N分频器，一般的鉴频鉴相器PFD、电荷泵CP和低通滤波器LPF的部分电路的简图如图1所示，鉴频鉴相器PFD由上下两个D触发器和起到复位作用的与非门构成，上下两个D触发器的时钟输入端分别用于输入N分频器输出的反馈时钟信号Fbk和参考时钟信号Fref，鉴频鉴相器PFD对输入的参考时钟信号Fref和反馈时钟信号Fbk进行频率和相位的比较，输出一个代表两者差异的信号UP和信号DN。电荷泵CP主要有充电电流源、放电电流源、开关PMOS 管和开关NMOS管构成；开关PMOS管的栅极用于接收鉴频鉴相器PFD的D触发器的输出端Q输出的控制信号UP，开关NMOS管的栅极用于接收鉴频鉴相器PFD的D触发器的输出端Q输出的控制信号DN，控制信号UP导通开关 PMOS管，充电电流源输出充电电流Icharge，控制信号DN导通开关NMOS管，放电电流源输出放电电流 Idischarge。低通滤波器LPF则是无源低通滤波器，一般二阶和三阶较常用，主要由电阻电容网络构成，开关MOS管的漏极连接电阻和电容的连接节点。其中，电荷泵CP将鉴频鉴相器PFD输出的控制信号转换成对低通滤波器LPF的充放电电流，低通滤波器LPF将充放电电流转换成压控振荡器的控制电压VC。

锁相环的锁定过程，鉴频鉴相器对参考时钟信号Fref和反馈时钟信号Fbk进行鉴频鉴相，输出控制信号UP和控制信号DN控制电荷泵的开关MOS管导通和关断，通过低通滤波器实现对压控振荡器的控制电压VC 的控制。当锁相环锁定时，鉴频鉴相器仍会持续比较参考时钟信号的频率fref和反馈时钟信号的频率fbk，输出两路脉冲宽度相同的窄脉冲控制信号UP和DN，对电荷泵的充放电开关进行控制，使充电开关MOS管和放电开关MOS管同时短暂导通，避免陷入死区，由于在锁相稳定时这两路控制信号UP和DN控制开关MOS管的开启宽度完全一致，所以电荷泵控制低通滤波器流入的电荷与流出的电荷相等，保持控制电压VC不变，从而将压控振荡器输出的振荡频率锁定在目标频率。但是，由于控制电压VC对电荷泵的充放电电流源施加非理想因素，所以在控制电压VC产生变化时电荷泵对低通滤波器充电电流和放电电流不相等。如图2所示，充电电流Icharge和放电电流Idischarge只有在交点A处相等，当控制电压VC低于A点电压时，充电电流 Icharge大于放电电流Idischarge；当控制电压VC高于A点电压时，充电电流Icharge小于放电电流 Idischarge；由图2的曲线变化趋势看出，随着控制电压VC远离A点，电流失配程度逐渐加重，当控制电压 VC过高或者过低时，构成电荷泵电流源的MOS管进入线性区，电荷泵的充电电流和放电电流失配急剧增加，因此，在电荷泵内部电流源不发生严重失配时对应的控制电压VC区间就是电荷泵的正常工作范围。理论上电荷泵所能达到的极限是全调节范围的零电流失配的电荷泵，前述的全调节范围是控制电压VC处于常规电源-地端之间(0至3.3V之间)，实际上零电流失配难以实现，只能接近零电流失配，因此将具备该特性的电荷泵称为轨对轨(rail-to-rail)超低失配的电荷泵。

图2所示是传统电荷泵的充电电流曲线Icharge和放电电流曲线Idischarge，可以看到在A点充放电电流相等，即在A点电流失配为零，A点的位置也会因为电荷泵的结构和器件参数不同而改变，通过对电荷泵进行参数调整，可以调整A点移至横轴中间坐标位置附近。当控制电压VC低于A点电压时，充电电流Icharge 大于放电电流Idischarge；当控制电压VC高于A点电压时，充电电流Icharge小于放电电流Idischarge；只要控制电压VC不等于A点所对应的电压时，图1中电荷泵的充电电流源的漏源电压和放电电流源的漏源电压就会发生变化，从而产生电流失配。另一方面，当锁相环稳定锁定后，由于控制电压VC与所述压控振荡器的振荡频率相关联，因此，当控制电压VC不在所述电荷泵的供电电源和电源地端的中间电压(平均值电压) 时，所述电荷泵的供电电源与控制电压VC之间的电压差不等于控制电压VC与所述电荷泵的电源地端之间的电压差，且电荷泵内部的充电路径和放电路存在寄生电容，所以，当电荷泵充放电开关同时导通时，充电路径和放电路径上的寄生电容所需电荷也不相同，这两个路径上的寄生电容存储的电荷量差值则需要由低通滤波器的输出电容上的电荷进行补充，于是产生了电荷共享效果，从而造成了低通滤波器的毛刺问题。

为此，本实用新型实施例提出一种浮动电源供电的轨对轨超低失配电荷泵电路，整体电路如图3所示，在该轨对轨超低失配电荷泵电路适用的锁相环中，鉴频鉴相器输出的用于控制电荷泵的充放电开关的四路时钟控制信号UP、UPB、DN、DNB，控制电荷泵输出充放电电流至低通滤波器，低通滤波器转化充放电电流信号为用于调节压控振荡器的振荡频率的控制电压VC；该轨对轨超低失配电荷泵电路包括浮动电源电路、电荷泵和电平转换电路，浮动电源电路的浮动控制端用于输入与控制电压VC实时保持相等的浮动电压控制信号VIN_VC，并基于浮动电压控制信号VIN_VC和预配置的电压信号的运算结果产生跟随控制电压VC变化的正浮动电源电压VDDH_VC和负浮动电源电压VSSL_VC；浮动电源电路的浮动电源输出端连接电荷泵的供电电源端，用于为电荷泵提供正浮动电源电压VDDH_VC；浮动电源电路的浮动地输出端连接电荷泵的电源地端，用于为电荷泵提供负浮动电源电压VSSL_VC；其中，正浮动电源电压VDDH_VC和负浮动电源电压VSSL_VC都与控制电压VC保持恒定的差值，该恒定的差值是在电荷泵的充电电流和放电电流相等时预配置的电压差值；通过调整电荷泵参数，使控制电压VC始终处于正浮动电源电压VDDH_VC与负浮动电源电压VSSL_VC的平均值；同时，本实施例采用电平转换电路LS分别将鉴频鉴相器PFD输出的传统电源和地电压下的四路时钟控制信号UP、UPB、DN、DNB转换为适应电荷泵的供电电源端的正浮动电源电压VDDH_VC和电荷泵的电源地端的负浮动电源电压VSSL_VC对应的充电状态和放电状态下的有效开关控制信号，使能信号EN经过电平转换电路 LS后连接电荷泵的使能控制端，开始使能控制电荷泵的充放电工作；电平转换电路设置的四个转换输入端分别用于输入传统供电电源状态下的四路时钟控制信号(UP、UPB、DN、DNB)，并转换输出浮动电源供电状态下的四路时钟控制信号(UP1、UPB1、DN1、DNB1)，其中，浮动电源供电状态下，供电电源是正浮动电源电压VDDH_VC，电源地是负浮动电源电压VSSL_VC；电平转换电路的四个转换输出端对应连接电荷泵的四个时钟控制输入端，用于接收浮动电源供电状态下的四路时钟控制信号(UP1、UPB1、DN1、DNB1)，使得电荷泵执行与转换前相同的开关控制功能，以实现所述轨对轨超低失配电荷泵电路与鉴频鉴相器传输的四路时钟控制信号(UP1、UPB1、DN1、DNB1)适配。

本实施例付诸实际应用中，与现有技术相比，仅仅是增加浮动电源电路和电平转换电路，以及改变现有电荷泵的供电方式即可，并且可以根据需要删除传统电荷泵中与避免电荷共享引起的毛刺问题相关的电路部分；除此之外，在版图设计时，应注意将电荷泵与其他电路模块进行隔离处理。所述浮动电源电路控制正浮动电源电压和负浮动电源电压的压差恒定，并且使得控制电压VC始终处于正浮动电源电压VDDH_VC 与负浮动电源电压VSSL_VC的中间值，进而在相应的电源电压工作范围内满足整个锁相环对电荷泵输出的充放电流高匹配性的要求，也避免了电荷共享问题导致所述低通滤波器输出至压控振荡器的控制电压VC产生毛刺。

具体地，在本实施例中，所述浮动电源电路包括正浮动电源电路和负浮动电源电路，正浮动电源电路和负浮动电源电路的供电电源端HV都用于输入锁相环的供电电源HV，正浮动电源电路和负浮动电源电路的电源地端HG都用于输入锁相环的电源地HG。正浮动电源电路内部的正参考电源产生电路和负浮动电源电路内部的负参考电源产生电路均输入与控制电压VC实时保持相等的浮动电压控制信号VIN_VC，浮动电压控制信号VIN_VC是控制电压VC经过隔离变换处理后产生的；正浮动电源电路内部的正浮动电源产生电路用于产生跟随控制电压VC变化的正浮动电源电压VDDH_VC，并输出至电荷泵的供电电源端，代替传统电荷泵的供电电源VDD以拓宽电荷泵的供电电源的浮动范围，该正浮动电源电压VDDH_VC与控制电压VC的差值由输入正浮动电源电路的预配置信号VIN_VADD控制，预配置信号VIN_VADD则由图2中电荷泵的充电电流和放电电流曲线交点A所对应的电压值决定，图2中A点对应控制电压VC为1.65V，因此本实施例设置VIN_VADD＝1.65V，得到VDDH_VC＝VC+1.65V；负浮动电源电路内部的负浮动电源产生电路用于产生跟随控制电压VC变化的负浮动电源电压VSSL_VC，并输出至电荷泵的电源地端，代替传统电荷泵的地端GND以拓宽电荷泵的接地电压的浮动范围，其中，控制电压VC与负浮动电源电压VSSL_VC的差值由输入负浮动电源电路的预配置信号 VIN_VDIV控制，预配置信号VIN_VDIV则由图2中电荷泵的充电电流和放电电流曲线交点A所对应的电压值决定，图2中A点对应控制电压VC为1.65V，因此本实施例设置VIN_VDIV＝1.65V，得到VSSL_VC＝VC-1.65V，因此，正浮动电源电压VDDH_VC和负浮动电源电压VSSL_VC的差值为： VDDH_VC-VSSL_VC＝VC+1.65V-VC+1.65V＝3.3V，即随着控制电压VC的变化，经过所述浮动电源电路处理输入电荷泵的正负浮动电源之差恒定在3.3V，其中，正浮动电源电压VDDH_VC和控制电压VC的差值稳定在1.65V，即图2的A点对应的预配置信号VIN_VADD的电压值；负浮动电源电压VSSL_VC和控制电压VC的差值稳定在 1.65V处，即图2的A点对应的预配置信号VIN_VDIV的电压值。保证电荷泵稳定工作在图2的充电电流和放电电流曲线交点A点状态下。值得注意的是，对于电荷泵存在的电荷共享问题：本实施例提供的所述轨对轨超低失配电荷泵电路保证了控制电压VC时刻处于电荷泵的电源电压和地端电压的中间值，即对应正浮动电源电压VDDH_VC和负浮动电源电压VSSL_VC的平均值，等于正浮动电源电压VDDH_VC和负浮动电源电压 VSSL_VC的算式平均值使得电荷泵内部的充电路径和放电路径上的寄生电容所需的充电电荷相当，且各自的电荷量需求都不会变化，从根本上解决的电荷共享引起的毛刺问题，相对于传统电荷泵通过增加一个单位增益电压跟随器及相关电路结构，本实施例并未增加额外的电路，只需确保A点至前述的平均电压值即可。

结合图4可知，所述正浮动电源电路包括正电源产生电路、正参考电源产生电路和正浮动电源产生电路，正电源产生电路、正参考电源产生电路和正浮动电源产生电路都设置有供电电源端HV和电源地端HG，其中，前述电路设置的电源地端HG都与所述正浮动电源电路的电源地端HG连接；正电源产生电路的供电电源端HV是所述正浮动电源电路的供电电源端HV，正参考电源产生电路和正浮动电源产生电路的供电电源端 HV连接所述正电源产生电路的信号输出端VDDH_H。正参考电源产生电路内部运算放大器的电源地端HG和正浮动电源产生电路内部运算放大器的电源地端HG都与正电源产生电路的电源地端HG连接；正参考电源产生电路内部运算放大器的供电电源端HV和正浮动电源产生电路内部运算放大器的供电电源端HV都与正电源产生电路的信号输出端VDDH_H连接，用于接收常规电源电压HV经过正电源产生电路的电平提升转换输出的高电源电压VDDH_H；正参考电源产生电路的信号输出端VDDH_REF与正浮动电源产生电路内部的运算放大器的正输入端IN+连接，正参考电源产生电路内部包括一个由运算放大器和电阻构成的加法电路，所述浮动电压控制信号VIN_VC和预先配置的待加电压VIN_VADD都经电阻输入正参考电源产生电路内部的运算放大器的正输入端IN+，使得正参考电源产生电路的信号输出端输出的正参考电源电压VDDH_REF，所述正参考电源电压VDDH_REF等于所述浮动电压控制信号VIN_VC和预先配置的待加电压VIN_VADD的电压和值，正浮动电源产生电路的信号输出端输出具备抗干扰特性的所述正浮动电源电压VDDH_VC，实现所述正浮动电源电压VDDH_VC与控制电压VC的压差保持在预先配置的待加电压VIN_VADD的电压值处。本实施例主要公开正电源产生电路、正参考电源产生电路和正浮动电源产生电路在所述正浮动电源电路包括内部的连接关系，所述正浮动电源电路利用两级升压差分电荷泵和运算放大器构成的加法器来拓宽电荷泵的输入工作电源范围，使电荷泵在连接所述正浮动电源电路后在更宽范围电源域内工作，这些电源域是电荷泵未连接所述正浮动电源电路之前不能支持其正常工作的。本实施例相对于现有技术动态拓宽电荷泵的正浮动电源电压范围。

值得注意的是，轨到轨输出特性是正电源产生电路和负电源产生电路允许的输出电压范围大于所述轨对轨超低失配电荷泵电路的供电电源与电源地的电压变化范围，从而输出端的控制电压VC的可变范围与锁相环其他电路模块(鉴频鉴相器PFD、压控振荡器VCO和N分频器)的供电电源与电源地相同，即轨对轨超低失配电荷泵电路的输出端的控制电压VC的工作范围与锁相环电路的供电电源电压相同(轨至轨rail to rail)。

如图4所示，所述正电源产生电路包括第一反相器INV1、第二反相器INV2、第一差分电荷泵CP_Diff1、第二差分电荷泵CP_Diff2、第一电容C1和第二电容C2；第一反相器INV1的输出端Vout连接第二反相器INV2 的输入端Vin，构成两级级联的反相器；第一差分电荷泵CP_Diff1的输出端Vout连接第二差分电荷泵 CP_Diff2的输入端Vin，构成两级级联的差分电荷泵；第一反相器INV1的供电电源端、第二反相器INV2的供电电源端、第一差分电荷泵CP_Diff1的输入端Vin与所述正电源产生电路的供电电源端HV连接；第一反相器INV1的电源地端和第二反相器INV2的电源地端都与所述正电源产生电路的电源地端HG连接。

第一反相器INV1的输入端用于输入所述正浮动电源电路外部的时钟信号，第一差分电荷泵CP_Diff1的正时钟输入端clk+和第二差分电荷泵CP_Diff2的正时钟输入端clk+都与第一反相器INV1的输出端连接，第一差分电荷泵CP_Diff1的负时钟输入端clk-和第二差分电荷泵CP_Diff2的负时钟输入端clk-都与第二反相器INV2的输出端连接，所述正浮动电源电路外部的时钟信号CLK经过第一反相器INV1产生相反时钟信号给正时钟输入端clk+，时钟信号CLK连续经过第一反相器INV1和第二反相器INV2产生相反时钟信号给负时钟输入端clk-，构成差分时钟输入，其中，第一反相器INV1和第二反相器INV2的另一个功能是增强时钟信号的驱动能力，即为差分电荷泵提供足够大的电流。

第二差分电荷泵CP_Diff2的输入端Vin连接第一电容C1的上极板，第一电容C1的下极板与所述正电源产生电路的电源地端HG连接；第二差分电荷泵CP_Diff2的输出端Vout连接第二电容C2的上极板，第二电容 C2的下极板与所述正电源产生电路的电源地端HG连接；第二差分电荷泵CP_Diff2的输出端Vout与第二电容 C2的上极板的连接节点是所述正电源产生电路的信号输出端VDDH_H。

在本实施例中，差分电荷泵的功能是通过差分时钟的高低变化，每一级差分电荷泵先将输入端Vin的电荷转移到其内部电容上，然后再次转移到与输出端Vout连接的输出电容上，实现电压提升的功能，因此第一差分电荷泵CP_Diff1(第一级差分电荷泵)将电压提升，并存储在第一电容C1(输出电容)上，第二差分电荷泵CP_Diff2(第二级差分电荷泵)则再一次进行电压提升。由于第二差分电荷泵CP_Diff2的输入电压已经经过第一差分电荷泵CP_Diff1升压处理，所以第二差分电荷泵CP_Diff2对第一差分电荷泵 CP_Diff1的输出电压进行二次提升，从而达到一个更高的电压值，存储在第二电容C2(输出电容)上，并作为所述正电源产生电路的输出信号VDDH_H。

如图4所示，所述正参考电源产生电路包括第一运算放大器AMP1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻(R6)、第三电容C3和第四电容C4。

第一电阻R1的一端用于输入所述浮动电压控制信号VIN_VC，第一电阻R1的另一端与第一运算放大器 AMP1的正输入端IN+连接；第二电阻R2的一端用于输入所述待加电压VIN_VADD，第二电阻R2的另一端与第一运算放大器AMP1的正输入端IN+连接；第三电阻R3的一端与第一运算放大器AMP1的正输入端IN+连接，第三电阻R3的另一端与所述正参考电源产生电路的电源地端HG连接；第四电阻R4的一端与第一运算放大器 AMP1的负输入端IN-连接，第四电阻R4的另一端与所述正参考电源产生电路的电源地端HG连接；第五电阻 R5的一端与第一运算放大器AMP1的负输入端IN-连接，第五电阻R5的另一端与第一运算放大器AMP1的输出端OUT+连接；其中第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第一运算放大器AMP1 构成同相加法电路，本实施例设置R1＝R2＝R3＝R4＝2*R5。根据同相加法电路的输出电压计算公式，得到第一运算放大器AMP1的输出电压等于VIN_VADD和VIN_VC的和。

第三电容C3的一端与第一运算放大器AMP1的输出端OUT+连接，第三电容C3的另一端与所述正参考电源产生电路的电源地端HG连接，第六电阻R6的一端与第一运算放大器AMP1的输出端OUT+连接，第六电阻R6的另一端与第四电容C4的上极板连接，第六电阻R6的另一端与第四电容C4的上极板的连接节点是所述正参考电源产生电路的信号输出端VDDH_REF，第四电容C4的下极板与所述正参考电源产生电路的电源地端HG连接；其中，第三电容C3、第四电容C4和第六电阻R6组成低通滤波器，用于滤除第一运算放大器AMP1的输出端OUT+ 处的信号纹波，C3约等于0.1*C4，第六电阻R6的值则根据第三电容C3和第四电容C4的实际电容值情况进行调整。

第一运算放大器AMP1的供电电源端HV与所述正电源产生电路的信号输出端VDDH_H连接，所述正电源产生电路将电源电压HV抬升为更高的正电源电压VDDH_H，作为第一运算放大器AMP1的供电电源；第一运算放大器AMP1的电源地端HG与所述正参考电源产生电路的电源地端HG连接，第一运算放大器AMP1设置的第一参考源输入端IBN用于输入外部的第一一参考电流IBN1。

在本实施例中，所述正参考电源产生电路使用电阻R1至R5和第一运算放大器AMP1构成加法电路，使得所述正参考电源电压VDDH_REF等于所述浮动电压控制信号VIN_VC和预先配置的待加电压VIN_VADD的电压和值，并实时跟随控制电压VC变化而变化，保持所述正参考电源电压VDDH_REF与控制电压VC的压差保持在预先配置的待加电压VIN_VADD的电压处。

如图4所示，所述正浮动电源产生电路包括第二运算放大器AMP2和第五电容C5；第二运算放大器AMP2 的输出端OUT+与第五电容C5的上极板连接，第五电容C5的下极板与所述正浮动电源产生电路的电源地端HG 连接，第二运算放大器AMP2的输出端OUT+与第五电容C5的上极板的连接节点是所述正浮动电源产生电路的信号输出端VDDH_VC，其中，第五电容C5作为所述正浮动电源产生电路的输出电容，起到滤除输出信号 VDDH_VC的纹波的作用；第二运算放大器AMP2的供电电源端HV与所述正电源产生电路的信号输出端VDDH_H 连接，第二运算放大器AMP2的电源地端HG与所述正浮动电源产生电路的电源地端HG连接，第二运算放大器 AMP2设置的第一参考源输入端IBN用于输入第一二参考电流IBN2。

第二运算放大器AMP2的正输入端IN+连接所述正参考电源产生电路的信号输出端VDDH_REF，第二运算放大器AMP2的负输入端IN-与第二运算放大器AMP2的输出端OUT+连接，第二运算放大器AMP2被连接成电压跟随器的电路形式，使得第二运算放大器AMP2的输出端OUT+处的电压与第二运算放大器AMP2的正输入端 IN+电压相同，从而提高所述正浮动电源产生电路的信号输出端VDDH_VC信号的带负载能力，而前述连接成的电压跟随器起到阻抗变换的作用，使得正浮动电源产生电路的信号输出端输出具备抗干扰特性的所述正浮动电源电压VDDH_VC。保证电荷泵稳定工作。

如图5所示，所述负浮动电源电路包括负电源产生电路、负参考电源产生电路和负浮动电源产生电路，负电源产生电路、负参考电源产生电路和负浮动电源产生电路都设置有供电电源端HV和电源地端HG，其中，前述电路设置的供电电源端HV都与所述正浮动电源电路的供电电源端HV连接；负电源产生电路的供电电源端HV是所述负浮动电源电路的供电电源端HV，负电源产生电路的电源地端HG是所述负浮动电源电路的电源地端HG。负参考电源产生电路内部的运算放大器的供电电源端HV和负参考电源产生电路内部的运算放大器的供电电源端HV都与负电源产生电路的供电电源端HV连接；负浮动电源产生电路内部的运算放大器的电源地端HG和负参考电源产生电路内部的运算放大器的电源地端HG都与负电源产生电路的信号输出端VSSL_L 连接，用于接收常规电源地HG经过负电源产生电路的降压转换输出的低电源电压VSSL_L；负参考电源产生电路的信号输出端VSSL_REF与负浮动电源产生电路内部的运算放大器的正输入端IN+连接，所述浮动电压控制信号VIN_VC经电阻输入负参考电源产生电路内部的运算放大器的正输入端IN+，负参考电源产生电路内部包括一个由运算放大器和电阻构成的减法电路，预先配置的待减电压VIN_VDIV经电阻输入负参考电源产生电路内部的运算放大器的负输入端IN-，使得负参考电源产生电路的信号输出端输出所述负参考电源电压VSSL_REF，负浮动电源产生电路的信号输出端OUT+输出具备抗干扰特性的所述负浮动电源电压 VSSL_VC；其中，所述负浮动电源电压VSSL_VC等于所述浮动电压控制信号VIN_VC和预先配置的待减电压 VIN_VDIV的电压差值，所述负浮动电源电压VSSL_VC与控制电压VC的压差保持在预先配置的待减电压 VIN_VDIV电压值处。本实施例主要公开负电源产生电路、负参考电源产生电路和负浮动电源产生电路之间的电路连接关系，所述负浮动电源电路利用两级降压差分电荷泵和运算放大器构成的减法器来拓宽电荷泵的输入工作电源的浮动范围，使电荷泵在连接所述负浮动电源电路后在更宽范围电源域内工作，这些电源域是电荷泵未连接所述正浮动电源电路之前不能支持其正常工作的。

如图5所示，所述负电源产生电路包括第三反相器INV3、第四反相器INV4、第三差分电荷泵CP_Diff3、第四差分电荷泵CP_Diff4、第六电容C6和第七电容C7；第三反相器INV3的输出端Vout连接第四反相器INV4 的输入端Vin，构成两级级联的反相器；第三差分电荷泵CP_Diff3的输入端Vin连接第四差分电荷泵 CP_Diff4的输出端Vout，构成两级级联的差分电荷泵；第三反相器INV3的供电电源端、第四反相器INV4的供电电源端与所述负电源产生电路的供电电源端HV连接；第三反相器INV3的电源地端、第四反相器INV4的电源地端和第三差分电荷泵CP_Diff3的输入端Vout都与所述负电源产生电路的电源地端HG连接。

第三反相器INV3的输入端用于输入所述负浮动电源电路外部的时钟信号CLK，第三差分电荷泵 CP_Diff3的正时钟输入端CLK+和第四差分电荷泵CP_Diff4的正时钟输入端CLK+都与第三反相器INV3的输出端连接，第三差分电荷泵CP_Diff3的负时钟输入端clk-和第四差分电荷泵CP_Diff4的负时钟输入端clk- 都与第四反相器INV4的输出端连接；所述负浮动电源电路外部的时钟信号CLK经过第三反相器INV3产生相反时钟信号给正时钟输入端clk+，时钟信号CLK连续经过第三反相器INV3和第四反相器INV4产生相反时钟信号给负时钟输入端clk-，构成差分时钟输入，其中，第三反相器INV3和第四反相器INV4的另一个功能是增强时钟信号的驱动能力，从而为差分电荷泵提供足够大的电流。

第四差分电荷泵CP_Diff4的输出端连接第六电容C6的上极板，第六电容C6的下极板与所述负电源产生电路的电源地端HG连接；第四差分电荷泵CP_Diff4的输入端连接第七电容C7的上极板，第七电容C7的下极板与所述负电源产生电路的电源地端HG连接；第四差分电荷泵CP_Diff4的输入端与第七电容C7的上极板的连接节点是所述负电源产生电路的信号输出端VSSL_L。根据差分电荷泵的功能特性，第四差分电荷泵 CP_Diff4将与其输入端Vin连接的第七电容C7上的电荷转移到与其输出端Vout连接的第六电容C6上，第七电容C7上的电压(VSSL_L)低于第六电容C6上的电压，而第三差分电荷泵CP_Diff3又会将其输入端Vin连接的第六电容C6上的电荷转移到与其输出端Vout连接的所述负电源产生电路的电源地端HG，第六电容C6上的电压会低于HG电压，从而完成了两级相反连接的差分电荷泵的电荷转移过程。本实施例中，第四差分电荷泵CP_Diff4的输出端Vout连接的第六电容C6上极板由于第三差分电荷泵CP_Diff3的作用，已经降低了一定值，因此通过第四差分电荷泵CP_Diff4的作用，将第七电容C7上极板降低至更低电压值，因此通过两级差分电荷泵，实现了低电源电压VSSL_L的产生。与前述正电源产生电路配合，显著地拓宽电荷泵的电源浮动范围。

如图5所示，所述负参考电源产生电路包括第三运算放大器AMP3、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第八电容C8和第九电容C9。

第八电阻R8的一端用于输入所述浮动电压控制信号VIN_VC，第三运算放大器AMP3的正输入端IN+和第九电阻R9的一端都与第八电阻R8的另一端连接，第九电阻R9的另一端与所述负参考电源产生电路的电源地端HG连接；第七电阻R7的一端用于输入所述待减电压VIN_VDIV，第七电阻R7的另一端与第三运算放大器 AMP3的负输入端IN-连接；第十电阻R10的一端与第三运算放大器AMP3的负输入端IN-连接，第十电阻R10的另一端与第三运算放大器AMP3的输出端OUT+连接；其中第七电阻R7、第八电阻R8、第九电阻R9、第十电阻 R10和第三运算放大器AMP3构成同相减法电路，本实施例设置R7＝R8＝R9＝R10。根据同相减法电路的输出电压计算公式，得到第三运算放大器AMP3的输出电压等于VIN_VC与VIN_VDIV的差。

第八电容C8的一端与第三运算放大器AMP3的输出端OUT+连接，第八电容C8的另一端与所述负参考电源产生电路的电源地端HG连接；第十一电阻R11的一端与第三运算放大器AMP3的输出端OUT+连接，第十一电阻R11的另一端与第九电容C9的上极板连接，第十一电阻R11的另一端与第九电容C9的上极板的连接节点是所述负参考电源产生电路的信号输出端VSSL_REF，第九电容C9的下极板与所述负参考电源产生电路的电源地端HG连接；其中，第八电容C8、第九电容C9和第十一电阻R11组成低通滤波器，用于滤除第三运算放大器AMP3的输出端OUT+处的信号纹波，C8约等于0.1*C9，第十一电阻R11的阻值则根据第八电容C8和第九电容C9的实际电容值进行调整。

第三运算放大器AMP3的供电电源端HV与所述负参考电源产生电路的供电电源端HV连接，所述负参考电源产生电路的供电电源端HV为第三运算放大器AMP3提供电源电压；第三运算放大器AMP3的电源地端HG与所述负电源产生电路的信号输出端VSSL_L连接，作为第三运算放大器AMP3的电源地输入端；第三运算放大器 AMP3设置的第二参考源输入端IBP用于输入第二一参考电流IBP1。

在本实施例中，所述负参考电源产生电路使用电阻R7至R10和第三运算放大器AMP3构成减法电路，使得所述负参考电源电压VSSL_REF等于所述浮动电压控制信号VIN_VC和预先配置的待减电压VIN_VDIV的电压差值，并实时跟随控制电压VC变化而变化，保持所述负参考电源电压VSSL_REF与控制电压VC的压差保持在恒定值处。

如图5所示，所述负浮动电源产生电路包括第四运算放大器AMP4和第十电容C10；第四运算放大器AMP4 的输出端OUT+与第十电容C10的上极板连接，第四运算放大器AMP4的输出端OUT+与第十电容C10的上极板的连接节点是所述负浮动电源产生电路的信号输出端VSSL_VC，第十电容C10的下极板与所述负浮动电源产生电路的电源地端HG连接，其中，第十电容C10是所述负浮动电源产生电路的输出电容，起到滤除输出信号 VSSL_VC的纹波的作用；第四运算放大器AMP4的电源地端HG与所述负浮动电源产生电路的信号输出端 VSSL_L连接，第四运算放大器AMP4的供电电源端HV与所述负浮动电源产生电路的供电电源端HV连接，所述负浮动电源产生电路的供电电源端HV为第四运算放大器AMP4提供工作电源，第四运算放大器AMP4设置的第二参考源输入端IBP用于输入第二二参考电流IBP2。

第四运算放大器AMP4的正输入端IN+连接所述负参考电源产生电路的信号输出端VSSL_REF，第四运算放大器AMP4的负输入端IN-与第四运算放大器AMP4的输出端OUT+连接，第四运算放大器AMP4被连接成电压跟随器的电路形式，使得第四运算放大器AMP4的输出端OUT+处的电压与第四运算放大器AMP4的正输入端 IN+电压相同，而前述连接成的电压跟随器起到阻抗变换的作用，从而提高所述负浮动电源产生电路的输出VSSL_VC信号的带负载能力，使得负浮动电源产生电路的信号输出端输出具备抗干扰特性的所述负浮动电源电压VSSL_VC，且所述负浮动电源电压VSSL_VC与控制电压VC的压差保持在所述预先配置的待减电压 VIN_VDIV电压值处。

在所述电平转换电路内部，对应每一路所述时钟控制信号都设置一条反相器链，每条反相器链中都设置4个级联的反相器。第一级反相器的输入端用于输入所述时钟控制信号以及电荷泵的使能控制信号EN。如图6所示，对于每一条反相器链，第一级反相器INV31的供电电源端用于输入锁相环的供电电源HV，第一级反相器INV31的供电电源端与第二级反相器INV32的供电电源端之间连接有电阻R31，第二级反相器INV32 的供电电源端与第三级反相器INV33的供电电源端之间连接有电阻R32，第三级反相器INV33的供电电源端与第四级反相器INV34的供电电源端直接相连，第四级反相器INV34的供电电源端用于输入所述正浮动电源电压VDDH_VC；第一级反相器INV31的电源地端用于输入锁相环的电源地，第一级反相器INV31的电源地端与第二级反相器INV32的电源地端之间连接有电阻R33，第二级反相器INV32的电源地端与第三级反相器 INV33的电源地端之间连接有电阻R34，第三级反相器INV33的电源地端与第四级反相器INV34的电源地端直接相连，第四级反相器INV34的电源地端用于输入所述负浮动电源电压VSSL_VC；第四级反相器INV34的输出端与所述电荷泵的用于控制充放电开关的功能端口对应连接，比如电荷泵的用于控制充放电开关的相关端口UP、UPB、DN、DNB、EN，其中，当前一路所述时钟控制信号用于导通或关断该功能端口连接的开关MOS 管，反相器输出的电压值都与其接入的正电源与负电源电压相匹配，第一级反相器用于输入电源和地电压固定的控制信号。

电阻R31的阻值优选等于电阻R32的阻值时,所述中间电源电压在该优选例中是第二级反相器INV32的供电电源端电压，即第一级反相器INV31的供电电源端电压和第三级反相器INV33的供电电源端电压的平均值电压；所述中间地电压在该优选例中是第二级反相器INV32的电源地端电压，即第一级反相器INV31的电源地端电压和第三级反相器INV33的电源地端电压的平均值电压。则第二级反相器INV32的输出信号则为经过电源和地相连的电阻过渡到中间电源电压和中间地电压下相匹配的控制信号，第三级反相器INV33的输出信号则是所述浮动电源电压VDDH_VC和所述浮动地电压VSSL_VC相匹配的控制信号。如此完成由传统固定电源电压和地电压下的控制信号转换为浮动电源电压和地电压的供电条件下对应的控制信号，但控制信号要实现的功能保持不变。在其他实施例中，电阻R31的阻值也可以不等于电阻R32的阻值，但两者阻值的比例应该满足符合电荷泵的实际控制需求，同时设置阻值不能过小，避免造成电流过大。

因此，本实施例提供的所述电平转换电路用于将四路时钟控制信号(UP、UPB、DN、DNB)转换为适应电荷泵的供电电源端的正浮动电源电压VDDH_VC和电荷泵的电源地端的负浮动电源电压VSSL_VC对应的充放电状态下的有效开关控制信号，即最后一级的反相器的输出电平上拉到浮动电压VDDH_VC和VSSL_VC对应的目标电平上。

在本实施例中，所述正浮动电源电路为电荷泵提供所述正浮动电源电压VDDH_VC，所述负浮动电源电路为电荷泵提供所述负浮动电源电压VSSL_VC，同时保证VDDH_VC和VSSL_VC的电压差值恒定等于3.3V，并且在控制电压VC变化的过程中VDDH_VC和VSSL_VC跟随VC电压的变化而变化；所述正浮动电源电压VDDH_VC 与正理想浮动电源电压VDDH_IDEAL的仿真波形，以及所述负浮动电源电压VSSL_VC与负理想浮动电源电压 VSSL_IDEAL的仿真波形如图7所示，可以看到实际仿真波形与理想波形误差较小，VDDH_IDEAL和VSSL_IDEAL的电压差值恒定等于3.3V。

基于前述实施例，所述正浮动电源电路、所述负浮动电源电路和相应的电平转换电路LS，通过电平转换电路LS完成鉴频鉴相器PFD输出的开关控制信号(UP、UPB、DN、DNB)和使能控制信号(EN)输入电荷泵时的匹配，将固定电源和地的信号转换成所述正浮动电源电压VDDH_VC和所述负浮动电源电压VSSL_VC，作为电荷泵的充放电开关的控制信号，从而使电荷泵接收的控制信号和使能信号能够正常执行功能，所述浮动电源电路将电荷泵的供电方式进行改变，可以应用在各种锁相环中。

图8是传统结构下的电荷泵电流曲线仿真图，充电电流Icharge与放电电流Idischarge只有在A点对应的电压下才是相等的，在控制电压VC偏离A点对应电压的其他区间内充电电流Icharge与放电电流 Idischarge是不相等的；而图9是本实施例中所述轨对轨超低失配电荷泵电路的电流曲线仿真图，充电电流Ichargem23与放电电流Idischargem21在控制电压VC的任一区间内都保持相等。经过仿真测试可知，传统结构的电荷泵在控制电压VC约为0.6V-2.65V的工作范围内，充电电流Icharge与放电电流Idischarge的电流误差为0.05％，约2nA；本实施例下的电荷泵在控制电压VC为0V-3.3V的范围内，充电电流Ichargem23 与放电电流Idischargem21的电流误差0.0002％，与现有的结构相比，本实施例将充放电电流误差降低了 2500倍，电荷泵输出的控制电压VC的工作范围提升50％，提升至轨对轨输出范围，进一步地对本实施例下的电荷泵的充放电电流曲线进行放大，得到如图10所示的仿真波形，在0-3.3V的控制电压VC范围内，电荷泵的充电电流Ichargem与放电电流Idischargem的电流误差保持为8pA不变，这一误差是由于仿真精度影响以及工艺影响，难以准确得到最佳A点信息，将精度控制逼近0。

最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制；尽管参照较佳实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本实用新型技术方案的精神，其均应涵盖在本实用新型请求保护的技术方案范围当中。

Claims (11)

1.一种浮动电源供电的轨对轨超低失配电荷泵电路，该轨对轨超低失配电荷泵电路包括电荷泵，在该轨对轨超低失配电荷泵电路适用的锁相环中，鉴频鉴相器输出用于控制电荷泵开关的四路时钟控制信号(UP、UPB、DN、DNB)，电荷泵输出充放电电流至低通滤波器，低通滤波器根据充放电电流生成用于调节压控振荡器的振荡频率的控制电压(VC)，其特征在于，该轨对轨超低失配电荷泵电路还包括浮动电源电路和电平转换电路；浮动电源电路的浮动控制端用于输入与控制电压(VC)实时保持相等的浮动电压控制信号(VIN_VC)，浮动电源电路的浮动电源输出端连接电荷泵的供电电源端；浮动电源电路的浮动地输出端连接电荷泵的电源地端；电平转换电路设置的四个转换输入端分别用于输入传统供电电源状态下的四路时钟控制信号(UP、UPB、DN、DNB)；电平转换电路的四个转换输出端对应连接电荷泵的四个时钟控制输入端。

2.根据权利要求1所述轨对轨超低失配电荷泵电路，其特征在于，所述浮动电源电路包括正浮动电源电路和负浮动电源电路；正浮动电源电路设置的供电电源端和负浮动电源电路设置的供电电源端都连接到所述浮动电源电路设置的供电电源端，用于输入锁相环的供电电源；正浮动电源电路设置的电源地端和负浮动电源电路设置的电源地端都连接到所述浮动电源电路设置电源地端，用于输入锁相环的电源地；正参考电源产生电路设置的浮动控制端和负参考电源产生电路设置的浮动控制端都连接所述浮动电源电路的浮动控制端，用于输入所述浮动电压控制信号(VIN_VC)。

3.根据权利要求2所述轨对轨超低失配电荷泵电路，其特征在于，所述正浮动电源电路包括正电源产生电路、正参考电源产生电路和正浮动电源产生电路；正电源产生电路、正参考电源产生电路和正浮动电源产生电路都设置有供电电源端和电源地端，其中，前述电路设置的电源地端都与所述正浮动电源电路的电源地端连接；

正参考电源产生电路内部的运算放大器的电源地端和正浮动电源产生电路内部的运算放大器的电源地端都与正电源产生电路的电源地端(HG)连接；正参考电源产生电路内部的运算放大器的供电电源端和正浮动电源产生电路内部的运算放大器的供电电源端都与正电源产生电路的信号输出端连接，正参考电源产生电路的信号输出端与正浮动电源产生电路内部的运算放大器的正输入端连接；正参考电源产生电路内部包括一个由运算放大器和电阻构成的加法电路，使得所述浮动电压控制信号(VIN_VC)和预先配置的待加电压(VIN_VADD)都经电阻输入正参考电源产生电路内部的运算放大器的正输入端，正参考电源产生电路的信号输出端输出正参考电源电压(VDDH_REF)至正浮动电源产生电路的正输入端；正浮动电源产生电路的信号输出端输出具备抗干扰特性的正浮动电源电压(VDDH_VC)，其中，所述正参考电源电压(VDDH_REF)等于所述浮动电压控制信号(VIN_VC)和预先配置的待加电压(VIN_VADD)的电压和值，所述正浮动电源电压(VDDH_VC)与控制电压(VC)的压差保持在预先配置的待加电压(VIN_VADD)的电压值处。

4.根据权利要求3所述轨对轨超低失配电荷泵电路，其特征在于，所述正电源产生电路包括第一反相器(INV1)、第二反相器(INV2)、第一差分电荷泵(CP_Diff1)、第二差分电荷泵(CP_Diff2)、第一电容(C1)和第二电容(C2)；

第一反相器(INV1)的输出端连接第二反相器(INV2)的输入端，第一差分电荷泵(CP_Diff1)的输出端连接第二差分电荷泵(CP_Diff2)的输入端，第一反相器(INV1)的输入端用于输入所述正浮动电源电路外部的时钟信号，第一差分电荷泵(CP_Diff1)的正时钟输入端和第二差分电荷泵(CP_Diff2)的正时钟输入端都与第一反相器(INV1)的输出端连接，第一差分电荷泵(CP_Diff1)的负时钟输入端和第二差分电荷泵(CP_Diff2)的负时钟输入端都与第二反相器(INV2)的输出端连接；第一反相器(INV1)的供电电源端、第二反相器(INV2)的供电电源端、第一差分电荷泵(CP_Diff1)的输入端与所述正电源产生电路的供电电源端(HV)连接；第一反相器(INV1)的电源地端和第二反相器(INV2)的电源地端都与所述正电源产生电路的电源地端(HG)连接；第二差分电荷泵(CP_Diff2)的输入端连接第一电容(C1)的上极板，第一电容(C1)的下极板与所述正电源产生电路的电源地端(HG)连接；第二差分电荷泵(CP_Diff2)的输出端连接第二电容(C2)的上极板，第二电容(C2)的下极板与所述正电源产生电路的电源地端(HG)连接；第二差分电荷泵(CP_Diff2)的输出端与第二电容(C2)的上极板的连接节点是所述正电源产生电路的信号输出端。

5.根据权利要求4所述轨对轨超低失配电荷泵电路，其特征在于，所述正参考电源产生电路包括第一运算放大器(AMP1)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第三电容(C3)和第四电容(C4)；

第一电阻(R1)的一端用于输入所述浮动电压控制信号(VIN_VC)，第一电阻(R1)的另一端与第一运算放大器(AMP1)的正输入端连接；第二电阻(R2)的一端用于输入所述待加电压(VIN_VADD)，第二电阻(R2)的另一端与第一运算放大器(AMP1)的正输入端连接；第三电阻(R3)的一端与第一运算放大器(AMP1)的正输入端连接，第三电阻(R3)的另一端与所述正参考电源产生电路的电源地端(HG)连接；

第四电阻(R4)的一端与第一运算放大器(AMP1)的负输入端连接，第四电阻(R4)的另一端与所述正参考电源产生电路的电源地端(HG)连接；第五电阻(R5)的一端与第一运算放大器(AMP1)的负输入端连接，第五电阻(R5)的另一端与第一运算放大器(AMP1)的输出端连接；

第三电容(C3)的一端与第一运算放大器(AMP1)的输出端连接，第三电容(C3)的另一端与所述正参考电源产生电路的电源地端(HG)连接，第六电阻(R6)的一端与第一运算放大器(AMP1)的输出端连接，第六电阻(R6)的另一端与第四电容(C4)的上极板连接，第六电阻(R6)的另一端与第四电容(C4)的上极板的连接节点是所述正参考电源产生电路的信号输出端，第四电容(C4)的下极板与所述正参考电源产生电路的电源地端(HG)连接；

第一运算放大器(AMP1)的供电电源端与所述正电源产生电路的信号输出端连接，第一运算放大器(AMP1)的电源地端与所述正浮动电源产生电路的电源地端(HG)连接，第一运算放大器(AMP1)设置的第一参考源输入端(IBN)用于输入第一一参考电流(IBN1)。

6.根据权利要求5所述轨对轨超低失配电荷泵电路，其特征在于，所述正浮动电源产生电路包括第二运算放大器(AMP2)和第五电容(C5)；

第二运算放大器(AMP2)的正输入端连接所述正参考电源产生电路的信号输出端，第二运算放大器(AMP2)的负输入端与第二运算放大器(AMP2)的输出端连接，第二运算放大器(AMP2)的输出端与第五电容(C5)的上极板连接，第五电容(C5)的下极板与所述正浮动电源产生电路的电源地端(HG)连接，第二运算放大器(AMP2)的输出端与第五电容(C5)的上极板的连接节点是所述正浮动电源产生电路的信号输出端；

第二运算放大器(AMP2)的供电电源端(HV)与所述正电源产生电路的信号输出端连接，第二运算放大器(AMP2)的电源地端(HG)与所述正浮动电源产生电路的电源地端(HG)连接，第二运算放大器(AMP2)设置的第一参考源输入端(IBN)用于输入第一二参考电流(IBN2)。

7.根据权利要求6所述轨对轨超低失配电荷泵电路，其特征在于，所述负浮动电源电路包括负电源产生电路、负参考电源产生电路和负浮动电源产生电路，负电源产生电路、负参考电源产生电路和负浮动电源产生电路都设置有供电电源端和电源地端，其中，前述电路设置的供电电源端都与所述正浮动电源电路的供电电源端连接；

负参考电源产生电路内部的运算放大器的供电电源端和负浮动电源产生电路内部的运算放大器的供电电源端都与负电源产生电路的供电电源端(HV)连接；负浮动电源产生电路内部的运算放大器的电源地端和负参考电源产生电路内部的运算放大器的电源地端都与负电源产生电路的信号输出端连接，负参考电源产生电路的信号输出端与负浮动电源产生电路内部的运算放大器的正输入端连接；负参考电源产生电路内部包括一个由运算放大器和电阻构成的减法电路，使得所述浮动电压控制信号(VIN_VC)经电阻输入负参考电源产生电路内部的运算放大器的正输入端，预先配置的待减电压(VIN_VDIV)经电阻输入负参考电源产生电路内部的运算放大器的负输入端，负参考电源产生电路的信号输出端输出负参考电源电压(VSSL_REF)至负浮动电源产生电路的正输入端；负浮动电源产生电路的信号输出端输出具备抗干扰特性的负浮动电源电压(VSSL_VC)，其中，所述负参考电源电压(VSSL_REF)等于所述浮动电压控制信号(VIN_VC)和预先配置的待减电压(VIN_VDIV)的电压差值，所述负浮动电源电压(VSSL_VC)与控制电压(VC)的压差保持在预先配置的待减电压(VIN_VDIV)。

8.根据权利要求7所述轨对轨超低失配电荷泵电路，其特征在于，所述负电源产生电路包括第三反相器(INV3)、第四反相器(INV4)、第三差分电荷泵(CP_Diff3)、第四差分电荷泵(CP_Diff4)、第六电容(C6)和第七电容(C7)；第三反相器(INV3)的输出端连接第四反相器(INV4)的输入端，第三差分电荷泵(CP_Diff3)的输入端连接第四差分电荷泵(CP_Diff4)的输出端，第三反相器(INV3)的输入端用于输入所述负浮动电源电路外部的时钟信号，第三差分电荷泵(CP_Diff3)的正时钟输入端和第四差分电荷泵(CP_Diff4)的正时钟输入端都与第三反相器(INV3)的输出端连接，第三差分电荷泵(CP_Diff3)的负时钟输入端和第四差分电荷泵(CP_Diff4)的负时钟输入端都与第四反相器(INV4)的输出端连接；第三反相器(INV3)的供电电源端、第四反相器(INV4)的供电电源端与所述负电源产生电路的供电电源端(HV)连接；第三反相器(INV3)的电源地端、第四反相器(INV4)的电源地端和第三差分电荷泵(CP_Diff3)的输出端都与所述负电源产生电路的电源地端(HG)连接；第四差分电荷泵(CP_Diff4)的输出端连接第六电容(C6)的上极板，第六电容(C6)的下极板与所述负电源产生电路的电源地端(HG)连接；第四差分电荷泵(CP_Diff4)的输入端连接第七电容(C7)的上极板，第七电容(C7)的下极板与所述负电源产生电路的电源地端(HG)连接；第四差分电荷泵(CP_Diff4)的输入端与第七电容(C7)的上极板的连接节点是所述负电源产生电路的信号输出端。

9.根据权利要求8所述轨对轨超低失配电荷泵电路，其特征在于，所述负参考电源产生电路包括第三运算放大器(AMP3)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第八电容(C8)和第九电容(C9)；

第八电阻(R8)的一端用于输入所述浮动电压控制信号(VIN_VC)，第三运算放大器(AMP3)的正输入端、第三运算放大器(AMP3)的正输入端和第九电阻(R9)的一端都与第八电阻(R8)的另一端连接，第九电阻(R9)的另一端与所述负参考电源产生电路的电源地端(HG)连接；

第七电阻(R7)的一端用于输入所述待减电压(VIN_VDIV)，第七电阻(R7)的另一端与第三运算放大器(AMP3)的负输入端连接；第十电阻(R10)的一端与第三运算放大器(AMP3)的负输入端连接，第十电阻(R10)的另一端与第三运算放大器(AMP3)的输出端连接；第八电容(C8)的一端与第三运算放大器(AMP3)的输出端连接，第八电容(C8)的另一端与所述负参考电源产生电路的电源地端(HG)连接；

第十一电阻(R11)的一端与第三运算放大器(AMP3)的输出端连接，第十一电阻(R11)的另一端与第九电容(C9)的上极板连接，第十一电阻(R11)的另一端与第九电容(C9)的上极板的连接节点是所述负参考电源产生电路的信号输出端，第九电容(C9)的下极板与所述负参考电源产生电路的电源地端(HG)连接；

第三运算放大器(AMP3)的供电电源端与所述负浮动电源产生电路的供电电源端(HV)连接，第三运算放大器(AMP3)的电源地端与所述负电源产生电路的信号输出端连接，第三运算放大器(AMP3)设置的第二参考源输入端(IBP)用于输入第二一参考电流(IBP1)。

10.根据权利要求9所述轨对轨超低失配电荷泵电路，其特征在于，所述负浮动电源产生电路包括第四运算放大器(AMP4)和第十电容(C10)；

第四运算放大器(AMP4)的正输入端连接所述负参考电源产生电路的信号输出端，第四运算放大器(AMP4)的负输入端与第四运算放大器(AMP4)的输出端连接，第四运算放大器(AMP4)的输出端与第十电容(C10)的上极板连接，第四运算放大器(AMP4)的输出端与第十电容(C10)的上极板的连接节点是所述负浮动电源产生电路的信号输出端，第十电容(C10)的下极板与所述负浮动电源产生电路的电源地端(HG)连接；

第四运算放大器(AMP4)的供电电源端(HV)与所述负浮动电源产生电路的供电电源端(HV)连接，第四运算放大器(AMP4)的电源地端(HG)与所述负电源产生电路的信号输出端连接，第四运算放大器(AMP4)设置的第二参考源输入端(IBP)用于输入第二二参考电流(IBP2)。

11.根据权利要求10所述轨对轨超低失配电荷泵电路，其特征在于，在所述电平转换电路内部，对应每一路所述时钟控制信号都设置一条反相器链，每条反相器链中都设置4个级联的反相器；第一级反相器的输入端用于输入所述时钟控制信号；

第一级反相器的供电电源端用于输入锁相环的供电电源，第一级反相器的供电电源端与第二级反相器的供电电源端之间连接有电阻，第二级反相器的供电电源端与第三级反相器的供电电源端之间连接有电阻，第三级反相器的供电电源端与第四级反相器的供电电源端直接相连，第四级反相器的供电电源端用于输入所述正浮动电源电压(VDDH_VC)；

第一级反相器的电源地端用于输入锁相环的电源地，第一级反相器的电源地端与第二级反相器的电源地端之间连接有电阻，第二级反相器的电源地端与第三级反相器的电源地端之间连接有电阻，第三级反相器的电源地端与第四级反相器的电源地端直接相连，第四级反相器的电源地端用于输入所述负浮动电源电压(VSSL_VC)；

第四级反相器的输出端与所述电荷泵的用于控制充电开关的功能端口对应连接，其中，当前一路所述时钟控制信号用于导通或关断该功能端口连接的开关MOS管。

Images