CN202617095U - 一种低电流失配的锁相环电荷泵电路 - Google Patents
一种低电流失配的锁相环电荷泵电路 Download PDFInfo
- Publication number
- CN202617095U CN202617095U CN 201220207711 CN201220207711U CN202617095U CN 202617095 U CN202617095 U CN 202617095U CN 201220207711 CN201220207711 CN 201220207711 CN 201220207711 U CN201220207711 U CN 201220207711U CN 202617095 U CN202617095 U CN 202617095U
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- drain
- source
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 33
- 230000005669 field effect Effects 0.000 claims description 319
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 101150096839 Fcmr gene Proteins 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种低电流失配的锁相环电荷泵电路,它包括电流镜和电荷泵,电荷泵包括:第一输入传输门和第二输入传输门;在第一输入传输门和输出节点vout间设有共源共栅晶体管M41、M42构成了第一条电流通路;在输出节点vout和第二输入传输门之间设有共源共栅晶体管M43、M44构成了第二条电流通路;电流镜耦合到共源共栅晶体管M41、M42、M43、M44的栅极,传输偏置电压V1、V2,、V3、V4分别到共源共栅晶体管M41、M42、M43、M44的栅极;偏置电压V1、V2,、V3、V4分别使共源共栅晶体管M41、M42、M43、M44工作在饱和区。相比较一般没有用共源共栅结构的电荷泵电路,输出阻抗大了一个量级,得到一个较小的失配电流。
Description
技术领域
本实用新型涉及一种单端电荷泵,具体说是一种低电流失配的锁相环电荷泵电路,其能够有效的得到较大的输出阻抗,宽的输出电压摆幅,和较低的系统增益误差,又能够以相对较低的电荷泵电流工作。
背景技术
锁相环(Phase locked loop, 简称“PLL”)电路是用来产生一个能够将频率和相位锁定在另外一个信号的电子系统,锁相环电路可以与其他模块一起构成时钟数据恢复电路,将输入数据同步到一个时钟信号。
典型的PLL包括一个鉴频鉴频器(Phase Frequency Detector, 简称PFD)、电荷泵(Charge Pump, 简称CP)、环路滤波器(Low Pass Filter, 简称LPF)和压控振荡器(Voltage Controlled Oscillator,简称VCO)。PLL接受外部参考信号,并与本地产生的频率可变信号进行相位比较。鉴频鉴相器PFD通过比较参考信号和本地频率可变信号,产生相位误差信号UP和DN,这两个相位误差信号作为电荷泵CP的输入。电荷泵CP会产生一个相应的电流 来响应相位误差信号。电流又会流入环路滤波器LPF并产生一个电压用以控制压控振荡器VCO来相应的改变振荡频率。通过控制VCO的输出频率,PLL的频率和相位会逐渐匹配到输入的参考信号。
如图1所示现有的PLL包括鉴相器(PHASE DETCETOR),用来检测两个信号的相位误差;电荷泵(charge pump),用来接收鉴相器的误差信号并输出一个对应的电流Icp;环路滤波器(LOOP FILTER),用来控制反馈环路(CLOCK SIGNAL)的动态特性,并滤除电荷泵产生的电流的高频噪声;压控振荡器(VCO)根据环路滤波器产生的的输出电压来产生可变频的时钟信号,反馈环路将这些元件连接起来。系统(PLL)接受一个参考信号(Reference Signal),产生一个时钟信号(Clock Signal)用来匹配这个参考信号的频率。
鉴相器比较的是一个参考信号和一个时钟信号的相位。鉴相器可能会包括一个XOR门,或者是一个四象限乘法器,或者是一个鉴频鉴相器(PFD)。实际中,鉴相器用参考信号和时钟信号的相位差来产生一个相应的误差修正信号。这个误差修正信号包含一个上升信号(记为“up”)和一个下降信号(记为“dn”),误差修正信号包括两个工作在相反的逻辑的信号,一个是上升信号,一个是下降信号。实际中,误差修正信号与参考信号、时钟信号的相位误差信号成正比。如果时钟信号的相位严重滞后于参考信号的相位,鉴相器输出一个相对较宽的up信号(例如,一个宽的正信号)。如果时钟信号的相位稍微超前与于参考信号的相位,鉴相器输出一个相对较窄的dn信号(例如,一个窄的负信号)。
鉴相器将误差修正信号传送给电荷泵。电荷泵响应接收到的误差修正信号产生一个电流。实际中,up和dn信号脉冲宽度的大小与电荷泵输出的平均电流成正比。一个宽的up脉冲使电荷泵供给环路滤波器成比例的大量的正电流,而一个窄的dn脉冲使电荷泵供给环路滤波器成比例的少量的负电流。
电荷泵的输出电流决定了环路滤波器的输出电压()。实际中,环路滤波器会滤除与电荷泵输出电流相关的高频部分(例如噪声,高频输入抖动等等),从而使很好的跟踪无高频干扰(或其他不希望的干扰)的参考信号相位变化。另外,电荷泵的输出阻抗会影响环路滤波器的传输函数。因此,希望电荷泵有很高的输出阻抗。
环路滤波器的输出电压(例如)传输到VCO。VCO根据产生时钟信号(Clock Signal)。实际中,控制VCO输出的时钟信号的频率。电荷泵产生的一个大的正电流脉冲会使环路滤波器处的成比例的上升。反过来,增加的又会使VCO时钟信号的频率增加。电荷泵产生的一个小的负电流脉冲会使环路滤波器处的成比例的减小,而减小的又会使VCO时钟信号的频率降低。
因为电荷泵的输出电流会直接影响VCO的频率,所以就需要使得VCO工作在一个尽量宽的线性电压范围来保证所需要的频率。
压控振荡器VCO产生的时钟信号反馈到鉴相器,并通过上面的步骤将时钟信号和参考信号进行同步。
现有的电荷泵电路由于MOS开关寄生的栅漏电容、栅源电容以及沟道反型层中电荷的存在,整个电荷泵电路就会存在泄漏电流、充放电电流失配、电荷泵开关延时失配、时钟馈通等非线性问题,而这些非线性问题会引起电荷泵输出电压的抖动,进而引起VCO输出频率的抖动并降低噪声性能。
发明内容
发明目的:本实用新型的目的在于克服现有技术的不足,提供一种可以满足低电流失配的锁相环电荷泵电路。
为了解决上述技术问题,本实用新型采用了如下的技术方案:
一种低电流失配的锁相环电荷泵电路,它包括电流镜和电荷泵,所述的电荷泵包括:第一输入传输门:用于接收互补的上升信号up、upb,为了响应上升信号,从电源传送一个相应的输出电流到输出节点vout;第二输入传输门:接收互补的下降信号dn、dnb,为了响应下降信号,从输出节点vout传送一个相应的输出电流到地gnd;在第一输入传输门和输出节点vout之间设有共源共栅晶体管M41、M42构成了第一条电流通路;共源共栅晶体管M41的源端连接到第一输入传输门;在输出节点vout和第二输入传输门之间设有共源共栅晶体管M43、M44构成了第二条电流通路;共源共栅晶体管M44的源端连接到第二输入传输门;电流镜耦合到共源共栅晶体管M41、M42、M43、M44的栅极,传输偏置电压V1、V2,、V3、V4分别到共源共栅晶体管M41、M42、M43、M44的栅极;偏置电压V1、V2,、V3、V4分别使共源共栅晶体管M41、M42、M43、M44工作在饱和区。
其中,共源共栅晶体管M41、M42是pMOS晶体管;共源共栅晶体管M43、M44是nMOS晶体管;共源共栅晶体管M41、M42、M43、M44也可以是双极结型晶体管或金属氧化物半导体场效应晶体管。
其中,所述的电流镜包括场效应管M4a,场效应管M4a的源级接电源,场效应管M4a的栅极接地gnd,场效应管M4a的漏极接场效应管M11的源极;场效应管M11的栅极接场效应管M12的漏极,场效应管M11的漏极接场效应管M12的源极,场效应管M12的漏极接场效应管M5a的漏极,场效应管M5a的源级接地gnd,场效应管M5a的栅极接场效应管M0的的栅极;场效应管M4b的源级接电源,场效应管M4b的栅极接地gnd,场效应管M4b的漏极接场效应管M13的源极,场效应管M13的栅极接场效应管M12的栅极,场效应管M13的栅极与自己的漏极相连,场效应管M13的漏极还接场效应管M5b的漏极,场效应管M5b的栅极接场效应管M5a的栅极,场效应管M5a的源极接地gnd;场效应管M4c的源级接电源,场效应管M4c的栅极接地gnd,场效应管M4c的漏极接场效应管M14的源极;场效应管M14的栅极接场效应管M11的栅极,场效应管M14的漏极接场效应管M15的源极,场效应管M15的栅极接场效应管M13的栅极,场效应管M15的漏极接场效应管M5c的栅极;场效应管M16的漏极接场效应管M15的漏极,场效应管M16的栅极接场效应管M5d的栅极,场效应管M16的源极接场效应管M5c的漏极,场效应管M5c的源极接地gnd;场效应管M4d的源级接电源,场效应管M4d的栅极接地gnd,场效应管M4d的漏极接场效应管M17的源极,场效应管M17的栅极接场效应管M14的栅极;场效应管M17的漏极接场效应管M5d的漏极,场效应管M5d的漏极还与其自身的栅极相接,场效应管M5d的源级接地gnd;场效应管M4e的源级接电源,场效应管M4e的栅极接地gnd,场效应管M4e的漏极接场效应管M18的源极,场效应管M18的栅极接场效应管M19的漏极,场效应管M18的漏极接场效应管M19的源极,场效应管M19的栅极分别接场效应管M15、M21的栅极,场效应管M19的漏极还接场效应管M22的漏极,场效应管M22的栅极分别接场效应管M5d、M24的栅极,场效应管M22的源极接场效应管M23的漏极,场效应管M23的栅极分别接场效应管M5c、M25的栅极,场效应管M23的源极接场效应管M5e的漏极,场效应管M5e的栅极接电源,场效应管M5e的源极接地gnd;场效应管M4f的源级接电源,场效应管M4f的栅极接地gnd,场效应管M4f的漏极接场效应管M20的源极,场效应管M20的栅极接场效应管M18的栅极,场效应管M20的漏极接场效应管M21的源极,场效应管M21的栅极接场效应管M19的栅极,场效应管M21的漏极接场效应管M24的漏极,场效应管M24的源极接场效应管M25的漏极,场效应管M25的源极接场效应管M5f的漏极,场效应管M5f的栅极接电源,场效应管M5f的源极接地gnd; 场效应管M20的栅极还与共源共栅晶体管M41的栅极连接,场效应管M21的栅极还与共源共栅晶体管M42的栅极连接,场效应管M24的栅极还与共源共栅晶体管M43的栅极连接,场效应管M25的栅极还与共源共栅晶体管M44的栅极连接。
其中,所述的电流镜中的场效应管M4a、M4b、M4c、M4d、M4e、M4f,M11、M12、M13、M14、M15、M17、M18、M19、M20、M21为P型金属氧化物半导体场效应晶体管;场效应管M0、M5a、M5b、M5c、M5d、M5e、M5f,M16,M22、M23、M24、M25为N型金属氧化物半导体场效应晶体管。
其中, 所述电流镜中的P型金属氧化物半导体场效应晶体管和N型金属氧化物半导体场效应晶体管根据以下的公式进行设置,以便产生偏置电压V1、V2、V3、V4:
其中,代表电源电压,代表在电流镜中的P型金属氧化物半导体场效应晶体管的阈值电压,代表在电流镜中的N型金属氧化物半导体场效应晶体管的阈值电压;代表电流镜中的P型金属氧化物半导体场效应晶体管的栅源过驱动电压,代表电流镜中的N型金属氧化物半导体场效应晶体管的栅源过驱动电压。
其中,电流镜将偏置电压V1、V2、V3、V4分别通过第一个节点N31、第二个节点N32、第三个节点N33、第四个节点N34连接到共源共栅晶体管M41、M42、M43、M44的栅极。
工作原理:工作在宽线性范围的电荷泵电路包括一个电流镜和若干共源共栅晶体管,电流镜用来对共源共栅晶体管进行偏置并使其工作在饱和区。电荷泵包含一个可控的第一输入传输门来接收up信号,从电源传输一个对应的输出电流到输出节点。电荷泵还包含另外一个可控的第二输入传输门来接收dn信号,产生一个从输出节点到地对应的输出电流。另外,电荷泵还包含共源共栅晶体管M1、M2,这两个晶体管在第一输入传输门和输出之间的电流通路上;共源共栅晶体管M3、M4在输出节点和第二输入传输门之间。电流镜分别把产生的偏置电压V1,V2,V3,V4耦合到共源共栅晶体管M1、M2、M3、M4的栅极上。
电荷泵中的电流镜包含一定宽长比的P型金属氧化物半导体场效应晶体管(PMOS晶体管)和N型金属氧化物半导体场效应晶体管(NMOS晶体管)。PMOS晶体管和NMOS晶体管的宽长比定义了V1,V2,V3,V4的偏置电压,而V1,V2,V3,V4的偏置电压又分别使共源共栅晶体管M1、M2、M3、M4工作在饱和区。通过使用共源共栅结构可以增加电荷泵的输出阻抗,通过一个电流镜为共源共栅晶体管提供偏置电压能使其工作在饱和区,以期使得电荷泵有最大的输出摆幅。
有益效果:(1)本实用新型的共源共栅晶体管M41~M44使得电荷泵能够在输出节点得到一个近似等于的输出阻抗,使得输出电压的范围为:。相比较一般没有用共源共栅结构的电荷泵电路的输出阻抗 ,本实用新型的输出阻抗大了一个量级,因而可以得到一个较小的失配电流。
(2)电荷泵电流较低,一般是20uA-100uA。
(3)本实用新型采用源端开关型电荷泵结构,电荷泵开关没有与输出端直接相连,加入的共源共栅晶体管M41~M44始终处于饱和区或截止区,使电荷泵开关几乎不受电荷注入等效应的影响。由于开关只连到晶体管的源端,且源极的寄生电容小于栅极上的寄生电容,故可以有效减少非线性问题。
附图说明
图1是现有的锁相环电路的原理图。
图2是本实用新型的低电流失配的锁相环电荷泵电路的连接示意图。
图3是电荷泵电流匹配特性曲线。
具体实施方式:
下面结合附图对本实用新型做更进一步的解释。
如图2所示,本实用新型的低电流失配的锁相环电荷泵电路包括电荷泵电路和电流镜电路。
其中,电荷泵包含共源共栅晶体管M41、M42、M43、M44,以及第一输入传输门、第二输入传输门。电荷泵通过第一输入传输门、第二输入传输门接受up和dn误差修正信号;并输出电流,对应于输出节点vout的误差修正信号,例如,一个up信号产生一个正,一个dn信号产生一个负。
开关采用被一对互补时钟信号驱动的传输门来实现:第一输入传输门、第二输入传输门,从而消除或缓解电荷泵开关的时钟馈通效应。并且由于开关连接到MOS晶体管源端的低阻抗节点,使得电流镜中的MOS管只处于截止或饱和状态。所以,此电荷泵可避免电荷注入效应。同时,由于开关被关断时,电荷泵的输出节点并不悬空,所以,当电荷泵开关由“关”转为“开”时,电荷泵中的寄生电容与输出节点之间不会发生电荷共享。而且,当第一输入传输门、第二输入传输门进行开关状态切换时,在共源共栅晶体管M41或M44源端所产生的电流毛刺不会直接传递到输出节点,因为当毛刺发生时,共源共栅晶体管M42或M43还处于截止状态。同时,由于可通过调节电流源晶体管M41或M44源端的RC时间常数来控制电流脉冲的上升与下降时间,因此电流源晶体管M41~M44也可平滑导通。
电流镜为共源共栅晶体管M41-M44提供偏置电压,使得共源共栅晶体管M41~M44工作在饱和区,这个饱和区尽量覆盖电荷泵的最大输出电压摆幅。当共源共栅晶体管M41~M44工作在饱和区时,(对于一阶近似来说)电输出流就不会依赖于环路滤波器的输出电压。因此,当共源共栅晶体管M41~M44工作在饱和区,滤波器的属性(比如传输函数)就不会受电荷泵的影响。
如图2所示,所述的电流镜包括场效应管M4a,场效应管M4a的源级接电源,场效应管M4a的栅极接地gnd,场效应管M4a的漏极接场效应管M11的源极;场效应管M11的栅极接场效应管M12的漏极,场效应管M11的漏极接场效应管M12的源极,场效应管M12的漏极接场效应管M5a的漏极,场效应管M5a的源级接地gnd,场效应管M5a的栅极接场效应管M0的的栅极;场效应管M0与场效应管M5a构成电流镜结构并与电流源相连。
场效应管M4b的源级接电源,场效应管M4b的栅极接地gnd,场效应管M4b的漏极接场效应管M13的源极,场效应管M13的栅极接场效应管M12的栅极,场效应管M13的栅极与自己的漏极相连,场效应管M13的漏极还接场效应管M5b的漏极,场效应管M5b的栅极接场效应管M5a的栅极,场效应管M5a的源极接地gnd。
场效应管M4c的源级接电源,场效应管M4c的栅极接地gnd,场效应管M4c的漏极接场效应管M14的源极;场效应管M14的栅极接场效应管M11的栅极,场效应管M14的漏极接场效应管M15的源极,场效应管M15的栅极接场效应管M13的栅极,场效应管M15的漏极接场效应管M5c的栅极;场效应管M16的漏极接场效应管M15的漏极,场效应管M16的栅极接场效应管M5d的栅极,场效应管M16的源极接场效应管M5c的漏极,场效应管M5c的源极接地gnd。
场效应管M4d的源级接电源,场效应管M4d的栅极接地gnd,场效应管M4d的漏极接场效应管M17的源极,场效应管M17的栅极接场效应管M14的栅极;场效应管M17的漏极接场效应管M5d的漏极,场效应管M5d的漏极还与其自身的栅极相接,场效应管M5d的源级接地gnd。
场效应管M4e的源级接电源,场效应管M4e的栅极接地gnd,场效应管M4e的漏极接场效应管M18的源极,场效应管M18的栅极接场效应管M19的漏极,场效应管M18的漏极接场效应管M19的源极,场效应管M19的栅极分别接场效应管M15、M21的栅极,场效应管M19的漏极还接场效应管M22的漏极,场效应管M22的栅极分别接场效应管M5d、M24的栅极,场效应管M22的源极接场效应管M23的漏极,场效应管M23的栅极分别接场效应管M5c、M25的栅极,场效应管M23的源极接场效应管M5e的漏极,场效应管M5e的栅极接电源,场效应管M5e的源极接地gnd。
场效应管M4f的源级接电源,场效应管M4f的栅极接地gnd,场效应管M4f的漏极接场效应管M20的源极,场效应管M20的栅极接场效应管M18的栅极,场效应管M20的漏极接场效应管M21的源极,场效应管M21的栅极接场效应管M19的栅极,场效应管M21的漏极接场效应管M24的漏极,场效应管M24的源极接场效应管M25的漏极,场效应管M25的源极接场效应管M5f的漏极,场效应管M5f的栅极接电源,场效应管M5f的源极接地gnd。
场效应管M20的栅极还与共源共栅晶体管M41的栅极连接,场效应管M21的栅极还与共源共栅晶体管M42的栅极连接,场效应管M24的栅极还与共源共栅晶体管M43的栅极连接,场效应管M25的栅极还与共源共栅晶体管M44的栅极连接。
电流镜选择的拓扑结构以及元件使其能够产生偏置电压V1~V4,这些偏置电压将共源共栅晶体管M41~M44偏置到某一点,这一点使得输出电压的范围最大,而电荷泵在有很大输出阻抗的范围内的工作就像一个电流源。电流镜包含多个P型金属氧化物半导体场效应晶体管(PMOS晶体管)和多个N型金属氧化物半导体场效应晶体管(NMOS晶体管)。在电流镜中的场效应晶体管的尺寸将偏置电压V1~V4设置到合适的值,使得共源共栅晶体管M41~M44工作在饱和区,并覆盖输出电压的最大摆幅。
偏置电压V1~V4的大小主要是由PMOS晶体管和NMOS晶体管各自的宽长比决定。
共源共栅晶体管M41~M44中的每一个晶体管可以是任何类型的晶体管,只要能构成电荷泵的共源共栅结构就可以。例如,共源共栅晶体管M41、M42是PMOS晶体管,连接第一输入传输门和输出节点vout,共源共栅晶体管M43、M44是NMOS晶体管,连接第二个输入传输门和输出节点vout。
共源共栅晶体管M41~M44也可以是双极结型晶体管(BJTs),或者是金属氧化物半导体场效应晶体管(MOSFETs),或者是BJTs和MOSFETs的组合。
电流镜电路中场效应管M4a~M4f,M11~M15,M17~M21为PMOS晶体管,场效应管M0、M5a~M5f,M16,M22~M25为NMOS晶体管。
电流镜中的PMOS晶体管和NMOS晶体管构成了电流镜中传送电流的支路:L5a、L5b、L5c、L5d、L5e和L5f,从电源到输出节点vout的电流等于电流镜中各个支路的电流幅度。
电流镜中各个场效应晶体管以及电源,向共源共栅晶体管M41~M44提供偏置电压V1~V4。场效应晶体管M11~M20分别向节点N31、N32提供偏置电压V1、V2。另外,场效应晶体管M21~M25分别向节点N33、N34提供偏置电压V3、V4。反过来,节点N31~N34向共源共栅晶体管M41~M44的栅极传送偏置电压V1~V4。
PMOS晶体管M4a~M4f模拟第一输入传输门的特性,NMOS晶体管M5a~M5f模拟第二输入传输门的特性。例如,PMOS晶体管M4e、M4f与有相同压降,NMOS晶体管M5e、M5f与开关传输门有相同的压降,因此电流镜的各支路有相同的电流。
例如: PMOS晶体管M11、M14、M17和PMOS晶体管M18、M20宽长比(记为10Wp)是相同的,PMOS晶体管M12、M15和PMOS晶体管M19、M21宽长比(记为30Wp)是相同的,M13的宽长比为2.5Wp;同样,NMOS晶体管M16、M22、M24的宽长比(20Wn)是相同的,NMOS晶体管M0、M5a、M5b、M5c的宽长比(记为5Wn)是相同的,NMOS晶体管M23和M25的宽长比(记为10Wn)是相同的,NMOS晶体管M5d的宽长比为2Wn;PMOS晶体管M4a~M4f具有相同的宽长比并保证其压降与第一传输门的压降相同,NMOS晶体管M5e和M5f的宽长比相同并保证其压降与第二传输门的压降相同。
这样设置晶体管的尺寸使相同幅度的电流流经电流镜的支路,使得电流镜产生如下所示的偏置电压V1-V4:
其中,代表电源电压,代表PMOS晶体管的阈值电压,例如PMOS晶体管M12一阶近似的阈值电压;代表NMOS晶体管的阈值电压,例如晶体管M19的一阶近似阈值电压;代表电流镜中PMOS晶体管的栅源过驱动电压,代表电流镜NMOS晶体管的栅源过驱动电压。、可以被忽略,不必包括在过驱动电压的计算中。另外,、是负值。当晶体管M11~M22按照上面的电压等式进行设置尺寸,那么流过电流镜支路的电流就是相同的,电荷泵就会保持线性电压工作范围。上述的等式减小V2和增大V3就是相应的使电荷泵的摆幅最大化。
电荷泵会与共源共栅晶体管M41~M44放在同一块芯片上。通过用电流镜本地提供偏置电压V1~V4,电荷泵能够跟踪工艺电压温度(PVT)的变化。偏置电压V1~V4在不同的工艺角下会变化,这会影响通过电荷泵电流的大小。通过调节底部的偏置电压(例如V1和V4)和顶部的偏置电压(例如V1和V4),按照上面所给出的等式,电流镜在每种PVT情况下能够最大限度的提高输出电压()的摆幅,这样,就能自动使频率范围最大化,系统(PLL)就很好的跟踪输入信号的相位。
在电流镜上面的pMOS晶体管(比如晶体管M11)的漏端电压镜像成共源共栅晶体管M41的漏端电压。电流镜下面的晶体管(比如晶体管M5c)的漏端电压镜像成共源共栅晶体管M44的漏端电压。通过镜像晶体管M11的漏端电压与共源共栅晶体管M41的漏端电压,和镜像晶体管M5c的漏端电压与共源共栅晶体管M44的漏端电压,电荷泵会减少或消除电流镜支路中电流误差,由于晶体管M11和共源共栅晶体管M41的漏源电压不匹配,以及晶体管M5c和共源共栅晶体管M44的漏源电压不匹配。例如,当晶体管M11的漏端电压被镜像到共源共栅晶体管M41的漏端,L5a和L5b支路的电流应该是相同的或是几乎相同,这个电流是从电源到输出节点vout(即包含共源共栅晶体管M41和M42的支路)。同样,当晶体管M5c的漏端电压被镜像到共源共栅晶体管M44的漏端,L5e和L5f支路的电流应该是相同的或是几乎相同,这个电流是从输出节点vout到地gnd(即包含共源共栅晶体管M43和M44的支路)。通过减少或是消除电流镜支路中的电流差别,电荷泵的系统增益误差就会减少或消除。
图3是本实用新型的电荷泵电流匹配特性曲线,充放电电流分别为106.783uA和106.419uA,失配仅为0.364uA。其中横坐标表示电压范围,纵坐标表示充放电电流幅度。
电荷泵的高输出阻抗,线性工作范围,相对低的系统增益误差,或者两者兼而有之,使得系统(PLL)能在相对小的电荷泵电流条件下工作。在具体实施方案中,电荷泵可能和片上环路滤波器一起用在PLLs和时钟数据恢复(CDR)电路中。实际中,电荷泵也会用深亚微米CMOS工艺进行设计,这种工艺使得晶体管有更低的输出阻抗和更低的电源电压。
Claims (7)
1.一种低电流失配的锁相环电荷泵电路,它包括电流镜和电荷泵,其特征在于:所述的电荷泵包括:
第二输入传输门:接收互补的下降信号dn、dnb,为了响应下降信号,从输出节点vout传送一个相应的输出电流到地gnd;
电流镜耦合到共源共栅晶体管M41、M42、M43、M44的栅极,传输偏置电压V1、V2,、V3、V4分别到共源共栅晶体管M41、M42、M43、M44的栅极;偏置电压V1、V2,、V3、V4分别使共源共栅晶体管M41、M42、M43、M44工作在饱和区。
2.根据权利要求1所述的一种低电流失配的锁相环电荷泵电路,其特征在于:共源共栅晶体管M41、M42是pMOS晶体管;共源共栅晶体管M43、M44是nMOS晶体管。
3.根据权利要求1所述的一种低电流失配的锁相环电荷泵电路,其特征在于:共源共栅晶体管M41、M42、M43、M44是双极结型晶体管或金属氧化物半导体场效应晶体管。
4.根据权利要求1、2或3所述的一种低电流失配的锁相环电荷泵电路,其特征在于:所述的电流镜包括场效应管M4a,场效应管M4a的源级接电源,场效应管M4a的栅极接地gnd,场效应管M4a的漏极接场效应管M11的源极;场效应管M11的栅极接场效应管M12的漏极,场效应管M11的漏极接场效应管M12的源极,场效应管M12的漏极接场效应管M5a的漏极,场效应管M5a的源级接地gnd,场效应管M5a的栅极接场效应管M0的栅极;
场效应管M4b的源级接电源,场效应管M4b的栅极接地gnd,场效应管M4b的漏极接场效应管M13的源极,场效应管M13的栅极接场效应管M12的栅极,场效应管M13的栅极与自己的漏极相连,场效应管M13的漏极还接场效应管M5b的漏极,场效应管M5b的栅极接场效应管M5a的栅极,场效应管M5a的源极接地gnd;
场效应管M4c的源级接电源,场效应管M4c的栅极接地gnd,场效应管M4c的漏极接场效应管M14的源极;场效应管M14的栅极接场效应管M11的栅极,场效应管M14的漏极接场效应管M15的源极,场效应管M15的栅极接场效应管M13的栅极,场效应管M15的漏极接场效应管M5c的栅极;场效应管M16的漏极接场效应管M15的漏极,场效应管M16的栅极接场效应管M5d的栅极,场效应管M16的源极接场效应管M5c的漏极,场效应管M5c的源极接地gnd;
场效应管M4d的源级接电源,场效应管M4d的栅极接地gnd,场效应管M4d的漏极接场效应管M17的源极,场效应管M17的栅极接场效应管M14的栅极;场效应管M17的漏极接场效应管M5d的漏极,场效应管M5d的漏极还与其自身的栅极相接,场效应管M5d的源级接地gnd;
场效应管M4e的源级接电源,场效应管M4e的栅极接地gnd,场效应管M4e的漏极接场效应管M18的源极,场效应管M18的栅极接场效应管M19的漏极,场效应管M18的漏极接场效应管M19的源极,场效应管M19的栅极分别接场效应管M15、M21的栅极,场效应管M19的漏极还接场效应管M22的漏极,场效应管M22的栅极分别接场效应管M5d、M24的栅极,场效应管M22的源极接场效应管M23的漏极,场效应管M23的栅极分别接场效应管M5c、M25的栅极,场效应管M23的源极接场效应管M5e的漏极,场效应管M5e的栅极接电源,场效应管M5e的源极接地gnd;
场效应管M4f的源级接电源,场效应管M4f的栅极接地gnd,场效应管M4f的漏极接场效应管M20的源极,场效应管M20的栅极接场效应管M18的栅极,场效应管M20的漏极接场效应管M21的源极,场效应管M21的栅极接场效应管M19的栅极,场效应管M21的漏极接场效应管M24的漏极,场效应管M24的源极接场效应管M25的漏极,场效应管M25的源极接场效应管M5f的漏极,场效应管M5f的栅极接电源,场效应管M5f的源极接地gnd;
场效应管M20的栅极还与共源共栅晶体管M41的栅极连接,场效应管M21的栅极还与共源共栅晶体管M42的栅极连接,场效应管M24的栅极还与共源共栅晶体管M43的栅极连接,场效应管M25的栅极还与共源共栅晶体管M44的栅极连接。
5.根据权利要求4所述的一种低电流失配的锁相环电荷泵电路,其特征在于:所述的电流镜中的场效应管M4a、M4b、M4c、M4d、M4e、M4f,M11、M12、M13、M14、M15、M17、M18、M19、M20、M21为P型金属氧化物半导体场效应晶体管;场效应管M0、M5a、M5b、M5c、M5d、M5e、M5f,M16,M22、M23、M24、M25为N型金属氧化物半导体场效应晶体管。
7.根据权利要求1所述的一种低电流失配的锁相环电荷泵电路,其特征在于:电流镜将偏置电压V1、V2、V3、V4分别通过第一个节点N31、第二个节点N32、第三个节点N33、第四个节点N34连接到共源共栅晶体管M41、M42、M43、M44的栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220207711 CN202617095U (zh) | 2012-05-10 | 2012-05-10 | 一种低电流失配的锁相环电荷泵电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220207711 CN202617095U (zh) | 2012-05-10 | 2012-05-10 | 一种低电流失配的锁相环电荷泵电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202617095U true CN202617095U (zh) | 2012-12-19 |
Family
ID=47350762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220207711 Expired - Fee Related CN202617095U (zh) | 2012-05-10 | 2012-05-10 | 一种低电流失配的锁相环电荷泵电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202617095U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102664520A (zh) * | 2012-05-10 | 2012-09-12 | 东南大学 | 一种低电流失配的锁相环电荷泵电路 |
CN105704072A (zh) * | 2014-12-16 | 2016-06-22 | 联发科技股份有限公司 | 驱动负载的线路驱动器及其方法 |
CN107565961A (zh) * | 2017-08-28 | 2018-01-09 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
CN109905105A (zh) * | 2019-02-18 | 2019-06-18 | 长沙理工大学 | 低延迟低电压电流比较器及电路模块 |
CN113557667A (zh) * | 2019-05-23 | 2021-10-26 | 华为技术有限公司 | 一种锁相环 |
-
2012
- 2012-05-10 CN CN 201220207711 patent/CN202617095U/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102664520A (zh) * | 2012-05-10 | 2012-09-12 | 东南大学 | 一种低电流失配的锁相环电荷泵电路 |
CN105704072A (zh) * | 2014-12-16 | 2016-06-22 | 联发科技股份有限公司 | 驱动负载的线路驱动器及其方法 |
CN107565961A (zh) * | 2017-08-28 | 2018-01-09 | 天津大学 | 用于延迟锁相环的单端负反馈电荷泵 |
CN109905105A (zh) * | 2019-02-18 | 2019-06-18 | 长沙理工大学 | 低延迟低电压电流比较器及电路模块 |
CN109905105B (zh) * | 2019-02-18 | 2023-06-20 | 长沙理工大学 | 低延迟低电压电流比较器及电路模块 |
CN113557667A (zh) * | 2019-05-23 | 2021-10-26 | 华为技术有限公司 | 一种锁相环 |
CN113557667B (zh) * | 2019-05-23 | 2024-06-04 | 华为技术有限公司 | 一种锁相环 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101588178B (zh) | 自偏置锁相环 | |
CN102664520A (zh) | 一种低电流失配的锁相环电荷泵电路 | |
CN101557213B (zh) | 延迟单元、环形振荡器及pll电路 | |
US7705640B2 (en) | Common-mode feedback method using a current starved replica biasing | |
CN202617095U (zh) | 一种低电流失配的锁相环电荷泵电路 | |
TWI419451B (zh) | 電荷幫浦電路 | |
CN109921633B (zh) | 一种具有宽动态范围低失配特性的电荷泵电路 | |
CN102710124B (zh) | 一种电荷泵电路 | |
CN104135277B (zh) | 一种片上基准时钟产生电路及方法 | |
CN112165249B (zh) | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 | |
US8575979B2 (en) | Fully differential adaptive bandwidth PLL with differential supply regulation | |
US7816975B2 (en) | Circuit and method for bias voltage generation | |
Tsitouras et al. | A 1 V CMOS programmable accurate charge pump with wide output voltage range | |
CN110504958B (zh) | 带运算放大器的差分电荷泵电路 | |
US7271645B2 (en) | Smart charge-pump circuit for phase-locked loops | |
CN109936362B (zh) | 一种应用于频率合成器的电荷泵 | |
CN107294528B (zh) | 一种应用于锁相环的电荷泵电路 | |
US7053684B1 (en) | Reduced jitter charge pumps and circuits and systems utilizing the same | |
CN107565961B (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
US7190231B2 (en) | High-performance charge-pump circuit for phase-locked loops | |
US20070216455A1 (en) | Partial cascode delay locked loop architecture | |
US7750744B2 (en) | Single-ended to differential translator to control current starved delay cell bias | |
US10361706B2 (en) | Clock and data recovery (CDR) circuit | |
WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
US7501904B2 (en) | Low power and duty cycle error free matched current phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 Termination date: 20140510 |