CN113849025A - 一种电源轨产生电路 - Google Patents

Abstract

本发明属于电源管理技术领域，具体涉及一种电源轨产生电路。本发明的电源轨电路实现了对输入电压VIN的一个转换，转换成一个相对稳定的供电电压，供上电阶段参考电压产生模块等模块的使用，在VIN不同时，所设计的电源轨工作在不同的模式下，当VIN上升到一定电压时，电源轨输出电压稳定，不再跟随VIN上升而上升。此外，设计了“线或”的逻辑功能，通过延迟设计等实现了电源轨“快上电，慢掉电”的功能。

Description

一种电源轨产生电路

技术领域

本发明属于电源管理技术领域，具体涉及一种电源轨产生电路。

背景技术

近年来，电子设备的快速发展，功率密度更高，效率更高以及体积更小的电源更容易受到电子设备的青睐。传统主要的电源类型，线性稳压电源(LDO)并不能满足电子设备增长的需求，因此，更复杂，但是性能更好的开关电源成为主流的趋势。当前主要的开关电源分为隔离型和非隔离型，非隔离型开关电源包括升压转换器(Boost)，降压转换器(Buck)，升-降压型转换器(Buck-Boost)等，隔离型开关电源包括正激式变换器，反激式变换器等。

不管是哪种电源管理系统，系统内部必然需要一个稳定，高效，低功耗的供电电压模块，现有系统一般是由线性稳压器来实现此功能的，线性稳压器的原理是通过环路反馈调整输出电压来得到一个较为稳定的电压输出，这就需要一个参考电压来与环路反馈信号进行比较，比较结果通过误差运算放大器进行放大，然后调整功率管栅端电压从而实现负反馈稳定输出电压。在系统的上电初始阶段，线性稳压器还没有建立，所以系统是缺乏一个去给参考电压产生模块进行供电的稳定的电源轨。

现有的解决这一问题的措施主要是系统上电前期使用VIN对部分模块进行供电，产生系统参考电压。但是这种方法产生的参考电压受电源噪声影响很大，准确性比较低。此外，随着芯片应用场景的宽泛化，芯片输入电压范围也越来越宽，考虑到耐压等问题，部分芯片并不适合使用输入电压作为供电电压。及时芯片输入电压可以满足系统上电初始阶段供电需求，但是后续线性稳压器产生稳定电压后需要对部分模块的电源轨进行切换，电源轨的切换就会引入切换逻辑冲突，设计额外的切换电路，增加系统功耗等问题。其他一些产生初态系统电源轨的方法比如额外增加一个其他类型的线性稳压器和基准源电路等，也会大大增加电路设计复杂度和功耗面积。

发明内容

针对上述问题，本发明提出了一种用于系统上电阶段供电的电源轨电路。

为实现上述目的，本发明的技术方案为：

一种电源轨产生电路，包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第一LDNMOS管、第二LDNMOS管、第三LDNMOS管、第四LDNMOS管、第一LDPMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一电容、第二电容、第三电容、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管和施密特触发器；

其中，第一LDNMOS管的栅极接第二外部使能信号，其源极接地，其漏极接第二LDNMOS管的漏极、第三LDNMOS管的漏极和第四电阻的一端；第二LDNMOS管的栅极接第三电阻的一端和第一电容的一端，第三电阻的另一端接第一电阻的一端、第二电阻的一端和第一齐纳二极管的负极，第一电容的另一端、第二电阻的另一端和第一齐纳二极管的正极接地，第一电阻的另一端接第一外部使能信号；

第二LDNMOS管栅极、第三电阻一端和第一电容一端的连接点接施密特触发器的输入端，施密特触发器的输出端分别接第二PMOS管的栅极和第一NMOS管的栅极；第二PMOS管的源极接电源轨产生电路的输出端，其漏极接第一NMOS管的漏极、第二NMOS管的栅极和第三NMOS管的栅极；第一NMOS管的源极、第二NMOS管的源极和漏极、第三NMOS管的源极接地；第三NMOS管的漏极依次通过第十四电阻和第十三电阻后接电源轨产生电路的输出端；第十三电阻和第十四电阻的连接点接第三PMOS管的栅极、第四NMOS管的栅极和第三电容的一端，第三电容的另一端接第三PMOS管漏极和第四NMOS管漏极；第三PMOS管源极通过第十五电阻后接电源轨产生电路的输出端，第四NMOS管的源极通过第十六电阻后接地；第四PMOS管的源极接电源轨产生电路的输出端，其栅极接第三PMOS管的漏极，第四PMOS管的漏极接第五NMOS管的漏极；第五NMOS管的栅极接第三PMOS管的漏极，第五NMOS管的源极接地；第五PMOS管的源极接电源轨产生电路的输出端，其栅极接第四PMOS管的漏极，第五PMOS管的漏极接第六NMOS管的漏极；第六NMOS管的栅极接第四PMOS管的漏极，第六NMOS管的源极接地；第五PMOS管漏极与第六NMOS管漏极的连接点通过第十七电阻后接地；

第三LDNMOS管的栅极接第五PMOS管漏极、第六NMOS管漏极和第十七电阻的连接点，第三LDNMOS管的源极接地，其漏极接第四电阻的一端；第四电阻的另一端接第二齐纳二极管的正极和第五电阻的一端；第五电阻的另一端接第六电阻的一端和第七电阻的一端，第六电阻的另一端和第二齐纳二极管的负极接输入电源；第七电阻的另一端接第一PMOS管的漏极；第一PMOS管的源极接输入电源，其栅极接第八电阻的一端和第一LDPMOS管的源极；第八电阻的另一端接输入电源；第一LDPMOS管的栅极接第一PMOS管的漏极，第一LDPMOS管的漏极接第九电阻的一端和第三齐纳二极管的负极；第九电阻的另一端接第四LDNMOS管栅极和第十电阻的一端；第十电阻的另一端和第三齐纳二极管的正极接地；第四LDNMOS管的漏极通过第十一电阻后接输入电源，其源极接第二电容的一端和第十二电阻的一端，第二电容的另一端和第十二电阻的另一端接地；第四LDNMOS管源极、第二电容和第十二电阻的连接点为电源轨产生电路的输出端。

本发明的有益效果为，本发明的电源轨电路实现了对输入电压VIN的一个转换，转换成一个相对稳定的供电电压，供上电阶段参考电压产生模块等模块的使用，在VIN不同时，所设计的电源轨工作在不同的模式下，当VIN上升到一定电压时，电源轨输出电压稳定，不再跟随VIN上升而上升。此外，设计了“线或”的逻辑功能，通过延迟设计等实现了电源轨“快上电，慢掉电”的功能。

附图说明

图1本发明提出的电源轨电路原理图。

图2本发明提出的延迟电路原理图。

图3本发明提出电源轨结构的输入输出波形图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

应用本发明提出的电源轨的原理图如图1所示。首先讨论电源轨电路的“快上电，慢掉电”功能，输入使能信号EN1通过电阻R1和R2分压后经过电阻R3和电容C1组成的滤波网络产生输入信号INA，由信号INA，EN2，INB分别控制的开关管LDMN2，LDMN1，LDMN3实现了“线或”的逻辑，信号INA，EN2均可等效视为外部输入信号，而INB信号是INA信号经过延时电路产生的，延时电路结构如图2所示，延时电路主要由多级反相器链以及RC延时结构来实现一个较长时间的延时功能。使能信号有效时，只要信号INA，EN2，INB中的一个信号有效，那么电源轨就可以开始正常工作，同样，当使能信号无效时，经过延时电路延时，信号INB经过一段时间将开关管LDMN3关闭，电源轨电路缓慢退出正常工作状态，增加芯片的使用寿命。

下面着重阐述电源轨的工作过程，从图1可以看出，电源轨的供电电压为芯片输入电压VIN，如果输入电压过高会对器件和电路产生影响，所以本发明提出的电源轨依据输入电压水平工作在不同阶段，大致分为四个阶段，下面分阶段阐述电源轨电路的工作状态。

阶段一：输入电压VIN较低，MOS管MP1处于截止区，功率管LDMP1工作在饱和区，输出电压VOUT随着输出电压VIN的增加而增加，与VIN大致成线性关系，下面进行理论推导，节点Y的电压近似为：

根据KCL，KVL定律可以推导X点电压出输出电压满足下面的表达式：

其中，I₁是流过功率管LDMP1的电流，从上面方程组可以推导出节点X和输出电压表达式为：

V_X≈V_Y+V_th,LDMP1

阶段二：随着输入电压VIN的继续增大，MOS管MP1仍然处于截止区，功率管LDMP1从饱和区逐渐过渡到线性区，其中饱和区和线性区的VIN电压的分界点为：

如阶段一工作状态的推导方法，节点X的电压推导为：

从上式可以看出，功率管LDMP1工作在线性区时，节点X电压仍然近似与输入电压VIN成线性关系，从而可以得出输出电压表达式为：

阶段三：输入电压VIN继续增大，MOS管MP1开始进入弱反型区，并且MOS管MP1尺寸设计较大，则通过MOS管MP1的栅源电压(近似为阈值电压)对电阻R8两侧电压进行钳制，所以流过功率管LDMP1的电流开始恒定，电源轨电路进入此工作阶段对应的输入电压VIN分界点为：

V_IN＝V_X+V_GS,MP1

输出电压表达式为：

阶段四：输入电压VIN继续增大，MOS管MP1尺寸设计较大，则通过MOS管MP1的栅源电压(近似为阈值电压)对电阻R8两侧电压进行钳制，所以流过功率管LDMP1的电流开始恒定。同时，齐纳管D1进行电压钳位，保证MOS管MP1工作在饱和区，此时电源轨模块输出电压同阶段三。电源轨电路进入此工作阶段对应的输入电压VIN分界点为：

其中，V_Z为齐纳管的稳压值。

综上，本发明所设计的电源轨电路输出电压在输入电压VIN较低时，输出电压跟随VIN电压上升而上升，在VIN较高时，则输出稳定电压，本发明提出电源轨结构的输入输出波形图如图3所示。

Claims (1)

1.一种电源轨产生电路，其特征在于，包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第一LDNMOS管、第二LDNMOS管、第三LDNMOS管、第四LDNMOS管、第一LDPMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一电容、第二电容、第三电容、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管和施密特触发器；

其中，第一LDNMOS管的栅极接第二外部使能信号，其源极接地，其漏极接第二LDNMOS管的漏极、第三LDNMOS管的漏极和第四电阻的一端；第二LDNMOS管的栅极接第三电阻的一端和第一电容的一端，第三电阻的另一端接第一电阻的一端、第二电阻的一端和第一齐纳二极管的负极，第一电容的另一端、第二电阻的另一端和第一齐纳二极管的正极接地，第一电阻的另一端接第一外部使能信号；

第二LDNMOS管栅极、第三电阻一端和第一电容一端的连接点接施密特触发器的输入端，施密特触发器的输出端分别接第二PMOS管的栅极和第一NMOS管的栅极；第二PMOS管的源极接电源轨产生电路的输出端，其漏极接第一NMOS管的漏极、第二NMOS管的栅极和第三NMOS管的栅极；第一NMOS管的源极、第二NMOS管的源极和漏极、第三NMOS管的源极接地；第三NMOS管的漏极依次通过第十四电阻和第十三电阻后接电源轨产生电路的输出端；第十三电阻和第十四电阻的连接点接第三PMOS管的栅极、第四NMOS管的栅极和第三电容的一端，第三电容的另一端接第三PMOS管漏极和第四NMOS管漏极；第三PMOS管源极通过第十五电阻后接电源轨产生电路的输出端，第四NMOS管的源极通过第十六电阻后接地；第四PMOS管的源极接电源轨产生电路的输出端，其栅极接第三PMOS管的漏极，第四PMOS管的漏极接第五NMOS管的漏极；第五NMOS管的栅极接第三PMOS管的漏极，第五NMOS管的源极接地；第五PMOS管的源极接电源轨产生电路的输出端，其栅极接第四PMOS管的漏极，第五PMOS管的漏极接第六NMOS管的漏极；第六NMOS管的栅极接第四PMOS管的漏极，第六NMOS管的源极接地；第五PMOS管漏极与第六NMOS管漏极的连接点通过第十七电阻后接地；

第三LDNMOS管的栅极接第五PMOS管漏极、第六NMOS管漏极和第十七电阻的连接点，第三LDNMOS管的源极接地，其漏极接第四电阻的一端；第四电阻的另一端接第二齐纳二极管的正极和第五电阻的一端；第五电阻的另一端接第六电阻的一端和第七电阻的一端，第六电阻的另一端和第二齐纳二极管的负极接输入电源；第七电阻的另一端接第一PMOS管的漏极；第一PMOS管的源极接输入电源，其栅极接第八电阻的一端和第一LDPMOS管的源极；第八电阻的另一端接输入电源；第一LDPMOS管的栅极接第一PMOS管的漏极，第一LDPMOS管的漏极接第九电阻的一端和第三齐纳二极管的负极；第九电阻的另一端接第四LDNMOS管栅极和第十电阻的一端；第十电阻的另一端和第三齐纳二极管的正极接地；第四LDNMOS管的漏极通过第十一电阻后接输入电源，其源极接第二电容的一端和第十二电阻的一端，第二电容的另一端和第十二电阻的另一端接地；第四LDNMOS管源极、第二电容和第十二电阻的连接点为电源轨产生电路的输出端。

Images