JP5218337B2 - チャージポンプ回路及びそれを用いるpll回路 - Google Patents
チャージポンプ回路及びそれを用いるpll回路 Download PDFInfo
- Publication number
- JP5218337B2 JP5218337B2 JP2009195294A JP2009195294A JP5218337B2 JP 5218337 B2 JP5218337 B2 JP 5218337B2 JP 2009195294 A JP2009195294 A JP 2009195294A JP 2009195294 A JP2009195294 A JP 2009195294A JP 5218337 B2 JP5218337 B2 JP 5218337B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- charge pump
- comparator
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000007599 discharging Methods 0.000 claims abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000010355 oscillation Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
i.一般的にオペアンプの回路では、発振抑制のために、位相補償コンデンサが設けられており、この位相補償コンデンサの適切な容量値は、たとえば数十pFにもなり、集積回路中に形成するために大きなダイ面積が必要とされ、PLL ICの製造コストを上昇させる一因となる。
ii.DSCPのグリッチ補償回路で用いられているオペアンプは、その最大出力電流値がチャージポンプの出力電流値以上となっていることが望ましい。このため特に大きな出力電流値を持つDSCPに対しては、最大出力電流の大きな出力アンプを備えた、占有ダイ面積の大きなオペアンプによりグリッチ補償を行う必要がある。この点もPLL ICの製造コストを上昇させる一因となる。
iii.一般的には、DSCPに付加されたグリッチ補償回路中のオペアンプは、常時動作状態にある。このため、DSCPの消費電力量は、グリッチ補償回路を付加することにより、オペアンプの消費電力×使用時間だけ増大する。したがって、PLL ICの消費電力量もこれにより増加する。
図1は、本発明の第1の実施形態に係るチャージポンプ回路31の回路図である。
図4は、本発明の第2の実施形態に係るDSCPであるチャージポンプ回路41の回路図である。このチャージポンプ回路41は、前述のチャージポンプ回路31に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、本実施の形態のチャージポンプ回路41におけるグリッチ補償回路46では、コンデンサC1の充電用のPMOSトランジスタQ9に対して同じPMOSトランジスタQ11が、放電用のNMOSトランジスタQ10に対して同じNMOSトランジスタQ12がそれぞれ並列に接続され、さらにそれらのMOSトランジスタQ11,Q12のゲートにはスイッチS1,S2がそれぞれ接続されており、対応するMOSトランジスタQ9,Q10と同じ入力をゲートに与えるか、それぞれハイレベル及びローレベルの電源ライン33,34に接続して、OFF状態にするかを選択できるようになっていることである。これらのスイッチS1,S2は、図4に示されていない外部制御回路によって切換え制御され、MOSトランジスタQ9,Q11;Q10,Q12が同サイズのトランジスタであるとすると、グリッチ補償期間中の電位VBのスルーレートを、トランジスタQ9,Q10を充放電に用いて、ある値SVBとするか、トランジスタQ9,Q10及びQ11,Q12の両方を用いて、2SVBとするかを選択することを可能とする。
図5は、本発明の第3の実施形態に係るDSCPであるチャージポンプ回路51の回路図である。このチャージポンプ回路51は、前述のチャージポンプ回路31に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、本実施の形態のチャージポンプ回路51におけるグリッチ補償回路56は、所定の基準電位VTHを与える直流電源52と、コンパレータ37の非反転入力端に、節点PB或いは前記直流電源52の+端子を選択して接続するスイッチ53と、前記コンパレータ37の出力に接続される出力端子54とを備えて構成されることである。
2 PLL IC
3 発振器
4 ループフィルタ
5 プリスケーラ
6,8 分周器
7 位相比較器
9,31,41,51 チャージポンプ回路
32,52 直流電源
33,34 電源ライン
35 出力端子
36,46,56 グリッチ補償回路
37 コンパレータ
38 ラッチ回路
39 入力端子
53 スイッチ
54 出力端子
C1 コンデンサ
Q1〜Q12 MOSトランジスタ
S1,S2 スイッチ
Claims (4)
- 電流供給用の定電流源と、
電流吸入用の定電流源と、
第1及び第2のスイッチ素子が直列に前記2つの定電流源の間に設けられて成り、該第1及び第2のスイッチ素子の接続点が第1の出力端子となる主出力側電流路と、
第3及び第4のスイッチ素子が直列に前記2つの定電流源の間に設けられて成り、該第3及び第4のスイッチ素子の接続点が第2の出力端子となる副出力側電流路と、
グリッチ補償回路とを備え、
前記グリッチ補償回路は、
前記第1の出力端子の電位、又は前記第1の出力端子に接続されたループフィルタ中の指定された節点の電位と、前記第2の出力端子の電位とを比較するコンパレータと、
外部から任意に指定される第1の時点における前記コンパレータの出力を第1の出力値として記憶し、前記第1の出力値に従って、充電又は放電の命令を出力し、前記第1の時点以降における前記コンパレータの出力と前記第1の出力値とを逐次比較し、それらが同一の値ではなくなった第2の時点で、充放電の停止命令を発行するラッチ回路と、
前記第2の出力端子と接地点との間に接続されるコンデンサと、
前記ラッチ回路の出力に応答して、前記コンデンサを充放電させる充放電器とを含むことを特徴とするチャージポンプ回路。 - 前記グリッチ補償回路において、
前記充放電器は、指定された正電圧を与える電源ラインと前記第2の出力端子との間に相互に並列に接続される複数の充電用スイッチと、接地ラインと前記第2の出力端子との間に相互に並列に接続される複数の放電用スイッチとを備え、
前記充放電器が、前記複数の充電用スイッチおよび放電用スイッチの内、少なくとも一部を、前記ラッチ回路から出力される充放電命令に従って制御するのか、又は開放状態とするのかを選択する回路を備えることを特徴とする請求項1記載のチャージポンプ回路。 - 前記グリッチ補償回路は、
前記コンパレータの入力端子の一方又は両方に対して、それぞれ指定された別の入力信号を与えるか、又は前記請求項1に記載の電位を与えるかを選択するための回路と、前記コンパレータの出力を取り出す出力端子とをさらに備え、前記コンデンサの充放電が停止されている前記第2の時点以降の期間中に、前記コンパレータを他の目的に利用できるようにしたことを特徴とする請求項1又は2記載のチャージポンプ回路。 - 前記請求項1〜3のいずれか1項に記載のチャージポンプ回路を用いることを特徴とするPLL回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195294A JP5218337B2 (ja) | 2009-08-26 | 2009-08-26 | チャージポンプ回路及びそれを用いるpll回路 |
US12/840,550 US8188777B2 (en) | 2009-08-26 | 2010-07-21 | Charge pump circuit and PLL circuit using the same |
EP10008303A EP2290821B1 (en) | 2009-08-26 | 2010-08-09 | Charge pump circuit and PLL circuit using the same |
AT10008303T ATE542299T1 (de) | 2009-08-26 | 2010-08-09 | Ladungspumpenschaltung und pll-schaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195294A JP5218337B2 (ja) | 2009-08-26 | 2009-08-26 | チャージポンプ回路及びそれを用いるpll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049736A JP2011049736A (ja) | 2011-03-10 |
JP5218337B2 true JP5218337B2 (ja) | 2013-06-26 |
Family
ID=43107063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195294A Active JP5218337B2 (ja) | 2009-08-26 | 2009-08-26 | チャージポンプ回路及びそれを用いるpll回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8188777B2 (ja) |
EP (1) | EP2290821B1 (ja) |
JP (1) | JP5218337B2 (ja) |
AT (1) | ATE542299T1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5959422B2 (ja) | 2012-11-30 | 2016-08-02 | 株式会社東芝 | クロック再生回路、受光回路、光結合装置、並びに周波数シンセサイザ |
JP6286927B2 (ja) * | 2013-08-20 | 2018-03-07 | 株式会社三洋物産 | 遊技機 |
KR102298158B1 (ko) | 2014-08-25 | 2021-09-03 | 삼성전자주식회사 | 반도체 장치와 이를 포함하는 위상 동기 회로 |
US9438254B1 (en) * | 2015-05-21 | 2016-09-06 | Stmicroelectronics International N.V. | Charge pump circuit for a phase locked loop |
US9906227B2 (en) * | 2015-08-13 | 2018-02-27 | Maxlinear, Inc. | Method and system for a sampled loop filter in a phase locked loop (PLL) |
CN110299177B (zh) * | 2019-07-04 | 2021-01-19 | 合肥联诺科技有限公司 | 一种减小读操作电压抖动的电荷补偿电路及存储器结构 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL89120A (en) * | 1988-02-17 | 1992-08-18 | Mips Computer Systems Inc | Circuit synchronization system |
US5101117A (en) * | 1988-02-17 | 1992-03-31 | Mips Computer Systems | Variable delay line phase-locked loop circuit synchronization system |
KR100555471B1 (ko) * | 1998-07-29 | 2006-03-03 | 삼성전자주식회사 | 적응적으로 전류 옵셋을 제어하는 전하 펌프 |
US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
JP3583646B2 (ja) * | 1999-03-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 位相同期回路 |
US6611161B1 (en) * | 2001-11-06 | 2003-08-26 | National Semiconductor Corporation | Charge pump circuit for a high speed phase locked loop |
KR100422578B1 (ko) * | 2001-12-06 | 2004-03-16 | 주식회사 하이닉스반도체 | 지터 감소된 차지 펌프 회로 |
US6664829B1 (en) * | 2002-09-04 | 2003-12-16 | National Semiconductor Corporation | Charge pump using dynamic charge balance compensation circuit and method of operation |
US7439784B2 (en) * | 2006-12-29 | 2008-10-21 | Mediatek Inc. | Charge pump for reducing current mismatch |
US7701271B1 (en) * | 2007-09-24 | 2010-04-20 | Ozmo, Inc. | High linearity charge pump method and apparatus |
US7804343B2 (en) * | 2008-03-26 | 2010-09-28 | Infineon Technologies Ag | Disturbance suppression capable charge pump |
-
2009
- 2009-08-26 JP JP2009195294A patent/JP5218337B2/ja active Active
-
2010
- 2010-07-21 US US12/840,550 patent/US8188777B2/en active Active
- 2010-08-09 EP EP10008303A patent/EP2290821B1/en active Active
- 2010-08-09 AT AT10008303T patent/ATE542299T1/de active
Also Published As
Publication number | Publication date |
---|---|
US20110050302A1 (en) | 2011-03-03 |
EP2290821B1 (en) | 2012-01-18 |
EP2290821A1 (en) | 2011-03-02 |
JP2011049736A (ja) | 2011-03-10 |
ATE542299T1 (de) | 2012-02-15 |
US8188777B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6960949B2 (en) | Charge pump circuit and PLL circuit using same | |
US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
US7292079B2 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
JP5218337B2 (ja) | チャージポンプ回路及びそれを用いるpll回路 | |
US7719331B2 (en) | PLL circuit | |
US8212596B2 (en) | PLL circuit | |
CN107534436B (zh) | 用于在集成电路中实施充电/放电开关的电路和方法 | |
CN211830580U (zh) | 浮动电源供电的轨对轨超低失配电荷泵电路 | |
US7061290B2 (en) | PLL circuit with simulation components to reduce phase offset | |
TWI302058B (en) | Power management for low-jitter phase-locked loop in portable application | |
JPH11243327A (ja) | パルスデューティ補正回路 | |
KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
JP6768617B2 (ja) | チャージポンプ回路 | |
JP2011130518A (ja) | チャージポンプ回路 | |
JP2002330067A (ja) | チャージポンプ回路および位相同期ループ回路 | |
JP4103604B2 (ja) | 半導体集積回路 | |
JP5799828B2 (ja) | 位相ロックループ回路 | |
JP3780143B2 (ja) | Dllシステム | |
JP5020721B2 (ja) | 位相ロックループ回路 | |
TWI657664B (zh) | 電路開關的二階段開關方法 | |
CN216451288U (zh) | 双模式开关频率控制电路 | |
CN115051692B (zh) | 一种宽电源范围的频率信号发生器及调频方法 | |
JP2000165235A (ja) | チャージポンプ回路及びこれを用いたpll周波数シンセサイザ回路 | |
JP2010157923A (ja) | クロック生成回路 | |
TWI678072B (zh) | 振盪電路裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5218337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |