TWI678072B - 振盪電路裝置 - Google Patents

振盪電路裝置 Download PDF

Info

Publication number
TWI678072B
TWI678072B TW105134463A TW105134463A TWI678072B TW I678072 B TWI678072 B TW I678072B TW 105134463 A TW105134463 A TW 105134463A TW 105134463 A TW105134463 A TW 105134463A TW I678072 B TWI678072 B TW I678072B
Authority
TW
Taiwan
Prior art keywords
circuit
current
constant current
switch
frequency
Prior art date
Application number
TW105134463A
Other languages
English (en)
Other versions
TW201725866A (zh
Inventor
高田幸輔
Kosuke TAKADA
Original Assignee
日商艾普凌科有限公司
Ablic Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司, Ablic Inc. filed Critical 日商艾普凌科有限公司
Publication of TW201725866A publication Critical patent/TW201725866A/zh
Application granted granted Critical
Publication of TWI678072B publication Critical patent/TWI678072B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種振盪電路裝置，在檢測出所輸入的基準信號而從自由振盪狀態轉變為PLL動作時，抑制輸出信號CLK的頻率變動而平滑地同步，從而獲得穩定的輸出信號CLK。本發明採用下述構成，即，在自由振盪狀態下，由連接濾波器電路的一端的V/I轉換元件與緩衝器電路構成負反饋電路，從而可對濾波器電路內的電容進行急速充電，以使得在剛剛轉變為PLL動作之後，輸出信號CLK便可從與自由振盪狀態下的頻率相等的頻率開始。

Description

振盪電路裝置
本發明是有關於一種包含相位同步電路（鎖相廻路（phase locked loop）電路，以下稱作PLL電路）的振盪電路裝置，所述相位同步電路對所輸入的基準信號除了進行反饋（feedback）控制以外，還控制相位。
以往，已知有一種振盪電路裝置，其在未輸入來自外部的基準信號的情況下，於內部生成輸出振盪信號，而在從外部輸入有基準信號的情況下，檢測所述基準信號，並以PLL電路來控制相位而輸出振盪信號。
圖4中示出以往的振盪電路裝置400的電路圖。 以往的振盪電路裝置400具備電源端子101、接地端子102、定電流電路171、定電流電路172、P通道金屬氧化物半導體（P channel Metal Oxide Semiconductor，PMOS）電晶體（transistor）122、開關（switch）150、開關151、開關154、反相器（inverter）電路153、電流控制振盪器113、分頻電路114、相位頻率比較器111、電荷泵（charge pump）電路112、脈波（pulse）檢測電路110以及濾波器（filter）電路174。定電流電路171具備PMOS電晶體120及第1電流源140。定電流電路172具備PMOS電晶體121及N通道金屬氧化物半導體（N channel Metal Oxide Semiconductor，NMOS）電晶體131。濾波器電路174具備電容161。
如上所述的振盪電路裝置400具有以如下的動作來進行振盪信號切換的功能。
在未從外部向REF端子103輸入基準信號REF的第1模式（mode）下，脈波檢測電路110輸出LOW，開關150、開關154導通，開關151斷開。PMOS電晶體120、PMOS電晶體122經由開關150而構成電流鏡（current mirror）電路，因此各自的汲極（drain）電流I1與電流I3為成比例的電流。而且，電流I1等於第1電流源140的電流IB1，結果，電流控制振盪器113從CLK端子輸出與電流IB1成比例的頻率的輸出信號CLK。在無從外部向REF端子103輸入的基準信號REF，而獨立於外部來振盪的狀態（定義為自由振盪狀態）下，由於開關151斷開，因此定電流電路172不會對電流I1、電流I3造成影響。而且，由於PMOS電晶體120、PMOS電晶體121經由開關150而構成電流鏡電路，因此各自的汲極電流I1與電流I2為成比例的電流。此時，由於開關154導通，因此NMOS電晶體131的閘極（gate）與汲極連接，基於電流I2的電荷被充電至電容161。隨後，在NMOS電晶體131的閘極，產生由電流I2與NMOS電晶體131的特性所決定的閘極電壓，對電容的充電結束，並且電流I2流至NMOS電晶體131。
當向REF端子103輸入基準信號REF而成為第2模式時，脈波檢測電路110檢測到基準信號REF而輸出HIGH，使開關150、開關154斷開，使開關151導通。此時，利用相位頻率比較器111、電荷泵電路112、濾波器電路174、定電流電路172、電流控制振盪器113及分頻電路114，用於調整基準信號REF的相位的PLL電路開始動作。作為V/I轉換元件發揮功能的NMOS電晶體131對電荷泵電路112的輸出電壓VCP進行V/I轉換而生成汲極電流，並供給至PMOS電晶體121。由於PMOS電晶體121、PMOS電晶體122構成電流鏡電路，因此各自的汲極電流I2與電流I3為成比例的電流。恆定狀態下的電流I2藉由普遍所知的PLL電路的負反饋動作而受到控制以使基準信號REF的頻率與分頻電路114的輸出即反饋信號FB_CLK的頻率變得相等。電流控制振盪器113從CLK端子輸出與電流I2成比例的頻率的輸出信號CLK。
專利文獻1中示出了一種技術，對PLL電路附加定電流電路，對濾波器電路的電容進行充電。 現有技術文獻 專利文獻
專利文獻1：美國專利第8174332號說明書
[發明所欲解決之課題] 然而，以往的振盪電路裝置400存在下述課題，即，由於電容161的充電是以定電流來進行，因此與電容值/定電流值成比例的充電時間變長。因此，在圖4的以往的振盪電路裝置400中，當在電容的充電過程中輸入基準信號REF而從第1模式切換至第2模式時，輸出信號CLK有時會低於所需的頻率範圍，而存在接收所述信號的外部機器誤動作的危險性。
圖5（a）至圖5（d）是用於對以往的振盪電路裝置400中的狀態變化進行說明的時序圖。 圖5（a）是對電源端子101施加的電壓VDD的時間推移，圖5（b）是電荷泵電路112的輸出電壓VCP的時間推移，圖5（c）是對REF端子103輸入的基準信號REF的頻率的時間推移，圖5（d）是從CLK端子獲得的輸出信號CLK的頻率的時間推移。
如圖5（a）所示，當在時間t0施加電壓VDD時，圖5（b）的電壓VCP因第1模式的動作而從0 V呈直線線形地上升。隨後，如圖5（c）般，當在時間t1輸入基準信號REF時，振盪電路裝置轉變為第2模式。此時的電壓VCP為過渡狀態，因此從CLK端子獲得的輸出信號CLK將以由過渡狀態的電壓VCP的值所決定的頻率而輸出，結果，如圖5（d）所見，CLK端子的輸出信號CLK的頻率暫時急遽下降。隨後，因PLL動作而電壓VCP上升，輸出信號CLK收斂為與基準信號REF的頻率相等的頻率。
本發明是鑒於所述課題而完成，提供一種振盪電路裝置，當檢測出所輸入的基準信號REF而從自由振盪狀態轉變為PLL動作時，可抑制輸出信號CLK的頻率變動而順利地同步。 [解決課題之手段]
為了解決以往的課題，本發明的振盪電路裝置採用如下所述的構成。 本發明採用下述構成，即，在自由振盪狀態下，由連接濾波器電路的一端的V/I轉換元件與緩衝器電路構成負反饋電路，從而可對濾波器電路內的電容進行急速充電，以使得在剛剛轉變為PLL動作之後，輸出信號CLK便可從與自由振盪狀態下的頻率相等的頻率開始。 [發明的效果]
本發明的振盪電路裝置可縮短對自由振盪狀態下的濾波器電路內的電容的充電時間，因此可抑制剛剛從自由振盪狀態切換為PLL動作之後的輸出信號的頻率變動。
以下，參照圖式來說明本發明的實施形態。 圖1是本實施形態的振盪電路裝置100的電路圖。 本實施形態的振盪電路裝置100具備電源端子101、接地端子102、REF端子103、CLK端子104、定電流電路171、定電流電路172、PMOS電晶體122、開關150及開關152、反相器電路153、電流控制振盪器113、分頻電路114、相位頻率比較器111、電荷泵電路112、脈波檢測電路110、濾波器電路174以及緩衝器電路175。定電流電路171具備PMOS電晶體120及第1電流源140。定電流電路172具備PMOS電晶體121、開關151及NMOS電晶體131。濾波器電路174具備電容161。緩衝器電路175具備NMOS電晶體130及第2電流源141。
脈波檢測器110檢測是否向REF端子103輸入有基準信號REF，並輸出信號DET。電流控制振盪器113輸出與所輸入的振盪用電流成比例的振盪頻率的信號。相位頻率比較器111對基準信號REF與反饋信號FB_CLK進行比較，並輸出其結果。電荷泵電路112基於相位頻率比較器111的輸出信號來輸出電壓VCP。緩衝器電路175使電容161更快地充電，即，將電壓VCP更快地提升至所需的值並使其穩定。相位頻率比較器111、電荷泵電路112、濾波器電路174、緩衝器電路175、定電流電路172、電流控制振盪器113及分頻電路114構成PLL電路，所述PLL電路用於對輸入至REF端子103的基準信號REF的相位進行調整。
接下來，對本實施形態的振盪電路裝置100的連接進行說明。 脈波檢測電路110的輸入端子連接於REF端子103，輸出端子連接於開關150、開關152的控制端子與反相器電路153的輸入端子。反相器電路153的輸出端子連接於開關151的控制端子。相位頻率比較器111的第1輸入端子連接於REF端子103，第2輸入端子連接於分頻電路114的輸出端子，輸出端子連接於電荷泵電路112的輸入端子。構成濾波器電路174的電容161的一端連接於電荷泵電路112的輸出端子，另一端連接於接地端子102。NMOS電晶體130的閘極連接於NMOS電晶體131的汲極與PMOS電晶體121的汲極，汲極連接於電源端子101，源極連接於開關152的一端與第2電流源141的一端。第2電流源141的另一端連接於接地端子102。開關152的另一端連接於電荷泵電路112的輸出端子。NMOS電晶體131的閘極連接於電荷泵電路112的輸出端子，源極連接於接地端子102。PMOS電晶體120的源極連接於電源端子101，閘極與汲極連接於開關150的一端與第1電流源140的一端。第1電流源140的另一端連接於接地端子102。PMOS電晶體121的源極連接於電源端子101，閘極連接於開關150的另一端。開關151的一端連接於PMOS電晶體121的閘極，另一端連接於PMOS電晶體121的汲極。PMOS電晶體122的源極連接於電源端子101，閘極連接於PMOS電晶體121的閘極，汲極連接於電流控制振盪器113的輸入端子。電流控制振盪器113的輸出端子連接於分頻電路114的輸入端子。
接下來，對本實施形態的振盪電路裝置100的動作進行說明。 首先，對未向REF端子103輸入基準信號REF的狀態的第1模式進行說明。
在第1模式下，脈波檢測電路110輸出表示未檢測到的信號DET，開關150、開關152導通，開關151斷開。定電流電路171使第一定電流源140的定電流IB1流動。由於PMOS電晶體122與PMOS電晶體120構成電流鏡電路，因此各自的汲極電流I1與電流I3為成比例的電流。例如，在PMOS電晶體120與PMOS電晶體122的尺寸比為1：1的情況下，電流I1與電流I3相等。電流控制振盪器113從CLK端子輸出與所輸入的電流I3即電流IB1成比例的頻率的輸出信號CLK。即，輸出信號CLK的頻率是由電流IB1的電流值或者PMOS電晶體120、PMOS電晶體122的尺寸比來任意決定。
而且，由於PMOS電晶體121與PMOS電晶體120構成電流鏡電路，因此各自的汲極電流I1與電流I2為成比例的電流。例如，在PMOS電晶體120與PMOS電晶體121的尺寸比為1：1的情況下，電流I1與電流I2相等。藉由該電流I2，NMOS電晶體130的閘極電壓VX上升，NMOS電晶體130導通。並且，藉由NMOS電晶體130的源極電流，電容161受到充電而電壓VCP上升。藉此，當利用閘極接收電壓VCP的NMOS電晶體131導通時，定電流電路172與緩衝器電路175構成負反饋電路。因此，成為NMOS電晶體131的閘極電壓的電壓VCP急遽被提升，以使NMOS電晶體131的汲極電流與電流I2變得相等。在隨後的恆定狀態下，緩衝器電路175的NMOS電晶體130的汲極電流與第二定電流源141的定電流IB2相等，第二定電流源141作為下拉元件進行動作。
如以上所說明般，本實施形態的振盪電路裝置100具備緩衝器電路175，因此在第1模式下，可更快地對電容161進行充電，即，可將電壓VCP更快地提升至所需的電壓值，因此可迅速使輸出信號CLK的頻率穩定。
接下來，對向REF端子103輸入有基準信號REF的狀態的第2模式進行說明。 當從第1模式變為第2模式時，脈波檢測電路110輸出表示檢測到的信號DET，使開關150、開關152斷開，並經由反相器電路153來使開關151導通。由於開關150斷開，因此定電流電路171從振盪電路裝置100分離。由於開關151斷開，因此緩衝器電路175從濾波器電路174分離。並且，由於開關151導通，因此PMOS電晶體121與PMOS電晶體122構成電流鏡電路，各自的汲極電流I2與電流I3為成比例的電流。例如，在PMOS電晶體121與PMOS電晶體122的尺寸比為1：1的情況下，電流I2與電流I3相等。
作為V/I轉換元件發揮功能的NMOS電晶體131對基於基準信號REF的振盪頻率而輸出的電荷泵電路112的輸出電壓VCP進行V/I轉換而生成汲極電流，並供給至PMOS電晶體121。恆定狀態下的電流I2藉由PLL電路的負反饋動作而受到控制，以使基準信號REF的頻率與分頻電路114的輸出即反饋信號FB_CLK的頻率變得相等。更具體而言，由相位頻率比較器111來對基準信號REF與反饋信號FB_CLK進行比較，從電荷泵電路112及濾波器電路174輸出電壓VCP，由NMOS電晶體131生成電流I2。因而，電流控制振盪器113從CLK端子輸出基於電壓VCP的頻率的輸出信號CLK。由於開關150斷開，因此定電流電路171不會對電流I2、電流I3造成影響。
圖2（a）至圖2（d）是用於對本實施形態的振盪電路裝置100中的狀態變化進行說明的時序圖，使用該圖2（a）至圖2（d）來說明本實施形態的效果。 圖2（a）是對電源端子101施加的電壓VDD的時間推移，圖2（b）是電荷泵電路112的輸出電壓VCP的時間推移，圖2（c）是對REF端子103輸入的基準信號REF的頻率的時間推移，圖2（d）是從CLK端子獲得的輸出信號CLK的頻率的時間推移。
如圖2（a）所示，當在時間t0施加電壓VDD時，由於未向REF端子103輸入基準信號REF，因此振盪電路裝置100以第1模式進行動作，藉由定電流電路172與緩衝器電路175的負反饋動作，輸出電壓VCP從0 V開始急速上升。
隨後，如圖2（c）般，當在時間t1輸入基準信號REF時，振盪電路裝置100轉變為第2模式。此時，電流控制振盪器113是藉由與已達到恆定值的電壓VCP相應的電流來動作，因此CLK端子的輸出信號CLK不會發生急遽的頻率下降。隨後，藉由PLL動作，輸出信號CLK的頻率收斂為與基準信號REF相等的頻率。
如以上所說明般，本實施形態的振盪電路裝置100採用下述構成，即，藉由利用定電流電路172來進行負反饋動作的緩衝器電路175的輸出，來提升濾波器電路174內的電容161的電壓，因此可縮短對電容161的充電期間，可抑制從自由振盪狀態剛剛切換為PLL動作之後的輸出頻率變動。
圖3是表示本實施形態的振盪電路裝置的另一構成的電路圖。 振盪電路裝置300是在濾波器電路174中具備電阻160的構成。 電阻160的一端連接於電荷泵電路112的輸出端子，另一端連接於電容161與開關152的另一端。
如此，作為PLL電路的相位補償，有時在濾波器電路174中設置電阻160。在此種濾波器電路174中，藉由將緩衝器電路175的輸出端子經由開關152而連接於電容161與電阻160之間，從而亦可獲得與所述同樣的效果。
如以上所說明般，本實施形態的振盪電路裝置可藉由相位補償電阻160的插入來改善頻率特性，並且藉由將緩衝器電路175的輸出端子連接於電容161，從而亦可容易地兼顧電容161的充電時間的縮短。藉此，可抑制從自由振盪狀態剛剛切換為PLL動作之後的輸出頻率的急遽下降，可防止連接於CLK端子的外部機器的誤動作。 另外，相對於該電容161，並不限於連接電阻，在連接其他元件的任何電路構成中，皆可獲得同樣的效果。
而且，當然，可將本發明的振盪電路裝置適用於使自由振盪狀態與從外部輸入的基準信號REF進行切換而動作的各種電子機器中。例如，在欲採用使直流/直流（Direct Current/Direct Current，DC/DC）轉換器（converter）的振盪頻率從外部自由變化的構成的情況下，藉由採用本發明的振盪電路裝置，可實現振盪信號的順利轉變，從而可提供穩定動作的DC/DC轉換器。
100、300‧‧‧振盪電路裝置
101‧‧‧電源端子
102‧‧‧接地端子
103‧‧‧REF端子
104‧‧‧CLK端子
110‧‧‧脈波檢測電路
111‧‧‧相位頻率比較器
112‧‧‧電荷泵電路
113‧‧‧電流控制振盪器
114‧‧‧分頻電路
120、121、122‧‧‧PMOS電晶體
130、131‧‧‧NMOS電晶體
140、141‧‧‧電流源
150、151、152、154‧‧‧開關
153‧‧‧反相器電路
160‧‧‧電阻
161‧‧‧電容
171、172‧‧‧定電流電路
174‧‧‧濾波器電路
175‧‧‧緩衝器電路
CLK‧‧‧輸出信號
DET‧‧‧信號
FB_CLK‧‧‧反饋信號
I1、I2、I3‧‧‧電流
IB1、IB2‧‧‧定電流
REF‧‧‧基準信號
t0、t1‧‧‧時間
VCP、VDD‧‧‧電壓
VX‧‧‧閘極電壓
圖1是表示本實施形態的振盪電路裝置的構成的電路圖。 圖2（a）至圖2（d）是表示本實施形態的振盪電路裝置中的輸出信號的時序圖。 圖3是表示本實施形態的振盪電路裝置的另一構成的電路圖。 圖4是表示以往的振盪電路裝置的構成的電路圖。 圖5（a）至圖5（d）是表示以往的振盪電路裝置中的輸出信號的時序圖。

Claims (3)

  1. 一種振盪電路裝置，包括： 振盪器，包含第一定電流電路、第二定電流電路、電流鏡電路及電流控制振盪器，所述第一定電流電路使第一定電流流動，所述第二定電流電路使第二定電流流動，所述電流鏡電路使與所述第一定電流或所述第二定電流成比例的振盪用電流流動，所述電流控制振盪器所輸出的振盪信號的頻率對應於所輸入的所述振盪用電流的電流值而發生變化； 鎖相廻路電路，包含相位頻率比較器、電荷泵電路、濾波器電路及分頻電路，且藉由所述電荷泵電路的輸出電壓來控制所述第二定電流，所述相位頻率比較器對從外部輸入的基準信號與所述振盪信號的相位進行比較，所述電荷泵電路輸入所述相位頻率比較器的輸出，所述濾波器電路包含輸入所述電荷泵電路的輸出的電容，所述分頻電路對所述電流控制振盪器的輸出進行分頻；以及 緩衝器電路，將所述第二定電流電路的輸出電壓設為輸入電壓，經由第一開關來對所述濾波器電路的所述電容進行充電， 所述振盪電路裝置在未輸入所述基準信號的第一模式下，輸出基於所述振盪器的所述第一定電流的振盪信號，在輸入有所述基準信號的第二模式下，輸出基於所述振盪器的所述第二定電流的振盪信號， 所述振盪電路裝置在所述第一模式下，使所述第一開關導通，藉此，所述電容藉由所述緩衝器電路的輸出電壓而受到充電， 在所述第二模式下，使所述第一開關斷開。
  2. 如申請專利範圍第1項所述的振盪電路裝置，其中 所述第一定電流電路包括串聯連接的第一P通道金屬氧化物半導體電晶體與定電流元件， 所述第二定電流電路包括串聯連接的第二P通道金屬氧化物半導體電晶體與第一N通道金屬氧化物半導體電晶體， 所述第一P通道金屬氧化物半導體電晶體的閘極經由第二開關而與所述第二P通道金屬氧化物半導體電晶體連接，所述第一N通道金屬氧化物半導體電晶體的閘極連接於所述濾波器電路， 在所述第一模式下，所述第二開關導通，藉此，所述第二定電流電路生成與所述第一定電流電路的電流成比例的電流， 在所述第二模式下，所述第二開關斷開，藉此，生成基於所述基準信號的頻率與所述振盪信號的頻率的相位差的電流。
  3. 如申請專利範圍第2項所述的振盪電路裝置，包括： 脈波檢測電路，對輸入有所述基準信號的情況進行檢測， 所述脈波檢測電路根據輸出信號來控制所述第一開關與所述第二開關。
TW105134463A 2015-11-11 2016-10-26 振盪電路裝置 TWI678072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-221430 2015-11-11
JP2015221430A JP6559548B2 (ja) 2015-11-11 2015-11-11 発振回路装置

Publications (2)

Publication Number Publication Date
TW201725866A TW201725866A (zh) 2017-07-16
TWI678072B true TWI678072B (zh) 2019-11-21

Family

ID=58664324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134463A TWI678072B (zh) 2015-11-11 2016-10-26 振盪電路裝置

Country Status (5)

Country Link
US (1) US10056910B2 (zh)
JP (1) JP6559548B2 (zh)
KR (1) KR20170055422A (zh)
CN (1) CN106685416A (zh)
TW (1) TWI678072B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174332B1 (en) * 2005-06-07 2012-05-08 Cypress Semiconductor Corporation Phase lock loop pre-charging system and method
US8446139B2 (en) * 2009-10-02 2013-05-21 Sony Corporation Current source, electronic apparatus, and integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
JP3356136B2 (ja) * 1999-10-19 2002-12-09 日本電気株式会社 Ｐｌｌ回路
JP2001156759A (ja) * 1999-11-24 2001-06-08 Hitachi Ltd シリアル送受信回路
US6300838B1 (en) * 1999-12-22 2001-10-09 International Business Machines Corporation Method and apparatus for derivative controlled phase locked loop systems
US7019569B2 (en) * 2004-07-09 2006-03-28 Faraday Technology Corp. Method of implementing multi-transfer curve phase lock loop
US8143957B2 (en) * 2006-01-11 2012-03-27 Qualcomm, Incorporated Current-mode gain-splitting dual-path VCO
JP2008042339A (ja) * 2006-08-02 2008-02-21 Renesas Technology Corp 半導体装置
JP2008072166A (ja) * 2006-09-12 2008-03-27 Sony Corp 位相同期回路および電子機器
JP2008072272A (ja) * 2006-09-13 2008-03-27 Nec Electronics Corp Ｐｌｌ回路
JP4512642B2 (ja) * 2006-10-12 2010-07-28 パナソニック株式会社 Ｐｌｌ回路
JP2008278016A (ja) * 2007-04-26 2008-11-13 Nec Electronics Corp Ｐｌｌ回路及びそれを用いた周波数設定回路
JP4991385B2 (ja) * 2007-05-09 2012-08-01 セイコーＮｐｃ株式会社 Ｐｌｌ回路
JP2010035098A (ja) * 2008-07-31 2010-02-12 Sony Corp 位相同期回路並びに記録再生装置および電子機器
JP2010252094A (ja) * 2009-04-16 2010-11-04 Renesas Electronics Corp Ｐｌｌ回路
US8169265B2 (en) * 2009-04-29 2012-05-01 Mediatek Inc. Phase lock loop circuits
CN101944910B (zh) * 2009-07-07 2017-03-22 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
US8432204B1 (en) * 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL
CN103731099A (zh) * 2012-10-11 2014-04-16 联发科技（新加坡）私人有限公司 电压至电流转换器及压控振荡器
JP2015167346A (ja) * 2014-02-17 2015-09-24 凸版印刷株式会社 Ｐｌｌ回路
US9374099B2 (en) * 2014-03-25 2016-06-21 Mediatek Inc. Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174332B1 (en) * 2005-06-07 2012-05-08 Cypress Semiconductor Corporation Phase lock loop pre-charging system and method
US8446139B2 (en) * 2009-10-02 2013-05-21 Sony Corporation Current source, electronic apparatus, and integrated circuit

Also Published As

Publication number Publication date
US20170134029A1 (en) 2017-05-11
JP6559548B2 (ja) 2019-08-14
JP2017092738A (ja) 2017-05-25
US10056910B2 (en) 2018-08-21
TW201725866A (zh) 2017-07-16
CN106685416A (zh) 2017-05-17
KR20170055422A (ko) 2017-05-19

Similar Documents

Publication Publication Date Title
US8988157B2 (en) Oscillation circuit and semiconductor integrated circuit including the same
JP5448870B2 (ja) Ｐｌｌ回路
US7292079B2 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
US7961055B2 (en) PLL circuit and oscillator device
US9502970B2 (en) Charge pump with suppressed feedthrough effect
US7292078B2 (en) Phase locked loop integrated circuits having fast locking characteristics and methods of operating same
JP2012129789A (ja) Ｐｌｌ回路
US8786334B2 (en) Lock detection circuit and phase-locked loop circuit including the same
KR101208565B1 (ko) 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
JP2006165680A (ja) Ｐｌｌ回路
KR20100094859A (ko) 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프
JP5053413B2 (ja) 同期回路
TWI678072B (zh) 振盪電路裝置
US10200048B2 (en) Phase-locked loop (PLL) circuit
US9407137B2 (en) Charge pump circuit and PLL circuit
WO2014150581A1 (en) Current-mode buffer with output swing detector for high frequency clock interconnect
CN111147048B (zh) 弛缓震荡电路
CN108631774B (zh) 锁相环及其启动电路、启动方法
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
US10483845B2 (en) Charge pump having level-shifting mechanism
JP2015115928A (ja) 遅延同期ループ回路
TWI657664B (zh) 電路開關的二階段開關方法
JP5751101B2 (ja) Ｐｌｌ回路
US20220052702A1 (en) Oscillator circuit and phase locked loop

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees