JP4512642B2

JP4512642B2 - Ｐｌｌ回路

Info

Publication number: JP4512642B2
Application number: JP2007540007A
Authority: JP
Inventors: 和昭曽川; 雅善木下; 祐嗣山田; 淳二中塚
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-10-12
Filing date: 2007-03-29
Publication date: 2010-07-28
Anticipated expiration: 2027-03-29
Also published as: CN101361271B; CN101361271A; WO2008044350A1; JPWO2008044350A1; US20090295489A1; US7808326B2

Description

本発明は、電圧制御発振器の発振特性の評価機能を有するＰＬＬ回路（位相同期回）路に関するものである。

電圧制御発振器（以下、ＶＣＯ）の発振特性の評価回路を有するＰＬＬ回路の従来構成図を図１１に示す。

図１１において、１は位相比較器、２はチャージポンプ回路、３はループフィルタ、４は電圧制御発振器（以下、ＶＣＯ）、５は分周回路、７はテスト制御信号、６４、６５は前記テスト制御信号７によって制御されるスイッチ、６は入力信号、８はＶＣＯ入力制御端子である。ＰＬＬ回路は、位相比較器１、チャージポンプ回路２、ループフィルタ３、ＶＣＯ４、分周回路５がループ状に接続されて構成されている。ここで、ＶＣＯ４の入力６７は、テスト制御信号７によって制御されるスイッチ６４を介してＶＣＯ入力制御端子８、テスト制御信号７によって制御されるスイッチ６５を介してループフィルタ３に接続されている。前記ＶＣＯ４は、電圧電流変換回路４ａと電流制御発振器４ｂとを備える。

以上のように構成されたＰＬＬ回路について、以下に動作を説明する。

図１１において、ＰＬＬ回路として動作する場合は、テスト制御信号７により、スイッチ６４がＯＦＦ、スイッチ６５がＯＮとなり、ＶＣＯ４の入力６７は、ループフィルタ３に接続される。これにより位相比較器１、チャージポンプ２、ループフィルタ３、ＶＣＯ４、分周回路５がループ状に接続されＰＬＬ回路として動作する。

次に、図１１において、ＶＣＯ４の発振特性の評価する場合には、テスト制御信号７により、スイッチ６４がＯＮ、スイッチ６５がＯＦＦとなり、ＶＣＯ４の入力６７は、ＶＣＯ入力制御端子８に接続される。これにより、ＶＣＯ４はＰＬＬ回路を構成するループから切り離され、ＶＣＯ入力制御端子８から入力される電圧により出力周波数が制御される。すなわち、ＶＣＯ４の発振特性を評価することが可能となる。

このような従来の構成を持つＰＬＬ回路としては、例えば特許文献１に記載されたものが知られている。特許文献１においては、上述した構成によりＶＣＯの発振特性をモニタし、ＶＣＯの発振特性を自動的に調整するために用いられている。
特開平１１−１９５９８３号公報（第９−１１頁）

しかしながら、前記従来のＰＬＬ回路では、そのＰＬＬ回路の出力である出力周波数がほぼ一定値となるロック状態においては、ループフィルタ３の出力部分はハイインピーダンス状態となるが、このハイインピーダンス状態のループフィルタ３の出力部分に選択スイッチ６４が接続されているため、ループフィルタ３のハイインピーダンス状態にある出力部分から前記スイッチ６４を経て微弱な電流が漏れ、この微弱なリーク電流に起因して、前記ループフィルタ３の出力電圧（ＶＣＯ４の入力６７の電圧）が変動し、この変動に伴いＰＬＬ回路の出力周波数も変動して、出力周波数を一定値に精度良く制御できないという問題点があることが判った。

本発明は、前記従来の問題点を解決するものであり、その目的は、ＶＣＯの発振特性の評価機能を有し、且つ出力周波数の変動を増加させないＰＬＬ回路を提供することにある。

前記目的を達成するために、本発明では、従来のようにＰＬＬ回路のロック状態でハイインピーダンス状態となるループフィルタの出力部分に選択スイッチを設ける構成を採用しないこととする。

すなわち、請求項１記載の発明のＰＬＬ回路は、位相比較器、チャージポンプ回路、ループフィルタ、電圧制御発振器、及び分周回路により構成されるＰＬＬ回路において、前記電圧制御発振器は、少なくとも２つの入力端子と、前記２つの入力端子の各々の電圧を電流に変換する２個の電圧電流変換回路と、前記２個の電圧電流変換回路の何れか一方を選択する選択回路と、前記選択回路により選択された電圧電流変換回路の出力電流により発振周波数が変化する発振器とを備え、前記電圧制御発振器の少なくとも１つの入力端子が前記ループフィルタに接続され、他の少なくとも１つの入力端子は、前記電圧制御発振器の評価のための入力端子となっていることを特徴とする。

請求項２記載の発明は、前記請求項１記載のＰＬＬ回路において、前記電圧電流変換回路は、ゲートを入力端子、ソースをグランド端子、ドレインを出力端子としたＮチャンネルトランジスタにより構成されていることを特徴とする。

請求項３記載の発明は、前記請求項１記載のＰＬＬ回路において、前記電圧電流変換回路は、ゲートを入力端子、ソースを電源端子、ドレインを出力端子としたＰチャンネルトランジスタにより構成されていることを特徴とする。

請求項４記載の発明は、前記請求項１記載のＰＬＬ回路において、前記電圧電流変換回路は、前記２つの入力端子のうち一方を負極側入力とする演算増幅器と、ゲートを前記演算増幅器の出力側に、ソースを電源端子に、ドレインを前記演算増幅器の正極側入力に接続したＰチャンネルトランジスタと、前記Ｐチャンネルトランジスタのドレインとグランド端子との間に接続された抵抗と、ゲートを前記演算増幅器の出力側に、ソースを電源端子に接続し、ドレインを出力端子としたＰチャンネルトランジスタとにより構成されていることを特徴とする。

請求項５記載の発明は、前記請求項４記載のＰＬＬ回路において、前記電圧電流変換回路において、前記ループフィルタに接続された入力端子が負極側入力に接続された演算増幅器には、この演算増幅器の正極側入力に接続されたループフィルタ電圧のモニタ端子を有することを特徴とする。

請求項６記載の発明は、前記請求項１〜４の何れか１項に記載のＰＬＬ回路において、前記チャージポンプ回路は、充電電流源と、放電電流源と、前記充電電流源と前記チャージポンプ回路の出力側との間に接続されるスイッチと、前記放電電流源と前記チャージポンプ回路の出力との間に接続されるスイッチと、前記チャージポンプ回路の出力側に入力が接続されるユニティゲインバッファと、前記充電電流源と前記ユニティゲインバッファの出力側との間に接続されるスイッチと、前記放電電流源と前記ユニティゲインバッファの出力側との間に接続されるスイッチとにより構成され、前記チャージポンプ回路を構成するユニティゲインバッファの出力側は前記ループフィルタ電圧のモニタ端子とされていることを特徴とする。

請求項７記載の発明は、前記請求項１〜６の何れか１項に記載のＰＬＬ回路において、前記チャージポンプ回路の出力状態を制御して、前記ループフィルタの電圧をグランド電圧又は電源電圧に制御する制御回路を備えることを特徴とする。

請求項８記載の発明は、前記請求項７記載のＰＬＬ回路において、前記チャージポンプ回路は、前記制御回路により前記ループフィルタの電圧をグランド電圧又は電源電圧に制御するに際し、充放電電流を増加させる機能を持つことを特徴とする。

請求項９記載の発明のＰＬＬ回路は、前記請求項１記載の発明のＰＬＬ回路と対応する特別の技術的特徴として、位相比較器と、チャージポンプ回路と、ループフィルタと、電圧制御発振器と、分周回路とにより構成されるＰＬＬ回路において、前記チャージポンプ回路は、充電電流源と、放電電流源と、前記充電電流源と前記チャージポンプ回路の出力との間に接続されるスイッチと、前記放電電流源と前記チャージポンプ回路の出力との間に接続されるスイッチと、前記チャージポンプ回路の出力に入力が接続されるユニティゲインバッファと、前記充電電流源と前記ユニティゲインバッファの出力との間に接続されるスイッチと、前記放電電流源と前記ユニティゲインバッファの出力との間に接続されるスイッチとを備え、更に、他のスイッチを介して前記充電電流源と放電電流源とに並列に接続された２つの可変抵抗器を備え、前記ループフィルタの出力側は前記電圧制御発振器にスイッチを介さずに直接に接続されていて、前記他のスイッチにより前記充電電流源と放電電流源とを切り離して前記２個の可変抵抗器に切り替えた際に、前記２個の可変抵抗器の抵抗比率を制御することにより、前記ループフィルタに任意の電圧を印加して、前記電圧制御発振器を評価する機能を有することを特徴とする。

請求項１０記載の発明は、前記請求項９記載のＰＬＬ回路において、前記チャージポンプ回路のユニティゲインバッファの出力は、前記ループフィルタの電圧をモニタするモニタ端子とされていることを特徴とする。

以上により、本発明では、選択回路が２個の電圧電流変換回路の後段、即ち、電圧制御発振器の内部の電流バイアスされた箇所に配置されるので、従来のようにループフィルタのハイインピーダンス状態の出力部分に、電圧制御発振器の発振特性評価用の入力端子側に切換選択する選択スイッチを配置する必要がない。よって、従来のように選択スイッチからの微弱なリーク電流よるループフィルタの出力電圧の時間変動を完全に排除でき、出力周波数の時間変動を有効に抑制することができる。

特に、本発明では、２個の電圧電流変換回路の電圧電流変換特性を簡単に同一特性にできるので、通常動作時と発振特性の評価時とで使用する電圧電流変換回路が異なっても、電圧制御発振器の発振特性を精度良く評価することが可能である。

また、本発明では、線形性の良い電圧電流変換回路を得ることができる。

更に、本発明では、新たな回路の追加なしでＰＬＬ動作時のループフィルタの電位の観測が可能となる。

加えて、本発明では、ループフィルタの電位をグランド電圧又は電源電圧にした場合の電圧制御発振器の発振範囲の検査やＰＬＬ回路の引込動作の検査が可能となる。

また、本発明では、ループフィルタの電位をグランド電圧又は電源電圧に制御した場合に、チャージポンプ回路の充放電電流を増加させて、ループフィルタの電位を一層早くグランド電圧又は電源電圧に制御できるので、電圧制御発振器の発振範囲の検査やＰＬＬ回路の引込動作の検査を効果的に時間短縮できる。

更に、本発明では、充電電流源と放電電流源とを２個の可変抵抗器に切り換え、この両可変抵抗器の抵抗値を変更することにより、ループフィルタに任意の電圧を印加して、電圧制御発振器の入力電圧に対する発振特性を評価することが可能となる。従って、従来のようにループフィルタのハイインピーダンス状態の出力部分に、電圧制御発振器の発振特性評価用の入力端子側に切換選択する選択スイッチを配置する必要がない。よって、従来のように選択スイッチからの微弱なリーク電流よるループフィルタの出力電圧の時間変動を完全に排除でき、出力周波数の時間変動を有効に抑制することができる。

加えて、本発明では、新たな回路の追加なしで、ＰＬＬ動作時にループフィルタ電圧をモニタしたり、チャージポンプ回路でループフィルタに電圧を印加した際の電圧を確認することが可能となる。

以上説明したように、本発明のＰＬＬ回路によれば、従来のようにループフィルタのハイインピーダンス状態の出力部分に、電圧制御発振器の発振特性評価用の入力端子側に切換選択する選択スイッチを配置する必要がないので、従来の選択スイッチからの微弱なリーク電流よるループフィルタの出力電圧の時間変動を完全に排除でき、出力周波数の時間変動を有効に抑制することができる効果を奏する。

以下、本発明の実施形態におけるＰＬＬ回路について、図面を参照しながら説明する。

（実施形態１）
図１は本発明の実施形態１におけるＰＬＬ回路の構成図である。

図１において、ＰＬＬ回路は、入力信号６とＶＣＯ４の出力を分周回路５で分周した信号との位相差を検出する位相比較器１と、位相比較器１で検出された位相差信号に応じた電荷をループフィルタ３に供給するチャージポンプ回路２と、チャージポンプ回路２の出力信号を平滑化するループフィルタ３と、ループフィルタ３の電圧により発振周波数が制御されるＶＣＯ４と、ＶＣＯ４の出力を分周する分周回路５とがループ状に接続されて構成される。ここで、ＶＣＯ４は、２つの入力端子と、これらの入力端子の各々に電圧を電流に変換する２個の電圧電流変換回路４０、４１と、両電圧電流変換回路４０、４１の何れか一方の出力電流をテスト制御信号７により選択する選択回路４２と、選択回路４２で選択された電流により発振周波数が制御されるＣＣＯ（電流制御発振器）４５とから構成されている。そして、ＶＣＯ４の２つの入力端子のうちの１つがループフィルタ３に接続され、一方は、ＶＣＯ入力制御端子８に接続される構成になっている。尚、ここでは、ＶＣＯ４の入力端子を２つとしたが、３つ以上設けても良い。

以上のような構成において、ＰＬＬ回路として動作する場合は、テスト制御信号７により選択回路４２のスイッチ４３がＯＦＦ、スイッチ４４がＯＮとなり、ループフィルタ３に接続された電圧電流変換回路４１の出力電流が選択回路４２により選択される。これにより、ＶＣＯ４の発振周波数は、ループフィルタ３の電圧により制御されることになり、ＰＬＬ回路として動作する。

次に、ＶＣＯ４の発振特性の評価する場合には、テスト制御信号７により選択回路４２のスイッチ４３がＯＮ、スイッチ４４がＯＦＦとなり、ＶＣＯ入力制御端子８に接続された電圧電流変換回路４０の出力電流が選択回路４１により選択される。これにより、ＶＣＯ４は、ＶＣＯ入力制御端子８により制御されることとなり、ループフィルタ３の電圧とは無関係となる。すなわち、ＶＣＯ入力制御端子８に任意の電圧を印加し、ＶＣＯ４の発振特性を評価することが可能となる。

以上のような構成により、本実施形態では、ＶＣＯ４の発振特性を評価するための選択スイッチ４２が電圧制御発振器４内の２個の電圧電流変換回路４０、４１の後段に配置されているので、従来のようにＶＣＯ４の発振特性を評価するためのＶＣＯ入力制御端子８をハイインピーダンス状態となるループフィルタ３にスイッチを介して接続する必要がない。従って、ループフィルタ３に追加する発振特性評価用の選択スイッチからの微弱なリーク電流よるループフィルタ電圧の時間変動を完全に排除でき、出力周波数の時間変動を抑制することができる。

ここで、図１におけるＶＣＯ４の電圧電流変換回路４０、４１と選択回路４２の構成例を図２、図３に示す。

図２では、電圧電流変換回路４０、４１は、ゲートを入力端子、ソースをグランド端子、ドレインを出力端子としたＮチャンネルトランジスタ（以下、ＮＴｒ）で構成されている。また、選択回路４２は、ＶＣＯ入力制御端子８が入力となる電圧電流変換回路４０に接続されたＮＴｒスイッチ４８と、ループフィルタ３が入力となる電圧電流変換回路４１に接続されたＮＴｒスイッチ４９、及び、Ｐチャンネルトランジスタ（以下、ＰＴｒ）４６、４７で構成された電流折り返しのためのカレントミラー回路で構成されている。

図２のＶＣＯ４の構成では、ＰＬＬ回路として動作する場合は、テスト制御信号７により、ＮＴｒスイッチ４８がＯＦＦ、ＮＴｒスイッチ４９がＯＮとなり、ＶＣＯ４の発振特性の評価する場合には、テスト制御信号７により、ＮＴｒスイッチ４８がＯＮ、ＮＴｒスイッチ４９がＯＦＦとなるように動作する。尚、ＮＴｒスイッチ４８、４９は、ＣＭＯＳスイッチ、ＰＴｒスイッチでも良い。また、ＰＴｒ４６、４７で構成されたカレントミラーが不要な構成としても良い。

次に、図３において、電圧電流変換回路４０、４１は、ゲートを入力端子、ソースを電源端子、ドレインを出力端子としたＰＴｒにより構成されている。また、選択回路４２は、ＶＣＯ入力制御端子８が入力となる電圧電流変換回路４０に接続されたＰＴｒスイッ５０と、ループフィルタ３が入力となる電圧電流変換回路４１に接続されたＰＴｒスイッチ５１とにより構成されている。図３のＶＣＯ４の構成では、ＰＬＬ回路として動作する場合は、テスト制御信号７により、ＰＴｒスイッチ５０がＯＦＦ、ＰＴｒスイッチ５１がＯＮとなり、ＶＣＯ４の発振特性の評価する場合には、テスト制御信号７により、ＰＴｒスイッチ５０がＯＮ、ＰＴｒスイッチ５１がＯＦＦとなるように動作する。尚、ＰＴｒスイッチ５０、５１は、ＣＭＯＳスイッチ、ＮＴｒスイッチでも良い。

以上のような図２及び図３の構成において、ＶＣＯ入力制御端子（ＶＣＯの発振特性評価の入力端子）８側に切り替えるための選択回路４２は、電圧制御発振器４の内部の電流バイアスされた箇所に配置されているので、従来のようにループフィルタ３のハイインピーダンス状態の出力部分に選択スイッチを配置する必要がない。よって、従来のように選択スイッチからの微弱なリーク電流よるループフィルタの出力電圧の時間変動を完全に排除でき、出力周波数の時間変動を有効に抑制することができる。

しかも、前記図２及び図３の構成において、電圧電流変換回路４０、４１は、ＮＴｒのみ又はＰＴｒのみで構成できる。従って、ＮＴｒ又はＰＴｒのみを近接配置するだけで容易に同一の電圧電流特性を得ることができる。その結果、通常動作時と発振特性の評価時とで使用する電圧電流変換回路は異なるものの、その２つの電圧電流変換回路４０、４１が同一の電圧電流変換特性を持つので、電圧制御発振器４の特性を精度良く評価することが可能である。

（実施形態２）
以下、本発明の実施形態２におけるＰＬＬ回路について、図面を参照しながら説明する。

図４は本発明の実施形態２におけるＰＬＬ回路の構成図である。

図４において、実施形態１の構成と同様の構成を有するものについては、同一符号を付し、その説明を省略する。

図４において、実施形態１と相違する点は、電圧電流変換回路４０、４１が、電圧電流変換回路の入力端子を負極側の入力信号とする演算増幅器５２と、ゲート端子が前記演算増幅器５２の出力に、ソース端子が電源に、ドレイン端子が前記演算増幅器５２の正極入力に接続されたＰＴｒ５４と、前記ＰＴｒ５４のドレイン端子とグランドとの間に接続された抵抗５３と、ゲート端子が前記演算増幅器５２の出力に、ソース端子が電源に、ドレイン端子が電圧電流変換回路の出力となるＰＴｒ５５で構成されている点である。

以上のような構成において、演算増幅器５２の正極側の電圧は電圧電流変換回路の入力電圧と等しくなり、この電圧が抵抗５３に加わるので、電圧電流変換回路の入力電圧を抵抗５３の抵抗値で割った値の電流がＰＴｒ５４に流れる。そして、この電流がＰＴｒ５５によりカレントミラーされて電圧電流変換回路の出力電流となる。ここで、抵抗５３の抵抗値は一定であるため、以上のような構成とすることにより、線形性の良い電圧電流変換回路を得ることができる。

（実施形態３）
以下、本発明の実施形態３におけるＰＬＬ回路について、図面を参照しながら説明する。

図５は本発明の実施形態２におけるＰＬＬ回路の構成図である。

図５において、実施形態２の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。

図５において、実施形態２と相違する点は、ループフィルタ３の電圧を入力とする電圧電流変換回路４１を構成する演算増幅器５２の正極側の入力信号を、ループフィルタ３の電圧をモニタするためのループフィルタ電圧モニタ端子５６とした点である。

以上のような構成にすることにより、新たな回路の追加なしでＰＬＬ動作中のループフィルタ電位の観測が可能となる。

（実施形態４）
以下、本発明の実施形態４におけるＰＬＬ回路について、図面を参照しながら説明する。

図６は本発明の実施形態４におけるＰＬＬ回路の構成図である。

図６において、実施形態１の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。

図６において、実施形態１と相違する点は、チャージポンプ回路２を構成するユニティゲインバッファ３５の出力信号をループフィルタ電圧モニタ端子５６としている点である。

一般的なチャージポンプ回路は、図６に示すように、充電電流源３６と、放電電流源３７と、充電電流源３６とチャージポンプ回路の出力間に接続されるスイッチ３３と、放電電流源３７とチャージポンプ回路２の出力間に接続されるスイッチ３４と、チャージポンプ回路の出力に入力が接続されたユニティゲインバッファ３５と、充電電流源３６とユニティゲインバッファ３５の出力間に接続されたスイッチ３１と、放電電流源３７とユニティゲインバッファ３５の出力間に接続されたスイッチ３２で構成される。

ここで、位相比較器１からＵＰ信号１８が入力された場合、スイッチ３３はＯＮ、スイッチ３１はＯＦＦとなり、ＵＰ信号１８が入力されなかった場合、スイッチ３３はＯＦＦ、スイッチ３１はＯＮとなる。また、位相比較器１からＤＯＷＮ信号１９が入力された場合には、スイッチ３４はＯＮ、スイッチ３２はＯＦＦとなり、ＤＯＷＮ信号１９が入力されなかった場合には、スイッチ３４はＯＦＦ、スイッチ３２はＯＮとなる。これにより、チャージポンプ回路２は、位相比較器１で検出された位相差信号に応じた電荷をループフィルタ３に出力することができる。

ここで、前記ユニティゲインバッファ３５は、位相比較器１からＵＰ信号１８、ＤＯＷＮ信号１９が入力されていない間、ループフィルタ３の電圧をスイッチ３１、スイッチ３２を介して、充電電流源３６、放電電流源３７に加える役目をしている。こうすることにより、位相比較器１からＵＰ信号１８又はＤＯＷＮ信号１９が入力された場合に、充電電流源３６、放電電流源３７には既にループフィルタ３の電圧が印加された状態となっているため、素早く所定の電流を出力することができる。

実施形態４では、上述した一般的なチャージポンプ回路を構成するユニティゲインバッファ３５の出力をループフィルタ３の電圧モニタ端子として利用する。上述したようにユニティゲインバッファ３５は、ループフィルタ３の電圧を出力しているので、そのままループフィルタ電圧モニタ端子５６として利用可能である。

すなわち、以上のような構成にすることにより、新たな回路の追加なしでＰＬＬ動作時のループフィルタ３の電位の観測が可能となる。

尚、実施形態２においても、同様な構成をとることができる。

（実施形態５）
以下、本発明の実施形態５におけるＰＬＬ回路について、図面を参照しながら説明する。

図７（ａ）は本発明の実施形態５におけるＰＬＬ回路の構成図である。また図７（ｂ）は、新たに追加したＬＰＦ制御回路の構成図である。

図７（ａ）において、実施形態１の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。

図７（ａ）において、実施形態１と相違する点は、位相比較器１とチャージポンプ回路２の間にＬＰＦ制御回路（制御回路）９を配置した点である。ＬＰＦ制御回路９は、ＬＰＦ制御信号１０により、チャージポンプ回路２の出力状態を制御することにより、ループフィルタ３を充電し続けて電源電圧、又は、放電し続けてグランド電圧とする役目を持つ。

図７（ｂ）は、ＬＰＦ制御回路９の構成例を示したものである。

図７（ｂ）において、ＬＰＦ制御回路９は、ＬＰＦ制御信号１０のＨ信号１６とＬ信号１７とを入力とするＮＯＲ回路１１と、位相比較器１のＵＰ信号１８と前記ＮＯＲ回路１１の出力とを入力とするＡＮＤ回路１２と、位相比較器１のＤＯＷＮ信号１９と前記ＮＯＲ回路１１の出力とを入力とするＡＮＤ回路１３と、ＬＰＦ制御信号１０のＨ信号１６と前記ＡＮＤ回路１２の出力とを入力とするＯＲ回路１４と、ＬＰＦ制御信号１０のＬ信号１７と前記ＡＮＤ回路１３の出力を入力とするＯＲ回路１５で構成されており、前記ＯＲ回路１４の出力がチャージポンプ回路２の出力状態を充電出力状態とするＵＰ信号２０となり、前記ＯＲ回路１５の出力がチャージポンプ回路２の出力状態を放電出力状態とするＤＯＷＮ信号２１となる。

以上のような構成において、ループフィルタ３の電圧を電源電圧とする場合は、ＬＰＦ制御信号１０のＨ信号１６をＨｉｇｈ、Ｌ信号１７をＬｏｗとする。これにより、ＮＯＲ回路１１の出力がＬｏｗとなり、ＡＮＤ回路１２、１３により、位相比較器１からのＵＰ信号１８、ＤＯＷＮ信号１９がゲーティングされ、ＯＲ回路１４、１５の一方の入力はＬｏｗが入力されることになる。そして、ＯＲ信号１４のもう一方にはＨ信号１６のＨｉｇｈが入力されるので、ＵＰ信号２０はＨｉｇｈとなり、ＯＲ回路１５のもう一方にはＬ信号１７のＬｏｗが入力されるので、ＤＯＷＮ信号２１はＬｏｗとなる。従って、チャージポンプ回路２の出力はループフィルタ３を充電し続け、その電圧は、電源電圧となる。

次に、ループフィルタ３の電圧をグランド電圧とする場合は、ＬＰＦ制御信号１０のＨ信号１６をＬｏｗ、Ｌ信号１７をＨｉｇｈとする。これにより、ＮＯＲ回路１１の出力がＬｏｗとなり、ＡＮＤ回路１２、１３により、位相比較器１からのＵＰ信号１８、ＤＯＷＮ信号１９がゲーティングされ、ＯＲ回路１４、１５の一方の入力はＬｏｗが入力されることになる。そして、ＯＲ信号１４のもう一方にはＨ信号１６のＬｏｗが入力されるので、ＵＰ信号２０はＬｏｗとなり、ＯＲ回路１５のもう一方にはＬ信号１７のＨｉｇｈが入力されるので、ＤＯＷＮ信号２１はＨｉｇｈとなる。従って、チャージポンプ回路２の出力はループフィルタ３を放電し続け、その電圧は、グランド電圧となる。

次に、通常のＰＬＬ回路として動作させる場合は、ＬＰＦ制御信号１０のＨ信号１６、Ｌ信号１７を共にＬｏｗとする。こうすることで、ＮＯＲ回路１１の出力はＨｉｇｈとなり、ＡＮＤ回路１２、１３は、位相比較器１からのＵＰ信号１８、ＤＯＷＮ信号１９をそのままスルーする。また、ＯＲ回路１４、１５の入力信号であるＨ信号１６、Ｌ信号１７はＬｏｗであるため、ＡＮＤ回路１２、１３の出力信号をそのままスルーする。すなわち、ＬＰＦ制御回路９の出力信号であるＵＰ信号２０、ＤＯＷＮ信号２１は、位相比較器１のＵＰ信号１８、ＤＯＷＮ信号１９そのもととなる。すなわち、通常のＰＬＬ回路として動作する。

以上のような構成によって、ループフィルタ３に余分な回路を付加することなく、ループフィルタ３をグランド電圧としてからのＰＬＬ回路引き込み動作、及び、ループフィルタ３を電源電圧としてからのＰＬＬ回路引き込み動作を検査することが可能となる。また、ＶＣＯ入力制御端子８を利用しなくても、ループフィルタ３の電圧をグランド電圧及び電源電圧とした場合のＶＣＯ４の発振周波数を測定することにより、ＶＣＯ４の発振周波数範囲の確認が可能となる。

（実施形態６）
以下、本発明の実施形態６におけるＰＬＬ回路について、図面を参照しながら説明する。

図８（ａ）は本発明の実施形態６におけるＰＬＬ回路の構成図であり、図８（ｂ）は、図８（ａ）におけるＬＰＦ制御回路９、チャージポンプ回路２の構成例を示している。

図８（ａ）、図８（ｂ）において、実施形態５の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。

図８（ａ）において、実施形態５と相違する点は、チャージポンプ回路２にもＬＰＦ制御信号１０が入力され、そして、ＬＰＦ制御信号１０により充放電電流が増加する機能を有するチャージポンプ回路２で構成されている点である。

図８（ｂ）において、チャージポンプ回路２は、実施形態４で説明した一般的なチャージポンプ回路に、制御信号２２により制御されるスイッチ２５、２６と、前記スイッチ２５を介して充電電流源３６と並列に接続された電流源２３と、前記スイッチ２６を介して放電電流源３７と並列に接続された電流源２４とにより構成される。図８（ｂ）の構成例では、チャージポンプ回路２に入力される制御信号２２を、出力制御回路９内のＮＯＲ回路１１の出力をインバータ回路２７で反転して生成している。これにより、ＬＰＦ制御信号１０のＨ信号１６とＬ信号１７とを受けてＬＰＦ出力制御中であることを判定する論理ゲートをチャージポンプ回路２内で構成する必要がなくなる。

以上のような構成において、ＬＰＦ制御信号１０のＨ信号１６、Ｌ信号１７を入力してチャージポンプ回路２の出力状態を制御し、ループフィルタ３の電圧をグランド電圧又は電源電圧に制御する場合、チャージポンプ回路２に制御信号２２が入力され、スイッチ２５、２６はＯＮとなる。これにより、充電電流源３６に電流源２３、放電電流源３７に電流源２６が各々並列に接続されることになり、ループフィルタ３に出力される充放電電流が増加する。ＰＬＬ回路として通常動作する場合は、制御信号２２は入力されず、スイッチ２５、２６はＯＦＦとなり、チャージポンプ回路２の充放電電流は、通常動作時の電流量となる。

以上のような構成により、ループフィルタ３の電圧をチャージポンプ回路２の充放電電流でグランド電圧や電源電圧に制御する時に、充放電電流を増加させることができるので、ループフィルタ３の電圧を素早くグランド電圧又は電源電圧に制御することができる。すなわち、ループフィルタ３をグランド電圧又は電源電圧としてからのＰＬＬ引き込み確認、及び、ＶＣＯ４の発振周波数範囲の確認時間を短縮することができる。

（実施形態７）
以下、本発明の実施形態７におけるＰＬＬ回路について、図面を参照しながら説明する。

図９は本発明の実施形態７におけるＰＬＬ回路の構成図である。図９において、実施形態１の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。

図９において、実施形態１と相違する点は、チャージポンプ回路２にテスト制御信号端子７、ＶＣＯ入力制御端子８が設けられており、チャージポンプ回路２は、テスト制御信号７、ＶＣＯ入力制御端子８からの信号により、ループフィルタ３に任意の電圧を与える機能を有している点である。

図９において、チャージポンプ回路２は、実施形態４で説明した一般的なチャージポンプ回路に、充電電流源３６と可変抵抗器３８とをテスト制御信号（制御信号）７により切り替えるスイッチ６０、６１と、放電電流源３７と可変抵抗器３９とを前記テスト制御信号７により切り替えるスイッチ６２、６３を追加した構成となっている。ここで、２個の可変抵抗器３８、３９は、ＶＣＯ入力制御端子８からの信号により、抵抗値を可変にさせることができる。

以上のような構成において、ＰＬＬ回路として動作する場合は、テスト制御信号７によりスイッチ６０、６１が各々充電電流源３６、放電電流源３７に接続される。これにより、図９におけるチャージポンプ回路２は、実施形態４で説明した一般的なチャージポンプ回路２と全く同じ構成となり、チャージポンプ回路として動作する。

次に、ＶＣＯ４の発振特性の評価する場合には、テスト制御信号７によりスイッチ６０、６２は各々可変抵抗器３８、３９に接続される。また、スイッチ３１、３２、３３、３４は、実施形態４で説明したチャージポンプ回路としての動作をさせるのではなく、スイッチ３３、スイッチ３４は強制的にＯＮ、スイッチ３１、スイッチ３２が強制的にＯＦＦとする。従って、ループフィルタ３には、可変抵抗器３８、可変抵抗器３９が接続された形となり、ＶＣＯ入力制御端子からの信号により可変抵抗器３８、３９の抵抗値を変えることにより、ループフィルタ３に任意の電圧を印加することができる。すなわち、ＶＣＯ４の入力電圧に対する発振特性を評価することが可能となる。

以上のような構成とすることにより、ＶＣＯの発振特性を評価するための入力電圧を印加するための端子をスイッチ介してハイインピーダンスとなるループフィルタ３に追加する必要がなくなる。従って、スイッチからの微弱なリーク電流よるループフィルタ電圧の時間変動を完全に排除でき、出力周波数の時間変動を抑制することができる。

（実施形態８）
以下、本発明の実施形態８におけるＰＬＬ回路について、図面を参照しながら説明する。

図１０は本発明の実施形態８におけるＰＬＬ回路の構成図である。図１０において、実施形態７の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。

図１０において、実施形態７と相違する点は、チャージポンプ回路２を構成するユニティゲインバッファ３５の出力側をループフィルタ電圧モニタ端子５６としている点である。

このような構造にすることにより、新たな回路の追加なしに、ＰＬＬ動作中のループフィルタ３の電圧をモニタすることができる。また、ループフィルタ３に任意の電圧を与えているときには、チャージポンプ回路２から可変抵抗器３８、３９の抵抗比率により決まる電圧が印加されているか確認するモニタ端子として利用することができる。

以上説明したように、本発明は、電圧制御発振器の発振特性を評価するためのスイッチによる出力周波数の時間変動を抑制できるので、半導体集積回路に搭載されるＰＬＬ回路として有用である。

本発明の実施形態１におけるＰＬＬ回路の構成図である。同実施形態のＰＬＬ回路において他の電圧制御発振器の構成例を示す図である。同ＰＬＬ回路において更に他の電圧制御発振器の構成例を示す図である。本発明の実施形態２におけるＰＬＬ回路の構成図である。本発明の実施形態３におけるＰＬＬ回路の構成図である。本発明の実施形態４におけるＰＬＬ回路の構成図である。（ａ）は本発明の実施形態５におけるＰＬＬ回路の構成図、同図（ｂ）は同ＰＬＬ回路に備えるＬＰＦ制御回路の構成例を示す図である。（ａ）は本発明の実施形態６におけるＰＬＬ回路の構成図、同図（ｂ）は同ＰＬＬ回路に備えるＬＰＦ制御回路及びチャージポンプ回路の内部構成を示す図である。本発明の実施形態７におけるＰＬＬ回路の構成図である。本発明の実施形態８におけるＰＬＬ回路の構成図である。従来のＰＬＬ回路の構成図である。

１位相比較器
２チャージポンプ回路
３ループフィルタ
４電圧制御発振器
５分周回路
７テスト制御信号
８ＶＣＯ入力制御端子
９ＬＰＦ制御回路（制御回路）
１０ＬＰＦ制御信号
３５ユニティゲインバッファ
４０、４１電圧電流変換回路
４２選択回路
４５電流制御発振器
５２演算増幅回路

Claims

位相比較器、チャージポンプ回路、ループフィルタ、電圧制御発振器、及び分周回路により構成されるＰＬＬ回路において、
前記電圧制御発振器は、
少なくとも２つの入力端子と、
前記２つの入力端子の各々の電圧を電流に変換する２個の電圧電流変換回路と、
前記２個の電圧電流変換回路の何れか一方を選択する選択回路と、
前記選択回路により選択された電圧電流変換回路の出力電流により発振周波数が変化する発振器とを備え、
前記電圧制御発振器の少なくとも１つの入力端子が前記ループフィルタに接続され、他の少なくとも１つの入力端子は、前記電圧制御発振器の評価のための入力端子となっている
ことを特徴とするＰＬＬ回路。
前記請求項１記載のＰＬＬ回路において、
前記電圧電流変換回路は、
ゲートを入力端子、ソースをグランド端子、ドレインを出力端子としたＮチャンネルトランジスタにより構成されている
ことを特徴とするＰＬＬ回路。
前記請求項１記載のＰＬＬ回路において、
前記電圧電流変換回路は、
ゲートを入力端子、ソースを電源端子、ドレインを出力端子としたＰチャンネルトランジスタにより構成されている
ことを特徴とするＰＬＬ回路。
前記請求項１記載のＰＬＬ回路において、
前記電圧電流変換回路は、
前記２つの入力端子のうち一方を負極側入力とする演算増幅器と、
ゲートを前記演算増幅器の出力側に、ソースを電源端子に、ドレインを前記演算増幅器の正極側入力に接続したＰチャンネルトランジスタと、
前記Ｐチャンネルトランジスタのドレインとグランド端子との間に接続された抵抗と、
ゲートを前記演算増幅器の出力側に、ソースを電源端子に接続し、ドレインを出力端子としたＰチャンネルトランジスタとにより構成されている
ことを特徴とするＰＬＬ回路。
前記請求項４記載のＰＬＬ回路において、
前記電圧電流変換回路において、
前記ループフィルタに接続された入力端子が負極側入力に接続された演算増幅器には、この演算増幅器の正極側入力に接続されたループフィルタ電圧のモニタ端子を有する
ことを特徴とするＰＬＬ回路。
前記請求項１〜４の何れか１項に記載のＰＬＬ回路において、
前記チャージポンプ回路は、
充電電流源と、
放電電流源と、
前記充電電流源と前記チャージポンプ回路の出力側との間に接続されるスイッチと、
前記放電電流源と前記チャージポンプ回路の出力との間に接続されるスイッチと、
前記チャージポンプ回路の出力側に入力が接続されるユニティゲインバッファと、
前記充電電流源と前記ユニティゲインバッファの出力側との間に接続されるスイッチと、
前記放電電流源と前記ユニティゲインバッファの出力側との間に接続されるスイッチとにより構成され、
前記チャージポンプ回路を構成するユニティゲインバッファの出力側は前記ループフィルタ電圧のモニタ端子とされている
ことを特徴とするＰＬＬ回路。
前記請求項１〜６の何れか１項に記載のＰＬＬ回路において、
前記チャージポンプ回路の出力状態を制御して、前記ループフィルタの電圧をグランド電圧又は電源電圧に制御する制御回路を備える
ことを特徴とするＰＬＬ回路。
前記請求項７記載のＰＬＬ回路において、
前記チャージポンプ回路は、
前記制御回路により前記ループフィルタの電圧をグランド電圧又は電源電圧に制御するに際し、充放電電流を増加させる機能を持つ
ことを特徴とするＰＬＬ回路。
位相比較器と、チャージポンプ回路と、ループフィルタと、電圧制御発振器と、分周回路とにより構成されるＰＬＬ回路において、
前記チャージポンプ回路は、
充電電流源と、
放電電流源と、
前記充電電流源と前記チャージポンプ回路の出力との間に接続されるスイッチと、
前記放電電流源と前記チャージポンプ回路の出力との間に接続されるスイッチと、
前記チャージポンプ回路の出力に入力が接続されるユニティゲインバッファと、
前記充電電流源と前記ユニティゲインバッファの出力との間に接続されるスイッチと、
前記放電電流源と前記ユニティゲインバッファの出力との間に接続されるスイッチとを備え、
更に、他のスイッチを介して前記充電電流源と放電電流源とに並列に接続された２つの可変抵抗器を備え、
前記ループフィルタの出力側は前記電圧制御発振器にスイッチを介さずに直接に接続されていて、
前記他のスイッチにより前記充電電流源と放電電流源とを切り離して前記２個の可変抵抗器に切り替えた際に、前記２個の可変抵抗器の抵抗比率を制御することにより、前記ループフィルタに任意の電圧を印加して、前記電圧制御発振器を評価する機能を有する
ことを特徴とするＰＬＬ回路。
前記請求項９記載のＰＬＬ回路において、
前記チャージポンプ回路のユニティゲインバッファの出力側は、前記ループフィルタの電圧をモニタするモニタ端子とされている
ことを特徴とするＰＬＬ回路。