CN101361271A - Pll电路 - Google Patents
Pll电路 Download PDFInfo
- Publication number
- CN101361271A CN101361271A CNA2007800007738A CN200780000773A CN101361271A CN 101361271 A CN101361271 A CN 101361271A CN A2007800007738 A CNA2007800007738 A CN A2007800007738A CN 200780000773 A CN200780000773 A CN 200780000773A CN 101361271 A CN101361271 A CN 101361271A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- voltage
- circuit
- output
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 8
- 238000007599 discharging Methods 0.000 claims description 33
- 239000000872 buffer Substances 0.000 claims description 25
- 238000012544 monitoring process Methods 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 3
- 230000002123 temporal effect Effects 0.000 abstract 2
- 238000011156 evaluation Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
在PLL电路中,在电压控制振荡器4中具有2个电压电流转换电路(40、41)、和选择这些电压电流转换电路(40、41)的任一个的输出的选择电路(42)。由选择电路(42)所选择的一个电压电流转换电路的输出被输入到电流控制振荡器(45)。一个电压电流转换电路(41)的输入端与环路滤波器(3)的输出端相连接,另一个电压电流转换电路(40)的输入端与电压控制振荡器(4)的振荡特性评价用的输入端子(8)相连接。因此,能够有效地抑制由将用于评价电压控制振荡器的振荡特性的输入端子经由开关与环路滤波器相连接的结构而产生的环路滤波器的电压的时间变化和PLL电路的输出频率的时间变化。
Description
技术领域
本发明涉及具有电压控制振荡器的振荡特性的评价功能的PLL电路(相位同步电路)。
背景技术
在图11中示出具有电压控制振荡器(以下,称为VCO)的振荡特性的评价电路的PLL电路的现有结构图。
在图11中,1是相位比较器,2是电荷泵(charge pump)电路,3是环路滤波器,4是电压控制振荡器(以下,称为VCO),5是分频电路,7是测试控制信号,64、65是由上述测试控制信号7控制的开关,6是输入信号,8是VCO的输入控制端子。通过将相位比较器1、电荷泵电路2、环路滤波器3、VCO4、分频电路5连接成环状而构成PLL电路。在此,VCO4的输入通过由测试控制信号7控制的开关64与VCO输入控制端子8相连接,通过由测试控制信号7控制的开关65与环路滤波器3相连接。上述VCO4具有电压电流转换电路4a和电流控制振荡器4b。
以下,说明按如上述方式构成的PLL电路的工作。
在图11中,当作为PLL电路工作时,由测试控制信号7使开关64断开、使开关65接通,VCO4的输入67与环路滤波器3连接。由此,将相位比较器1、电荷泵电路2、环路滤波器3、VCO4、分频电路5呈环状进行连接,并将其作为PLL电路来进行工作。
接着,在图11中,当进行VCO4的振荡特性的评价时,由测试控制信号7使开关64接通、使开关65断开,VCO4的输入67与VCO输入控制端子8连接。由此,将VCO4从构成PLL电路的环路分离,由从VCO输入控制端子8输入的电压来控制输出频率。即可评价VCO4的振荡特性。
作为具有这种现有结构的PLL电路,例如已知有专利文献1中所记载的电路。在专利文献1中,利用上述的结构监测VCO的振荡特性,用于自动地调整VCO的振荡特性。
专利文献1:日本特开平11-195983号公报(第9-11页)
发明内容
但是,在上述现有的PLL电路中,在作为该PLL电路的输出的输出频率大致为一定值的锁定状态下,环路滤波器3的输出部分为高阻抗状态,由于选择开关64连接于该高阻抗状态的环路滤波器3的输出部分,因此判断为存在以下这样的问题:从环路滤波器3的处于高阻抗状态的输出部分经过上述开关64泄漏微弱的电流,由该微弱的漏电流而引起上述环路滤波器3的输出电压(VCO4的输入67的电压)发生变化,随着该变化,使PLL电路的输出频率也发生变化,不能高精度地将输出频率控制在一定值。
本发明是用于解决上述现有的问题的发明,其目的是提供一种具有VCO的振荡特性的评价功能、且不使输出频率的变化增加的PLL电路。
为达到上述目的,在本发明中,不采用如以往那样在PLL电路的锁定状态下在成为高阻抗状态的环路滤波器的输出部分设置选择开关的结构。
即本发明的PLL电路由相位比较器、电荷泵电路、环路滤波器、电压控制振荡器和分频电路构成,该PLL电路的特征在于:上述电压控制振荡电路包括至少2个输入端子、将上述2个输入端子的各自的电压转换为电流的2个电压电流转换电路、选择上述2个电压电流转换电路的任一个的选择电路、以及根据由上述选择电路所选择的电压电流转换电路的输出电流来使振荡频率发生变化的振荡器,上述电压控制振荡器的至少1个输入端子与上述环路滤波器相连接,至少另1个输入端子作为用于评价上述电压控制振荡器的输入端子。
本发明,在上述PLL电路中,其特征在于:上述电压电流转换电路由将栅极作为输入端子、将源极作为接地端子、将漏极作为输出端子的N沟道晶体管构成。
本发明,在上述PLL电路中,其特征在于:上述电压电流转换电路由将栅极作为输入端子、将源极作为电源端子、将漏极作为输出端子的P沟道晶体管构成。
本发明,在上述PLL电路中,其特征在于:上述电压电流转换电路由将上述2个输入端子中的一个作为负极侧输入的运算放大器;将栅极与上述运算放大器的输出端连接、将源极与电源端子连接、将漏极与上述运算放大器的正极侧输入端连接的P沟道晶体管;连接在上述P沟道晶体管的漏极和接地端子之间的电阻;以及将栅极与上述运算放大器的输出端连接、将源极与电源端子连接、将漏极作为输出端子的P沟道晶体管构成。
本发明,在上述PLL电路中,其特征在于:在上述电压电流转换电路中,在负极侧输入端连接了与上述环路滤波器相连接的输入端子的运算放大器上,具有与该运算放大器的正极侧输入相连接的环路滤波器电压的监测端子。
本发明,在上述PLL电路中,其特征在于:上述电荷泵电路由充电电流源、放电电流源、连接在上述充电电流源和上述电荷泵电路的输出端之间的开关、连接在上述放电电流源和上述电荷泵电路的输出端之间的开关、输入端与上述电荷泵电路的输出端相连接的单位增益缓冲器、连接在上述充电电流源和上述单位增益缓冲器的输出端之间的开关、连接在上述放电电流源和上述单位增益缓冲器的输出端之间的开关构成,构成上述电荷泵电路的单位增益缓冲器的输出端作为上述环路滤波器电压的监测端子。
本发明,在上述PLL电路中,其特征在于:还包括有通过控制上述电荷泵电路的输出状态而将上述环路滤波器的电压控制为接地电压或电源电压的控制电路。
本发明,在上述PLL电路中,其特征在于:上述电荷泵电路具有当由上述控制电路将上述环路滤波器的电压控制为接地电压或电源电压时使充放电电流增加的功能。
本发明的PLL电路,作为与上述发明的PLL电路对应的特别的技术特征,在由相位比较器、电荷泵电路、环路滤波器、电压控制振荡器和分频电路构成的PLL的电路中,其特征在于:上述电荷泵电路包括充电电流源、放电电流源、连接在上述充电电流源和上述电荷泵电路的输出端之间的开关、连接在上述放电电流源和上述电荷泵电路的输出端之间的开关、输入端与上述电荷泵电路的输出端相连接的单位增益缓冲器、连接在上述充电电流源和上述单位增益缓冲器的输出端之间的开关、连接在上述放电电流源和上述单位增益缓冲器输出端之间的开关,而且还包括2个可变电阻器、和根据控制信号将上述充电电流源和放电电流源切换到上述2个可变电阻器的开关,具有在上述充电电流源和放电电流源被切换到上述2个可变电阻器时、通过控制上述2个可变电阻器的电阻比率对上述环路滤波器施加任意电压的功能。
本发明,在上述PLL电路中,其特征在于:上述电荷泵电路的单位增益缓冲器的输出,作为监测上述环路滤波器的电压的监测端子。
如上所述,在本发明中,由于选择电路被配置在2个电压电流转换电路的后级、即电压控制振荡器内部的进行了偏流的位置,不需要如以往那样将选择切换到电压控制振荡器的振荡特性评价用的输入端子侧的选择开关配置在环路滤波器的高阻抗状态的输出部分。因此,能够完全排除如以往那样的由从选择开关泄漏的微弱的漏电流而引起的环路滤波器的输出电压的时间变化,能够有效地抑制输出频率的时间变化。
特别是,在本发明中,能够简单地使2个电压电流转换电路的电压电流转换特性为相同的特性,因此,即使在通常工作时和振荡特性评价时使用的电压电流转换电路不同,也能高精度地评价电压控制振荡器的振荡特性。
另外,在本发明中,能够获得线性良好的电压电流转换电路。
进而,在本发明中,无需追加新的电路就能够观测PLL工作时的环路滤波器的电位。
此外,在本发明中,还可进行使环路滤波器的电位为接地电压或电源电压时的电压控制振荡器的振荡范围的检查、PLL电路的引入工作的检查。
另外,在本发明中,在将环路滤波器的电位控制为接地电压或电源电压时,通过增加电荷泵电路的充放电电流,能够更快地将环路滤波器的电位控制为接地电压或电源电压,因此,能够有效地缩短电压控制振荡器的振荡范围的检查、PLL电路的引入工作的检查的时间。
进而,在本发明中,通过将充电电流源和放电电流源切换到2个可变电阻器并改变该2个可变电阻器的电阻值,对环路滤波器施加任意的电压,从而能够评价电压控制振荡器的对输入电压的振荡特性。因此,不需要像以往那样将选择切换到电压控制振荡器的振荡特性评价用的输入端子侧的选择开关配置在环路滤波器的高阻抗状态的输出部分。因此,能够完全排除如以往那样的由从选择开关泄漏的微弱的漏电流而引起的环路滤波器的输出电压的时间变化,能够有效地抑制输出频率的时间变化。
此外,在本发明中,无需追加新的电路,就能够在PLL工作时监测环路滤波器电压,或者确认由电荷泵电路对环路滤波器施加了电压时的电压。
如上所述,按照本发明的PLL电路,不需要如以往那样将选择切换到电压控制振荡器的振荡特性评价用的输入端子侧的选择开关配置在环路滤波器的高阻抗状态的输出部分,因此,具有能够完全排除以往的由从选择开关泄漏的微弱的漏电流而引起的环路滤波器的输出电压的时间变化,能够有效地抑制输出频率的时间变化的效果。
附图说明
图1是本发明实施方式1的PLL电路的结构图。
图2是表示本发明实施方式1的PLL电路中的另一电压控制振荡器的结构例的图。
图3是表示本发明实施方式1的PLL电路中的又一电压控制振荡器的结构例的图。
图4是本发明实施方式2的PLL电路的结构图。
图5是本发明实施方式3的PLL电路的结构图。
图6是本发明实施方式4的PLL电路的结构图。
图7(a)是本发明实施方式5的PLL电路的结构图,图7(b)是表示本发明实施方式5的PLL电路中具有的LPF控制电路的结构例的图。
图8(a)是本发明实施方式6的PLL电路的结构图,图8(b)是表示本发明实施方式6的PLL电路中具有的LPF控制电路和电荷泵电路的内部结构的图。
图9是本发明实施方式7的PLL电路的结构图。
图10是本发明实施方式8的PLL电路的结构图。
图11是现有的PLL电路的结构图。
标号说明:
1相位比较器
2电荷泵电路
3环路滤波器
4电压控制振荡器
5分频电路
7测试控制信号
8VCO输入控制端子
9LPF控制电路(控制电路)
10LPF控制信号
35单位增益缓冲器
40、41电压电流转换电路
42选择电路
45电流控制振荡器
52运算放大电路
具体实施方式
以下,参照附图来说明本发明实施方式的PLL电路。
(实施方式1)
图1是本发明的实施方式1的PLL电路的结构图。
在图1中,PLL电路是将对输入信号6和在分频电路5中对VCO4的输出分频后的信号的相位差进行检测的相位比较器1、向环路滤波器3提供与由相位比较器1检测出的相位差信号对应的电荷的电荷泵电路2、使电荷泵电路2的输出信号平滑化的环路滤波器3、利用环路滤波器3的电压来控制振荡频率的VCO 4、对VCO 4的输出进行分频的分频电路5连接成环状而构成的。在此,VCO4由2个输入端子、将该2个输入端子的各自的电压转换为电流的2个电压电流转换电路40、41、通过测试控制信号7选择2个电压电流转换电路40、41中的任何一个的输出电流的选择电路42、通过由选择电路42所选择的电流来控制振荡频率的CCO(电流控制振荡器)45构成。而且,将VCO4的2个输入端子中的一个与环路滤波器3连接,将另一个与VCO输入控制端子8连接。这里,将VCO4的输入端子设为2个,但也可以设置3个以上。
在如上所述的结构中,当作为PLL电路进行工作时,通过测试控制信号7使选择电路42的开关43断开、使开关44接通,从而由选择电路42选择与环路滤波器3连接的电压电流转换电路41的输出电流。由此,VCO4的振荡频率通过环路滤波器3的电压来控制,作为PLL电路进行工作。
接着,当进行VCO4的振荡特性的评价时,通过测试控制信号7使选择电路42的开关43接通、使开关44断开,从而由选择电路42选择与VCO输入控制端子8连接的电压电流转换电路40的输出电流。由此,VCO4由VCO输入控制端子8进行控制,而与环路滤波器3的电压无关。即可以对VCO输入控制端子8施加任意的电压,并评价VCO4的振荡特性。
按照如上所述的结构,在本实施方式中,用于评价VCO4的振荡特性的选择开关42被配置在电压控制振荡器4内的2个电压电流转换电路40、41的后级,因而不需要如以往那样经由开关将用于评价VCO4的振荡特性的VCO输入控制端子8与成为高阻抗状态的环路滤波器3进行连接。因此,能够完全排除由从在环路滤波器3中追加的振荡特性评价用的选择开关泄漏的微弱的漏电流而引起的环路滤波器电压的时间变化,能够抑制输出频率的时间变化。
在此,在图2、图3中示出图1的VCO4的电压电流转换电路40、41和选择电路42的结构例。
在图2中,电压电流转换电路40、41由将栅极作为输入端子、将源极作为接地端子、将漏极作为输出端子的N沟道晶体管(以下,称NTr)构成。另外,选择电路42由连接于以VCO输入控制端子8为输入的电压电流转换电路40的NTr开关48、连接于以环路滤波器3为输入的电压电流转换电路41的NTr开关49、以及由P沟道晶体管(以下,称PTr)46、47形成的用于使电流折返的电流反射镜电路构成。
在图2的VCO4的结构中,如下这样进行工作:当作为PLL电路工作时,通过测试控制信号7使NTr开关48断开,使NTr开关49接通,当进行VCO4的振荡特性的评价时,通过测试控制信号7使NTr开关48接通,使NTr开关49断开。NTr开关48、49,也可以是CMOS开关、PTr开关。另外,也可以是不使用由PTr46、47构成的电流反射镜的结构。
接着,在图3中,电压电流转换电路40、41由将栅极作为输入端子、将源极作为电源端子、将漏极作为输出端子的PTr构成。另外,选择电路42由连接于以VCO输入控制端子8为输入的电压电流转换电路40的PTr开关50、连接于以环路滤波器3为输入的电压电流转换电路41的PTr开关51构成。在图3的VCO4的结构中,如下这样进行工作:当作为PLL电路工作时,通过测试控制信号7使PTr开关50断开,使PTr开关51接通,当进行VCO4的振荡特性的评价时,通过测试控制信号7使PTr开关50接通,使PTr开关51断开。此外,PTr开关50、51也可以是CMOS开关、NTr开关。
在如上所述的图2和图3的结构中,用于切换到VCO输入控制端子(VCO的振荡特性评价的输入端子)8侧的选择电路42被配置在电压控制振荡器4的内部的进行了偏流后的位置,因而不需要如以往那样在环路滤波器3的高阻抗状态的输出部分配置选择开关。因此,能够完全排除如以往那样的由从选择开关泄漏的微弱的漏电流而引起的环路滤波器的输出电压的时间变化,能够有效地抑制输出频率的时间变化。
而且,在上述图2和图3的结构中,电压电流转换电路40、41可以只由NTr或只由PTr构成。因此,通过只将NTr或PTr靠近地配置,很容易得到相同的电压电流特性。其结果是,虽然在通常工作时和振荡特性评价时使用的电压电流转换电路不同,但是,由于该2个电压电流转换电路40、41具有相同的电压电流转换特性,因此能够高精度地评价电压控制振荡器4的特性。
(实施方式2)
以下,一边参照附图,一边说明本发明的实施方式2的PLL电路。
图4是本发明的实施方式2的PLL电路的结构图。
在图4中,对具有与实施方式1的结构相同的结构的部分,标以相同的符号,省略其说明。
在图4中,与实施方式1的不同点在于,电压电流转换电路40、41由将电压电流转换电路的输入端子作为负极侧的输入信号的运算放大器52、将栅极端子与上述运算放大器52的输出连接、将源极端子与电源连接、将漏极端子与上述运算放大器52的正极输入端连接的PTr54、连接在上述PTr54的漏极端子和接地之间的电阻53、将栅极端子与上述运算放大器52的输出连接、将源极端子与电源连接、漏极端子成为电压电流转换电路的输出的PTr55构成。
在如上所述的结构中,运算放大器52的正极侧的电压与电压电流转换电路的输入电压相等,将该电压施加于电阻53,因此,在PTr54中流过用电阻53的电阻值对电压电流转换电路的输入电压分压后的值的电流。而且,该电流由PTr55进行电流反射后成为电压电流转换电路的输出电流。在此,电阻53的电阻值是一定的,因此,通过形成如上所述的结构,能够获得线性良好的电压电流转换电路。
(实施方式3)
以下,一边参照附图,一边说明本发明的实施方式3的PLL电路。
图5是本发明的实施方式3的PLL电路的结构图。
在图5中,对具有与实施方式2的结构相同的结构的部分标以相同的符号,省略其说明。
在图5中,与实施方式2的不同点在于,将以环路滤波器3的电压为输入的构成电压电流转换电路41的运算放大器52的正极侧的输入信号,作为用于监测环路滤波器3的电压的环路滤波器电压监测端子56。
通过形成如上所述的结构,无需追加新的电路就能够观测PLL工作中的环路滤波器的电位。
(实施方式4)
以下,一边参照附图,一边说明本发明的实施方式4的PLL电路。
图6是本发明的实施方式4的PLL电路的结构图。
在图6中,对具有与实施方式1的结构相同的结构的部分标以相同的符号,省略其说明。
在图6中,与实施方式1的不同点在于,将构成电荷泵电路2的单位增益缓冲器35的输出信号作为环路滤波器电压监测端子56。
一般的电荷泵电路,如图6所示,由充电电流源36、放电电流源37、连接在充电电流源36和电荷泵电路的输出端之间的开关33、连接在放电电流源37和电荷泵电路2的输出端之间的开关34、输入端与电荷泵电路的输出端连接的单位增益缓冲器35、连接在充电电流源36和单位增益缓冲器35的输出端之间的开关31、连接在放电电流源37和单位增益缓冲器35的输出端之间的开关32构成。
在此,当从相位比较器1输入了UP信号18时,开关33接通、开关31断开,当没有输入UP信号18时,开关33断开、开关31接通。另外,当从相位比较器1输入了DOWN信号19时,开关34接通、开关32断开,当没有输入DOWN信号19时,开关34断开、开关32接通。由此,电荷泵电路2能够将与由相位比较器1检测出的相位差信号对应的电荷输出到环路滤波器3。
在此,在没有从相位比较器1输入UP信号18、DOWN信号19的期间,上述单位增益缓冲器35起到通过开关31、开关32将环路滤波器3的电压施加于充电电流源36和放电电流源37的作用。这样,当从相位比较器1输入了UP信号18或DOWN信号19时,由于处于已对充电电流源36和放电电流源37施加了环路滤波器3的电压的状态,因此能够迅速地输出预定的电流。
在实施方式4中,将上述的构成一般的电荷泵电路的单位增益缓冲器35的输出用作环路滤波器3的电压监测端子。如上所述,单位增益缓冲器35输出了环路滤波器3的电压,因此可用作环路滤波器电压监测端子56。
即通过形成如上所述的结构,无需追加新的电路就能够观测PLL工作时的环路滤波器3的电位。
此外,在实施方式2中,也可采用同样的结构。
(实施方式5)
以下,一边参照附图,一边说明本发明的实施方式5的PLL电路。
图7(a)是本发明的实施方式5的PLL电路的结构图。而图7(b)是新追加的LPF控制电路的结构图。
在图7(a)中,对具有与实施方式1的结构相同的结构的部分标以相同的符号,省略其说明。
在图7(a)中,与实施方式1的不同点在于,在相位比较器1和电荷泵电路2之间配置了LPF控制电路(控制电路)9。LPF控制电路9具有通过利用LPF控制信号10来控制电荷泵电路2的输出状态,从而对环路滤波器3持续充电为电源电压、或持续放电为接地电压的作用。
图7(b)示出了LPF控制电路9的结构例。
在图7(b)中,LPF控制电路9由将LPF控制信号10的H信号16和L信号17作为输入的NOR电路11、将相位比较器1的UP信号18和上述NOR电路11的输出作为输入的AND电路12、将相位比较器1的DOWN信号19和上述NOR电路11的输出作为输入的AND电路13、将LPF控制信号10的H信号16和上述AND电路12的输出作为输入的OR电路14、将LPF控制信号10的L信号17和上述AND电路13的输出作为输入的OR电路15构成,上述OR电路14的输出是使电荷泵电路2的输出状态为充电输出状态的UP信号20,上述OR电路15的输出是使电荷泵电路2的输出状态为放电输出状态的DOWN信号21。
在如上所述的结构中,当使环路滤波器3的电压为电源电压时,使LPF控制信号10的H信号16为High(高电平)、使L信号17为Low(低电平)。由此,NOR电路11的输出变为Low,由AND电路12、13选通来自相位比较器1的UP信号18、DOWN信号19,对OR电路14、15的一个输入端输入Low。而且,由于对OR电路14的另一个输入端输入H信号16的High,UP信号20变为High,由于对OR电路15的另一个输入端输入L信号17的Low,DOWN信号21变为Low。因此,电荷泵电路2的输出使环路滤波器3持续充电直到其电压为电源电压。
接着,当使环路滤波器3的电压为接地电压时,使LPF控制信号10的H信号16为Low、使L信号17为High。由此,NOR电路11的输出变为Low,由AND电路12、13选通来自相位比较器1的UP信号18、DOWN信号19,对OR电路14、15的一个输入端输入Low。而且,由于对OR电路14的另一个输入端输入H信号16的Low,UP信号20变为Low,由于对OR电路15的另一个输入端输入L信号17的High,DOWN信号21变为High。因此,电荷泵电路2的输出使环路滤波器3持续放电直到其电压为接地电压。
然后,当作为通常的PLL电路进行工作时,使LPF控制信号10的H信号16、L信号17都为Low。这样,NOR电路11的输出变为High,AND电路12、13使来自相位比较器1的UP信号18、DOWN信号19原样地通过。而且,由于作为OR电路14、15的输入信号的H信号16、L信号17为Low,所以使AND电路12、13的输出信号原样地通过。即作为LPF控制电路9的输出信号的UP信号20、DOWN信号21,就是原来的相位比较器1的UP信号18、DOWN信号19。即作为通常的PLL电路进行工作。
按照如上所述的结构,无需对环路滤波器3附加多余的电路,就能检查使环路滤波器3为接地电压后的PLL电路引入工作和使环路滤波器3为电源电压后的PLL电路引入工作。另外,即使不使用VCO输入控制端子8,也可以测定使环路滤波器3为接地电压和电源电压时的VCO4的振荡频率,从而能够确认VCO4的振荡频率范围。
(实施方式6)
以下,一边参照附图,一边说明本发明的实施方式6的PLL电路。
图8(a)是本发明的实施方式6的PLL电路的结构图,图8(b)示出了图8(a)中的LPF控制电路9、电荷泵电路2的结构例。
在图8(a)、图8(b)中,对具有与实施方式5的结构相同的结构的部分标以相同的符号,省略其说明。
在图8(a)中,与实施方式5的不同点在于,对电荷泵电路2也输入LPF控制信号10,而且,由具有根据LPF控制信号10使充放电电流增加的功能的电荷泵电路2构成。
在图8(b)中,电荷泵电路2是在实施方式4中所述的一般的电荷泵电路中,具有由控制信号22控制的开关25、26、经由上述开关25与充电电流源36并联连接的电流源23、经由上述开关26与放电电流源37并联连接的电流源24。在图8(b)的结构例中,由倒相电路27将LPF控制电路9内的NOR电路11的输出进行倒相而生成了输入到电荷泵电路2的控制信号22。由此,不需要在电荷泵电路2内构成接受LPF控制信号10的H信号16和L信号17来判断是否为LPF输出控制中的逻辑门。
在如上所述的结构中,当输入LPF控制信号10的H信号16、L信号17来控制电荷泵电路2的输出状态,并将环路滤波器3的电压控制为接地电压或电源电压时,向电荷泵电路2输入控制信号22,使开关25、26接通。由此,变成分别使电流源23与充电电流源36并联连接、使电流源24与放电电流源37并联连接,从而使对环路滤波器3输出的充放电电流增加。当作为PLL电路进行通常工作时,不输入控制信号22,开关25、26断开,电荷泵电路2的充放电电流变为通常工作时的电流量。
按照如上所述的结构,当由电荷泵电路2的充放电电流将环路滤波器3的电压控制为接地电压或电源电压时,能够使充放电电流增加,因此能够迅速地将环路滤波器3的电压控制为接地电压或电源电压。即能够缩短使环路滤波器3为接地电压或电源电压后的PLL引入确认时间和VCO4的振荡频率范围的确认时间。
(实施方式7)
以下,一边参照附图,一边说明本发明的实施方式7的PLL电路。
图9是本发明的实施方式7的PLL电路的结构图。在图9中,对具有与实施方式1的结构相同的结构的部分标以相同的符号,省略其说明。
在图9中,与实施方式1的不同点在于,在电荷泵电路2中设置有测试控制信号端子7、VCO输入控制端子8,电荷泵电路2具有根据来自测试控制信号端子7、VCO输入控制端子8的信号对环路滤波器3施加任意的电压的功能。
在图9中,电荷泵电路2是在实施方式4中所述的一般的电荷泵电路中追加了根据测试控制信号(控制信号)7切换充电电流源36和可变电阻器38的开关60、61、以及根据测试控制信号7切换放电电流源37和可变电阻器39的开关62、63的结构。在此,2个可变电阻器38、39,可根据来自VCO输入控制端子8的信号来改变电阻值。
在如上所述的结构中,当作为PLL电路进行工作时,通过测试控制信号7使开关61、63分别与充电电流源36、放电电流源37连接。由此,图9中的电荷泵电路2变为与实施方式4中所述的一般的电荷泵电路2完全相同的结构,作为电荷泵电路进行工作。
接着,当进行VCO4的振荡特性的评价时,通过测试控制信号7使开关60、62分别与可变电阻器38、39连接。而且,开关31、32、33、34不进行作为实施方式4中所述的一般的电荷泵电路的工作,而是强制性地使开关33、开关34接通,强制性地使开关31、开关32断开。因此,变成使可变电阻器38、可变电阻器39与环路滤波器3连接的形式,通过根据来自VCO输入控制端子的信号改变可变电阻器38、39的电阻值,从而能够对环路滤波器3施加任意的电压。即可评价VCO4的对输入电压的振荡特性。
通过形成如上所述的结构,不需要经由开关对变为高阻抗状态的环路滤波器3追加用于施加评价VCO4的振荡特性用的输入电压的端子。因此,能够完全排除由从开关泄漏的微弱的漏电流而引起的环路滤波器电压的时间变化,能够抑制输出频率的时间变化。
(实施方式8)
以下,一边参照附图,一边说明本发明的实施方式8的PLL电路。
图10是本发明的实施方式8的PLL电路的结构图。在图10中,对具有与实施方式7的结构相同的结构的部分标以相同的符号,省略其说明。
在图10中,与实施方式7的不同点在于,将构成电荷泵电路2的单位增益缓冲器35的输出端作为环路滤波器电压监测端子56。
通过形成这种结构,无需追加新的电路就能够监测PLL工作中的环路滤波器3的电压。而且,当对环路滤波器3施加任意的电压时,能够用作确认是否从电荷泵电路2施加了根据可变电阻器38、39的电阻比率所决定的电压的监测端子。
如上所述,本发明能够抑制由用于评价电压控制振荡器的振荡特性的开关引起的输出频率的时间变化,因此,作为安装在半导体集成电路中的PLL电路是有用的。
Claims (10)
1.一种PLL电路,由相位比较器,电荷泵电路、环路滤波器、电压控制振荡器以及分频电路构成,
该PLL的电路的特征在于,
上述电压控制振荡器包括:
至少2个输入端子;
将上述2个输入端子的各自的电压转换为电流的2个电压电流转换电路;
选择上述2个电压电流转换电路中的任意一个的选择电路;以及
根据由上述选择电路所选择的电压电流转换电路的输出电流而使振荡频率发生变化的振荡器,
上述电压控制振荡器的至少1个输入端子与上述环路滤波器相连接,至少另1个输入端子为用于评价上述电压控制振荡器的输入端子。
2.根据权利要求1所述的PLL电路,其特征在于:
上述电压电流转换电路由将栅极作为输入端子、将源极作为接地端子、将漏极作为输出端子的N沟道晶体管构成。
3.根据权利要求1所述的PLL电路,其特征在于:
上述电压电流转换电路由将栅极作为输入端子、将源极作为电源端子、将漏极作为输出端子的P沟道晶体管构成。
4.根据权利要求1所述的PLL电路,其特征在于:
上述电压电流转换电路包括:
将上述2个输入端子中的一个作为负极侧输入的运算放大器;
栅极与上述运算放大器的输出端连接、源极与电源端子连接、漏极与上述运算放大器的正极侧输入端连接的P沟道晶体管;
连接在上述P沟道晶体管的漏极和接地端子之间的电阻;以及
栅极与上述运算放大器的输出端连接、源极与电源端子连接、漏极作为输出端子的P沟道晶体管。
5.根据权利要求4所述的PLL电路,其特征在于:
在上述电压电流转换电路中,在负极侧输入端连接了与上述环路滤波器连接的输入端子的运算放大器上,具有与该运算放大器的正极侧输入端连接的环路滤波器电压的监测端子。
6.根据权利要求1~5的任一项所述的PLL电路,其特征在于:
上述电荷泵电路包括:充电电流源;
放电电流源;
连接在上述充电电流源和上述电荷泵电路的输出端之间的开关;
连接在上述放电电流源和上述电荷泵电路的输出端之间的开关;
输入端与上述电荷泵电路的输出端相连接的单位增益缓冲器;
连接在上述充电电流源和上述单位增益缓冲器的输出端之间的开关;以及
连接在上述放电电流源和上述单位增益缓冲器的输出端之间的开关,
构成上述电荷泵电路的单位增益缓冲器的输出端作为上述环路滤波器电压的监测端子。
7.根据权利要求1~6的任一项所述的PLL电路,其特征在于:
还包括通过控制上述电荷泵电路的输出状态而将上述环路滤波器的电压控制为接地电压或电源电压的控制电路。
8.根据权利要求7所述的PLL电路,其特征在于:
上述电荷泵电路具有在由上述控制电路将上述环路滤波器的电压控制为接地电压或电源电压时使充放电电流增加的功能。
9.一种PLL电路,由相位比较器、电荷泵电路、环路滤波器、电压控制振荡器以及分频电路构成,
该PLL的电路的特征在于,
上述电荷泵电路包括:
充电电流源;
放电电流源;
连接在上述充电电流源和上述电荷泵电路的输出端之间的开关;
连接在上述放电电流源和上述电荷泵电路的输出端之间的开关;
输入端与上述电荷泵电路的输出端相连接的单位增益缓冲器;
连接在上述充电电流源和上述单位增益缓冲器的输出端之间的开关;以及
连接在上述放电电流源和上述单位增益缓冲器的输出端之间的开关,
而且,还包括:
2个可变电阻器;以及
根据控制信号将上述充电电流源和放电电流源切换到上述2个可变电阻器的开关,
上述电荷泵电路具有当上述充电电流源和放电电流源被切换到上述2个可变电阻器时,通过控制上述2个可变电阻器的电阻比率来对上述环路滤波器施加任意电压的功能。
10.根据权利要求9所述的PLL电路,其特征在于:
上述电荷泵电路的单位增益缓冲器的输出端作为监测上述环路滤波器的电压的监测端子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP279165/2006 | 2006-10-12 | ||
JP2006279165 | 2006-10-12 | ||
PCT/JP2007/056817 WO2008044350A1 (fr) | 2006-10-12 | 2007-03-29 | Circuit pll |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101361271A true CN101361271A (zh) | 2009-02-04 |
CN101361271B CN101361271B (zh) | 2012-07-25 |
Family
ID=39282560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800007738A Expired - Fee Related CN101361271B (zh) | 2006-10-12 | 2007-03-29 | Pll电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7808326B2 (zh) |
JP (1) | JP4512642B2 (zh) |
CN (1) | CN101361271B (zh) |
WO (1) | WO2008044350A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101867370A (zh) * | 2009-04-16 | 2010-10-20 | 恩益禧电子股份有限公司 | Pll电路 |
CN103368565A (zh) * | 2013-07-10 | 2013-10-23 | 成都锐成芯微科技有限责任公司 | 一种限频压控振荡器 |
CN105720974A (zh) * | 2016-01-20 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种振荡器电路、锁相环电路及设备 |
CN106685416A (zh) * | 2015-11-11 | 2017-05-17 | 精工半导体有限公司 | 振荡电路装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982506B2 (en) * | 2007-06-05 | 2011-07-19 | Nec Corporation | Voltage-current converter and filter circuit using same |
US8437721B2 (en) * | 2009-04-26 | 2013-05-07 | Qualcomm Incorporated | Jammer detection based adaptive PLL bandwidth adjustment in FM receiver |
JP5297393B2 (ja) * | 2010-01-13 | 2013-09-25 | 旭化成エレクトロニクス株式会社 | 電流ロック回路 |
KR101413917B1 (ko) | 2013-07-02 | 2014-07-02 | 부경대학교 산학협력단 | 위상 고정 루프 |
EP3487076A1 (en) * | 2017-11-15 | 2019-05-22 | ams AG | Phase-locked loop circuitry having low variation transconductance design |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0795069A (ja) | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 高速ロックアップ制御付きpllシンセサイザ |
JPH09252250A (ja) | 1996-03-18 | 1997-09-22 | Mitsubishi Electric Corp | 位相同期回路 |
US5942949A (en) | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
JP2001119297A (ja) | 1999-10-19 | 2001-04-27 | Sharp Corp | チャージポンプ回路及びそれを用いたpll周波数シンセサイザ回路 |
JP2001230667A (ja) | 2000-02-16 | 2001-08-24 | Nec Corp | 位相調整回路 |
KR100374631B1 (ko) | 2000-06-09 | 2003-03-04 | 삼성전자주식회사 | 전하펌프 회로 |
CN1398031A (zh) * | 2001-07-16 | 2003-02-19 | 松下电器产业株式会社 | 电源装置 |
JP2003143836A (ja) | 2001-07-16 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 電源装置 |
JP4623546B2 (ja) * | 2003-05-30 | 2011-02-02 | 株式会社リコー | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
JP4127208B2 (ja) * | 2003-07-14 | 2008-07-30 | 日本電気株式会社 | 周波数シンセサイザ |
JP2005354317A (ja) | 2004-06-09 | 2005-12-22 | Matsushita Electric Ind Co Ltd | フィルタ回路およびpll |
JP2006033197A (ja) | 2004-07-13 | 2006-02-02 | Ricoh Co Ltd | Pll回路 |
JP4370213B2 (ja) | 2004-07-26 | 2009-11-25 | 株式会社リコー | Pll回路 |
US7019572B2 (en) | 2004-07-26 | 2006-03-28 | Kabushiki Kaisha Toshiba | Systems and methods for initializing PLLs and measuring VCO characteristics |
JP4484629B2 (ja) | 2004-08-24 | 2010-06-16 | 株式会社リコー | クロックデータリカバリ回路及び電圧制御発振回路 |
CN100512012C (zh) * | 2004-08-27 | 2009-07-08 | 松下电器产业株式会社 | Pll频率合成器 |
-
2007
- 2007-03-29 JP JP2007540007A patent/JP4512642B2/ja active Active
- 2007-03-29 CN CN2007800007738A patent/CN101361271B/zh not_active Expired - Fee Related
- 2007-03-29 WO PCT/JP2007/056817 patent/WO2008044350A1/ja active Application Filing
- 2007-03-29 US US11/993,108 patent/US7808326B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101867370A (zh) * | 2009-04-16 | 2010-10-20 | 恩益禧电子股份有限公司 | Pll电路 |
CN103368565A (zh) * | 2013-07-10 | 2013-10-23 | 成都锐成芯微科技有限责任公司 | 一种限频压控振荡器 |
CN106685416A (zh) * | 2015-11-11 | 2017-05-17 | 精工半导体有限公司 | 振荡电路装置 |
CN105720974A (zh) * | 2016-01-20 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种振荡器电路、锁相环电路及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN101361271B (zh) | 2012-07-25 |
JP4512642B2 (ja) | 2010-07-28 |
WO2008044350A1 (fr) | 2008-04-17 |
JPWO2008044350A1 (ja) | 2010-02-04 |
US20090295489A1 (en) | 2009-12-03 |
US7808326B2 (en) | 2010-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101361271B (zh) | Pll电路 | |
CN102025371B (zh) | 同步振荡器、时钟恢复装置、时钟分配电路和多模式注入电路 | |
CN104124855B (zh) | 电路布置和用于再生电流的方法 | |
US10215810B2 (en) | Battery monitoring system | |
CN102097932B (zh) | 电荷泵装置与方法 | |
CN103346784B (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
CN106685415A (zh) | 电荷泵电路和锁相环 | |
CN105452882A (zh) | 电池监视装置 | |
CN1879282B (zh) | 栅极驱动电路 | |
US7342407B2 (en) | Temperature compensation circuit and testing apparatus | |
CN104734636A (zh) | 振荡器装置和方法 | |
CN104169691A (zh) | 电磁流量计的励磁电路以及电磁流量计 | |
CN1932953B (zh) | 显示驱动电路 | |
CN205566250U (zh) | 电子设备 | |
CN107889525A (zh) | 环形振荡器试验电路 | |
TWI427924B (zh) | 信號濾波器、濾波方法以及信號監控系統 | |
CN108683334A (zh) | 一种用于浮动地线buck型开关电源的电源开关状态检测电路 | |
CN109959837A (zh) | 一种漏电检测电路 | |
CN101944896B (zh) | 电荷泵以及能降低漏电流的充放电方法 | |
CN208766231U (zh) | 一种动态电阻测量电路 | |
CN105577171B (zh) | 一种用于锁相环的电路结构 | |
JP2009135889A (ja) | 信号形成回路 | |
CN104518784A (zh) | 锁相环电路 | |
CN103887966A (zh) | 电荷泵的实现电路 | |
CN101573870A (zh) | Pll老化电路以及半导体集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 |