CN109959837A - 一种漏电检测电路 - Google Patents

Abstract

本发明公开了一种漏电检测电路，包括第一电流镜、第二电流镜、第一晶体管、第一开关、第二开关和第一基准电流源；第一电流镜与第二电流镜连接，用于向第二电流镜提供基准电流；第一晶体管的第一极与第一电源连接，第一晶体管第二极与第二电流镜的电流输出端连接，第一晶体管的栅极通过第一开关与第一电流镜的偏置电压端连接；第一晶体管的栅极用于通过第二开关与待测试元件连接；第一基准电流源的第一端与第二电流镜的电流输出端连接，第一基准电流源的第二端与第二电源连接。本发明实施例实现了对耦合电容的漏电流检测。

Description

一种漏电检测电路

技术领域

本发明实施例涉及电流检测技术，尤其涉及一种漏电检测电路。

背景技术

在数据传输电路系统中，通常需要设置耦合电容使系统耦合。

图1为耦合电容电路的电路框图，耦合电容C的上极板输入数据信号V_in，下级板输出信号V_det，当电路需要工作传输数据和被测试的时候，V_det跟随V_in变化，若在t1时刻，耦合电容C两端的电压分别是V_in1和V_det1，在t2时刻，耦合电容C两端的电压分别是V_in2和V_det2，根据电荷守恒定律可以得到C(V_in1-V_det1)＝C(V_in2-V_det2)，可以得到V_in2-V_in1＝V_det2-V_det1，因此耦合电容C只是将V_in这一端的变化量传到V_det端，不会影响数据传输。

但是，上述等式只有在耦合电容C不存在漏电的情况下成立，在实际情况中，耦合电容C有可能存在漏电，那么V_in2-V_in1>V_det2-V_det1，导致输出的变化量降小于输入的变化量，可能造成传输数据发生错误。因此，需要对耦合电容的漏电进行检测。

发明内容

本发明提供了一种漏电检测电路，以检测测试元件是否漏电以及检测测试元件的漏电流。

本发明实施例提供了一种漏电检测电路，包括第一电流镜、第二电流镜、第一晶体管、第一开关、第二开关和第一基准电流源；

所述第一电流镜与所述第二电流镜连接，用于向所述第二电流镜提供基准电流；

所述第一晶体管的第一极与第一电源连接，所述第一晶体管第二极与所述第二电流镜的电流输出端连接，所述第一晶体管的栅极通过所述第一开关与所述第一电流镜的偏置电压端连接；所述第一晶体管的栅极通过所述第二开关与待测试元件连接；

所述第一基准电流源的第一端与所述第二电流镜的电流输出端连接，所述第一基准电流源的第二端与所述第二电源连接。

可选的，所述第一电流镜包括第二晶体管、第三晶体管和第二基准电流源；

所述第一晶体管的栅极通过所述第一开关与所述第二晶体管的栅极连接；

所述第二晶体管的第一极与所述第一电源连接，所述第二晶体管的第二极与所述第二电流镜的电流输入端连接，所述第二晶体管的栅极与所述第三晶体管的栅极连接；

所述第三晶体管的第一极与所述第一电源连接，所述第三晶体管的第二极与其栅极连接；

所述第二基准电流源的第一端与所述第三晶体管的第二极连接，所述第二基准电流源的第二端与所述第二电源连接。

可选的，所述第二电流镜包括第四晶体管和第五晶体管；

所述第四晶体管的第一极与所述第二电源连接，所述第四晶体管的第二极与所述第一晶体管的第二极以及所述第一基准电流源的第一端连接，所述第四晶体管的栅极与所述第五晶体管的栅极连接；

所述第五晶体管的第一极与所述第二电源连接，所述第五晶体管的第二极与所述第二晶体管的第二极连接，所述第五晶体管的栅极与其第二极连接。

可选的，所述第二电流镜还包括第六晶体管和第七晶体管，所述第一晶体管的第二极通过所述第六晶体管与所述第四晶体管连接；

其中，所述第六晶体管的第一极与所述第一晶体管的第二极连接，所述第六晶体管的第二极与所述第四晶体管的第二极连接，所述第六晶体管的栅极与所述第七晶体管的栅极连接；

所述第七晶体管的第一极与所述第二晶体管的第二极连接，所述第七晶体管的第二极与所述第五晶体管的第二极连接，所述第七晶体管的栅极与其第二极连接；

所述第一基准电流源的第一端与所述第六晶体管的第二极连接。

可选的，所述第一晶体管、所述第二晶体管和所述第三晶体管的导电沟道相同；

所述第四晶体管和、所述第五晶体管、所述第六晶体管和所述第七晶体管的导电沟道相同，并且与所述第一晶体管的导电沟通不同。

可选的，该漏电检测电路还包括第一反相器，所述第一反相器的输入端与所述第一晶体管的第二极连接，所述第一反相器的输出端输出检测信号。

可选的，该漏电检测电路还包括串联的至少两个第一反相器；其中，串联连接的第一个所述第一反相器的输入端与所述第一晶体管的第二极连接，最后一个所述第一反相器的输出端输出检测信号。

可选的，所述第一电流镜的偏置电压和第二电流镜的偏置电压建立期间，所述第一开关导通，所述第二开关关断；所述第一电流镜的偏置电压和第二电流镜的偏置电压建立完成后，所述第一开关关断，所述第二开关导通。

可选的，所述第一电源的电压为负电压或者接地电压正，第二电源的电压为正电压。

本发明实施例通过将第一电流镜与第二电流镜连接；第一晶体管的第一极与第一电源连接，第一晶体管第二极与第二电流镜的电流输出端连接，第一晶体管的栅极通过第一开关与第一电流镜的偏置电压端连接；第一晶体管的栅极通过第二开关与待测试元件连接；第一基准电流源的第一端与第二电流镜的电流输出端连接，第一基准电流源的第二端与第二电源连接，可以实现对待测试元件，例如对耦合电容漏电流的检测。

附图说明

图1为耦合电容电路的电路框图；

图2是本发明实施例一提供的一种漏电检测电路的电路框图；

图3是本发明实施例一提供的一种漏电检测电路的检测时序图；

图4是本发明实施例二提供的一种漏电检测电路的电路框图；

图5是本发明实施例三提供的一种漏电检测电路的电路框图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图2为本发明实施例一提供的一种漏电检测电路的电路框图，参见图2，该漏电检测电路包括第一电流镜110、第二电流镜120、第一晶体管M1、第一开关S1、第二开关S2和第一基准电流源A1；

第一电流镜110与第二电流镜120连接，用于向第二电流镜120提供基准电流；

第一晶体管M1的第一极与第一电源连接，第一晶体管M1第二极与第二电流镜120的电流输出端out连接，第一晶体管M1的栅极通过第一开关S1与第一电流镜100的偏置电压端bias连接；第一晶体管M1的栅极通过第二开关S2与待测试元件130连接；

第一基准电流源A1的第一端与第二电流镜120的电流输出端out连接，第一基准电流源110的第二端与第二电源连接。

在图2中，示例性的，第一电源的电压为接地电压GND，第二电源的电压为正电压VDD，这仅是本发明的一个具体示例，而非对本发明的限制，可选的，第一电源的电压还可以为负电压。

在图2中，示例性的，待测试元件130为测试电容C1，第一晶体管M1的栅极通过第二开关S2与测试电容C1的一极板连接，这仅是本发明的一个具体示例，而非对本发明的限制，例如本发明实施例提供的漏电检测电路可以对其他储能元件的进行检测，检测该储能元件是否漏电。

图3为本发明实施例一提供的一种漏电检测电路的检测时序图，下面结合图2和图3示例性地说明本发明实施例一提供的漏电检测电路的工作过程。其中，S-TESTLK表示整个漏电检测电路是否开始工作的信号，例如S-TESTLK为高电平可表示漏电检测电路上电开始工作，S-S1表示第一开关S1的控制信号，S-S2表示第二开关S2的控制信号，S-LKHI表示第二电流镜120电流输出端out的电压信号。

S-TESTLK为高电平，第一电流镜110的偏置电压和第二电流镜120的偏置电压开始建立，第一电流镜100产生基准电流I₁；当第一开关S1的控制信号为低电平时，第一开关S1导通，第二开关S1的控制信号为高电平，第二开关S2关断，第一晶体管M1的栅极与第一电流镜100的偏置电压端bias连接，流过第一晶体管M1的电流I_M1＝I₁，第一电流镜110向第二电流镜120提供基准电流I₁，流过第二电流镜120的电流输出端out的电流为I₁，此时第一基准电流源A1的电流为I_A1，I_M1＜I₁+I_A1，第一电流镜110的偏置电压和第二电流镜120的偏置电压建立完成，第一晶体管M1栅极的电压V_g等于第一电流镜100的偏置电压端bias的电压V_bias。

第一电流镜110的偏置电压和第二电流镜120的偏置电压建立完成后，第一开关S1的控制信号S-S1由低电平变为高电平，第一开关S1关断，第二开关S2的控制信号S-S2由高电平变为低电平，第二开关S2导通，待测试元件130输入端in的电压为V_in，待测试元件130输出端out的电压为第一晶体管M1栅极的电压V_g，此时V_g＝V_bias，待测试元件130存储的电荷量Q1＝C*(V_in1-V_g)＝C*(V_in1-V_bias)。若待测试元件130有漏电，待测试元件130存储的电荷量Q1将逐渐减小，即漏电后第一晶体管M1的栅极电压V_g逐渐大于V_bias，则流过第一晶体管M1的电流I_M1逐渐增大，当流过第一晶体管M1的电流I_M1大于I₁+I_A1时，第二电流镜120电流输出端out的电压信号S-LKHI被拉高，假设从第一开关S1的控制信号S-S1变为高电平时刻到第二电流镜120的电流输出端out的电压S-LKHI被拉高经过的时间为Δt，则第一晶体管M1增加的电流ΔI_M1满足：

ΔI_M1＝k*(V_bias+ΔV_g-V_th)²-k*(V_bias-V_th)²＝I_A1

其中，ΔV_g为从控制信号S-S1变为高电平到电压信号S-LKHI被拉高后第一晶体管M1栅极电压的变化值，V_th为第一晶体管M1的阈值电压，I_A1为第一基准电流源A1产生的基准电流，μ为第一晶体管M1的载流子迁移率，W、L为第一晶体管M1沟道的宽度和长度，C_ox为第一晶体管M1单位面积的栅氧化层电容量。可以得出，从控制信号S-S1变为高电平到电压信号S-LKHI被拉高后，第一晶体管M1栅极电压的变化值为ΔV_g。

假设待测试元件130的漏电流为I_lK,则根据公式：

I_lK*Δt＝C*ΔV_g

其中，C为待测电容C1的电容，可以得出待测试电容C1的漏电流I_lK＝C*ΔV_g/Δt。

本发明实施例通过将第一电流镜110与第二电流镜120连接；第一晶体管M1的第一极与第一电源连接，第一晶体管M1第二极与第二电流镜120的电流输出端out连接，第一晶体管M1的栅极通过第一开关S1与第一电流镜110的偏置电压端bias连接；第一晶体管M1的栅极通过第二开关S2与待测试元件130连接；第一基准电流源A1的第一端与第二电流镜120的电流输出端out连接，第一基准电流源A1的第二端与第二电源连接，实现了对耦合电容漏电流的检测。

需要说明的是，在本实施例中，示例性的，在第一电流镜110的偏置电压和第二电流镜120的偏置电压建立期间，第一开关S1导通，第二开关S2关断；在第一电流镜110的偏置电压和第二电流镜120的偏置电压建立完成后，第一开关S1关断，第二开关S2导通。这仅是本发明的一个具体示例，而非对本发明的限制。

请继续参见图4，在上述各实施例的基础上，可选的，该漏电检测电路还可以包括第一反相器140，第一反相器140的输入端与第一晶体管M1的第二极连接，第一反相器140的输出端输出检测信号。通过这样的设置可以增加电路的驱动能力，更容易检测到检测信号，确定待测试元件是否漏电。

实施例二

图4为本发明实施例二提供的一种漏电检测电路的电路框图，参见图4，在上述各实施例的基础上，进一步地，该漏电检测电路可选为：

第一电流镜110包括第二晶体管M2、第三晶体管M3和第二基准电流源A2；第一晶体管M1的栅极通过第一开关S1与第二晶体管M2的栅极连接；

第二晶体管M2的第一极与第一电源连接，第二晶体管M2的第二极与第二电流镜120的偏置电压端连接，第二晶体管M2的栅极与第三晶体管M3的栅极连接；

第三晶体管M3的第一极与第一电源连接，第三晶体管M3的第二极与其栅极连接；

第二基准电流源A2的第一端与第三晶体管M3的第二极连接，第二基准电流源A2的第二端与第二电源连接。

可选的，第二电流镜120包括第四晶体管M4和第五晶体管M5；

第四晶体管M4的第一极与第二电源连接，第四晶体管M4的第二极与第一晶体管M1的第二极以及第一基准电流源A1的第一端连接，第四晶体管M4的栅极与第五晶体管M5的栅极连接；

第五晶体管M5的第一极与第二电源连接，第五晶体管M5的第二极与第二晶体管M2的第二极连接，第五晶体管M5的栅极与其第二极连接。

其中，可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3的宽长比相同，第四晶体管M4和第五晶体管M5的宽长比相同，因此，第一晶体管M1、第二晶体管M2和第三晶体管M3的电流比为1:1:1，第四晶体管M4和第五晶体管M5的电流比为1:1。这仅是本发明实施例的一个具体示例，而非对本发明的限制，可以将晶体管设置不同的宽长比，只要在偏置电压建立过程完成后流过第一晶体管M1的电流和流过第四晶体管M4的电流相等即可。

可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3的导电沟道相同，第四晶体管M4和第五晶体管M5的导电沟道相同，并且与第一晶体管M1的导电沟通不同。在图4中，示例性的，第一晶体管M1、第二晶体管M2和第三晶体管M3为N型晶体管，第四晶体管M4和第五晶体管M5为P型晶体管，这仅是本发明实施例的一个具体示例，而非对本发明的限制，可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3可以为P型晶体管，第四晶体管M4和第五晶体管M5为N型晶体管。

图3中本发明实施例一提供的一种漏电检测电路的测试时序图同样适用于本发明实施例二提供的漏电检测电路，下面结合图4和图3示例性地说明本发明实施例二提供的漏电检测电路的工作过程。其中，S-TESTLK可表示第二基准电流源A2的控制信号，S-S1表示第一开关S1的控制信号，S-S2表示第二开关S2的控制信号,S-LKHI表示第四晶体管第二极的电压信号。

在本实施例中，当第二基准电流源A2的控制信号为高电平，第二基准电流源A2产生基准电流I₁，流过第三晶体管M3的电流为I₁，第三晶体管M3和第二晶体管M2形成镜像，则流过第二晶体管M2的电流为I₁；当第一开关S1闭合后，第三晶体管M3和第一晶体管M1形成镜像，流过第一晶体管M1的电流I_M1＝I₁；第二晶体管M2的第二极与第五晶体管M5的第二极连接，第五晶体管M5的电流为I₁，第五晶体管M5与第四晶体管M4形成镜像，第四晶体管M4的电流为I₁。此时，第二晶体管M2的栅极偏置电压和第四晶体管M4的栅极偏置电压建立，I_M1＜I₁+I_A1。

需要说明的是，流过晶体管的电流是指晶体管的漏电流，即从晶体管第一级流向第二极的电流，或者从晶体管第二极流向第一级的电流。

偏置电压建立完成之后，第一开关S1的控制信号S-S1变为高电平，第一开关S1关断,第二开关S2的控制信号S-S2变为低电平，第二开关S2导通。此后，若待测试元件130有漏电，则第一晶体管M1的栅极电压逐渐增大，第一晶体管M1的电流I_M1逐渐增大，当第一晶体管M1的电流I_M1＝I₁+I_A1时，第四晶体管M4第二极的电压S-LKHI被拉高，假设从第一开关S1的控制信号S-S1变为高电平到第四晶体管M4第二极的电压S-LKHI被拉高经过的时间为Δt，则第一晶体管M1增加的电流ΔI_M1满足：

ΔI_M1＝k*(V_bias+ΔV_g-V_th)²-k*(Vbias-V_th)²＝I_A1

其中，ΔV_g为从控制信号S-S1被拉高到电压信号S-LKHI被拉高后第一晶体管M1栅极电压的变化值，V_th为第一晶体管M1的阈值电压，I_A1为第一基准电流源A1产生的基准电流,μ为第一晶体管M1的载流子迁移率，W、L为第一晶体管M1沟道的宽度和长度，C_ox为第一晶体管M1单位面积的栅氧化层电容量。可以得出，从控制信号S-S1被拉高到电压信号S-LKHI被拉高后，第一晶体管M1栅极电压的变化值ΔV_g。

假设待测试元件130的漏电流为I_lK,则根据公式：

I_lK*Δt＝C*ΔV_g

其中，C为待测电容C1的电容，可以得出待测试元件130的漏电流I_lK＝C*ΔV_g/Δt。

本发明实施例在上述各实施例的基础上，通过设置第一电流镜110包括第二晶体管M2、第三晶体管M3和第二基准电流源A2；第一晶体管M1的栅极通过第一开关S1与第二晶体管M2的栅极连接；第二晶体管M2的第一极与第一电源连接，第二晶体管M2的第二极与第二电流镜120的偏置电压端连接，第二晶体管M2的栅极与第三晶体管M3的栅极连接；第三晶体管M3的第一极与第一电源连接，第三晶体管M3的第二极与其栅极连接；第二基准电流源A2的第一端与第三晶体管M3的第二极连接，第二基准电流源A2的第二端与第二电源连接。第二电流镜120包括第四晶体管M4和第五晶体管M5；第四晶体管M4的第一极与第二电源连接，第四晶体管M4的第二极与第一晶体管M1的第二极以及第一基准电流源A1的第一端连接，第四晶体管M4的栅极与第五晶体管M5的栅极连接；第五晶体管M5的第一极与第二电源连接，第五晶体管M5的第二极与第二晶体管M2的第二极连接，第五晶体管M5的栅极与其第二极连接。实现了对耦合电容漏电流的检测。

实施例三

图5是本发明实施例三提供的一种漏电检测电路的电路框图，参见图5，在上述各实施例的基础上，进一步地，该漏电检测电路可选为：

第二电流镜120还包括第六晶体管M6和第七晶体管M7，第一晶体管M1的第二极通过第六晶体管M6与第四晶体管M4连接；

其中，第六晶体管M6的第一极与第一晶体管M1的第二极连接，第六晶体管M6的第二极与第四晶体管M4的第二极连接，第六晶体管M6的栅极与第七晶体管M7的栅极连接；

第七晶体管M7的第一极与第二晶体管M6的第二极连接，第七晶体管M7的第二极与第五晶体管M5的第二极连接，第七晶体管M7的栅极与其第二极连接。

其中，第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的导电沟道相同，并且与第一晶体管M1的导电沟道不同。

需要说明的是，本实施例在实施例二的基础上，仅仅增设第二电流镜120还包括第六晶体管M6和第七晶体管M7，使第五晶体管M5和第七晶体管M7形成共源共栅结构，第四晶体管M4和第六晶体管M6形成共源共栅结构，达到更好地抑制第二电源的噪声，提高电流镜镜像的精度的效果，而本实施例提供的漏电检测电路与实施例二提供的漏电检测电路的工作原理类似，在此不再赘述。

可选的，该漏电检测电路还包括串联的至少两个第一反相器310；其中，串联连接的第一个第一反相器310的输入端与第一晶体管M1的第二极连接，最后一个第一反相器310的输出端输出检测信号。通过这样的设置可以进一步增加电路的驱动能力。注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种漏电检测电路，其特征在于，包括第一电流镜、第二电流镜、第一晶体管、第一开关、第二开关和第一基准电流源；

所述第一电流镜与所述第二电流镜连接，用于向所述第二电流镜提供基准电流；

所述第一晶体管的第一极与第一电源连接，所述第一晶体管第二极与所述第二电流镜的电流输出端连接，所述第一晶体管的栅极通过所述第一开关与所述第一电流镜的偏置电压端连接；所述第一晶体管的栅极通过所述第二开关与待测试元件连接；

所述第一基准电流源的第一端与所述第二电流镜的电流输出端连接，所述第一基准电流源的第二端与所述第二电源连接。

2.根据权利要求1所述的漏电检测电路，其特征在于，所述第一电流镜包括第二晶体管、第三晶体管和第二基准电流源；

所述第一晶体管的栅极通过所述第一开关与所述第二晶体管的栅极连接；

所述第二晶体管的第一极与所述第一电源连接，所述第二晶体管的第二极与所述第二电流镜的电流输入端连接，所述第二晶体管的栅极与所述第三晶体管的栅极连接；

所述第三晶体管的第一极与所述第一电源连接，所述第三晶体管的第二极与其栅极连接；

所述第二基准电流源的第一端与所述第三晶体管的第二极连接，所述第二基准电流源的第二端与所述第二电源连接。

3.根据权利要求2所述的漏电检测电路，其特征在于，所述第二电流镜包括第四晶体管和第五晶体管；

所述第四晶体管的第一极与所述第二电源连接，所述第四晶体管的第二极与所述第一晶体管的第二极以及所述第一基准电流源的第一端连接，所述第四晶体管的栅极与所述第五晶体管的栅极连接；

所述第五晶体管的第一极与所述第二电源连接，所述第五晶体管的第二极与所述第二晶体管的第二极连接，所述第五晶体管的栅极与其第二极连接。

4.根据权利要求3所述的漏电检测电路，其特征在于，所述第二电流镜还包括第六晶体管和第七晶体管，所述第一晶体管的第二极通过所述第六晶体管与所述第四晶体管连接；

其中，所述第六晶体管的第一极与所述第一晶体管的第二极连接，所述第六晶体管的第二极与所述第四晶体管的第二极连接，所述第六晶体管的栅极与所述第七晶体管的栅极连接；

所述第七晶体管的第一极与所述第二晶体管的第二极连接，所述第七晶体管的第二极与所述第五晶体管的第二极连接，所述第七晶体管的栅极与其第二极连接；

所述第一基准电流源的第一端与所述第六晶体管的第二极连接。

5.根据权利要求4所述的漏电检测电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管的导电沟道相同；

所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管的导电沟道相同，并且与所述第一晶体管的导电沟道不同。

6.根据权利要求1所述的漏电检测电路，其特征在于，还包括第一反相器，所述第一反相器的输入端与所述第一晶体管的第二极连接，所述第一反相器的输出端输出检测信号。

7.根据权利要求1所述的漏电检测电路，其特征在于，还包括串联的至少两个第一反相器；其中，串联连接的第一个所述第一反相器的输入端与所述第一晶体管的第二极连接，最后一个所述第一反相器的输出端输出检测信号。

8.根据权利要求1所述的漏电检测电路，其特征在于，所述第一电流镜的偏置电压和第二电流镜的偏置电压建立期间，所述第一开关导通，所述第二开关关断；所述第一电流镜的偏置电压和第二电流镜的偏置电压建立完成后，所述第一开关关断，所述第二开关导通。

9.根据权利要求1所述的漏电检测电路，其特征在于，所述第一电源的电压为负电压或者接地电压，第二电源的电压为正电压。