CN103941144B - 一种基准电压源漏电检测电路 - Google Patents

一种基准电压源漏电检测电路 Download PDF

Info

Publication number
CN103941144B
CN103941144B CN201410193233.8A CN201410193233A CN103941144B CN 103941144 B CN103941144 B CN 103941144B CN 201410193233 A CN201410193233 A CN 201410193233A CN 103941144 B CN103941144 B CN 103941144B
Authority
CN
China
Prior art keywords
pmos
reference voltage
sheet
voltage source
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410193233.8A
Other languages
English (en)
Other versions
CN103941144A (zh
Inventor
钟书鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou hi tech Limited by Share Ltd
Original Assignee
Wangao (hangzhou) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wangao (hangzhou) Technology Co Ltd filed Critical Wangao (hangzhou) Technology Co Ltd
Priority to CN201410193233.8A priority Critical patent/CN103941144B/zh
Publication of CN103941144A publication Critical patent/CN103941144A/zh
Application granted granted Critical
Publication of CN103941144B publication Critical patent/CN103941144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明实施例公开了一种基准电压源漏电检测电路，包括：上门限电压和下门限电压均为正值的片内迟滞比较器；连接在基准电压源输出端与所述片内迟滞比较器的第一输入端之间的片内滤波电路；以及一端接所述基准电压源输出端，另一端分别接所述片内迟滞比较器的第二输入端和片外滤波电容的正端的片内采样电阻，以实时检测基准电压源是否漏电。

Description

一种基准电压源漏电检测电路
技术领域
本发明涉及电力电子技术领域，更具体地说，涉及一种基准电压源漏电检测电路。
背景技术
基准电压源是指在模拟集成电路中用作电压基准的具有较高精度和稳定度的参考电压源。参见图1，对于集成在模拟集成电路片内的基准电压源来说，其输出引脚通常需要外接一个片外滤波器Cout，以滤除基准电压源输出波形中的高频谐波和低频噪声。
基准电压源输出电压的变化影响着整个模拟集成电路的精度和性能，而基准电压源漏电会造成所述基准电压源输出电压明显下降，因此有必要在所述模拟集成电路片内集成所述基准电压源的漏电检测电路，从而为及时发现并解决漏电故障提供方便。
发明内容
有鉴于此，本发明提供一种基准电压源漏电检测电路，以实时检测基准电压源是否漏电。
一种基准电压源漏电检测电路，包括：
上门限电压和下门限电压均为正值的片内迟滞比较器；
连接在基准电压源输出端与所述片内迟滞比较器的第一输入端之间的片内滤波电路；
以及一端接所述基准电压源输出端，另一端分别接所述片内迟滞比较器的第二输入端和片外滤波电容的正端的片内采样电阻。
其中，所述第一输入端为同相输入端，所述第二输入端为反相输入端。
其中，所述片内迟滞比较器包括电流源、反相器、第一PMOS管、第二PMOS管、第三PMOS管、尺寸相同的第四PMOS管和第五PMOS管，以及尺寸相同的第一NMOS管和第二NMOS管，其中：
所述第一NMOS管的栅极为所述片内迟滞比较器的反相输入端；
所述第二NMOS管的栅极为所述片内迟滞比较器的同相输入端；
所述第一NMOS管和所述第二NMOS管的源极均接所述电流源；
所述第一NMOS管的漏极分别接所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的栅极，以及所述第五PMOS管的漏极；
所述第二NMOS管的漏极分别接所述第二PMOS管、所述第三PMOS管、所述第四PMOS管的漏极，以及所述反相器的输入端；所述反相器的输出端为所述片内迟滞比较器的输出端；
所述第一PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的源极均连接至电源；
所述第二PMOS管的源极接所述第一PMOS管的漏极。
其中，所述片内采样电阻为Poly电阻。
其中，所述片内滤波电路为有源滤波电路。
其中，所述片内滤波电路为一阶RC滤波电路。
其中，所述一阶RC滤波电路中的电阻为PMOS电阻。
其中，所述PMOS电阻包括N个相串联的PMOS管，其中：
各个所述PMOS管的栅极接地；
第1个所述PMOS管的源极为所述PMOS电阻的一端；第M个所述PMOS管的漏极接第M+1个所述PMOS管的源极；第N个所述PMOS管的漏极为所述PMOS电阻的另一端；其中N和M均为正整数且1＜M＜N。
其中，所述一阶RC滤波电路中的电容为NMOS电容。
其中，所述NMOS电容包括多个相串联的NMOS管，其中：
各个所述NMOS管的栅极构成所述NMOS电容的正端；
各个所述NMOS管的源极和漏极均接地。
从上述的技术方案可以看出，本发明将基准电压源的输出分为两路处理，一路经片内滤波电路滤波后输入片内迟滞比较器的一个输入端，一路经由片内采样电阻和片外滤波电容组成的一阶RC滤波电路滤波后输入片内迟滞比较器的另一输入端；由于片内采样电阻连接了芯片外部节点，因此当基准电压源漏电时，漏电电流会流经片内采样电阻产生漏电压降，而片内迟滞比较器便是以该漏电压降作为输入来决定输出的，从而通过监测片内迟滞比较器的输出情况即可实时监测到基准电压源的漏电情况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术公开的一种带片外滤波器的基准电压源结构示意图；
图2为本发明实施例公开的一种基准电压源漏电检测电路结构示意图；
图3为本发明实施例公开的一种片内迟滞比较器的电压传输特性曲线图；
图4为本发明实施例公开的一种片内迟滞比较器结构示意图；
图5为本发明实施例公开的一种片内滤波电路中的电阻结构示意图；
图6为本发明实施例公开的一种片内滤波电路中的电容结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，本发明实施例公开了一种基准电压源漏电检测电路，以实时检测基准电压源是否漏电，包括：
上门限电压和下门限电压均为正值的片内迟滞比较器CMP；
连接在基准电压源输出端REF与片内迟滞比较器CMP的第一输入端之间的片内滤波电路10；
以及一端接基准电压源输出端REF，另一端分别接片内迟滞比较器CMP的第二输入端和片外滤波电容Cout的正端的片内采样电阻Rin。
分析可知，片内滤波电路10为连接于基准电压源输出端REF和片内迟滞比较器CMP之间的第一滤波支路，由片内采样电阻Rin和片外滤波电容Cout共同组成的一阶RC滤波电路为连接于基准电压源输出端REF和片内迟滞比较器CMP之间的第二滤波支路，两者共同避免了基准电压源输出波形中的高频谐波和低频噪声进入片内迟滞比较器CMP造成干扰。
在所述第二滤波支路中，由于片内采样电阻Rin与片外滤波电容Cout相连，即片内采样电阻Rin连接的是模拟集成电路片外的节点，因此当基准电压源漏电时，漏电电流必会流经片内采样电阻Rin而产生漏电压降；而所述第一滤波支路所连接的完全是模拟集成电路片内的节点，因此不会有漏电产生的压降。由此可知，片内迟滞比较器CMP的输入信号(即所述第一滤波支路和所述第二滤波支路的输出电压之差)，即为片内采样电阻Rin两端的漏电压降。
考虑到片内采样电阻Rin两端的漏电压降必然为非负数，因此本实施例选定上门限电压和下门限电压均为正值的片内迟滞比较器CMP来监测基准电压源的漏电情况。参见图3，该片内迟滞比较器CMP的输出电压U随输入电压V的变化而变化，当片内采样电阻Rin两端的漏电压降超出预设的片内迟滞比较器CMP的上门限电压Vth-h时，片内迟滞比较器CMP输出高电平信号Uh，当片内采样电阻Rin两端的漏电压降为低于预设的片内迟滞比较器CMP的下门限电压Vth-l时，片内迟滞比较器CMP输出低电平信号Ul；从而，本实施例以0～Ul作为漏电压降允许的误差范围，通过监测片内迟滞比较器CMP的输出情况即可实时了解到基准电压源的漏电情况，解决了现有技术存在的问题。
其中，仍参见图2，在本实施例中，片内迟滞比较器CMP的第一输入端可具体设定为片内迟滞比较器CMP的同相输入端，片内迟滞比较器CMP的第二输入端相应设定为片内迟滞比较器CMP的反相输入端。此时，片内迟滞比较器CMP可具体采用下述电路结构实现，但并不局限。
参见图4，该片内迟滞比较器CMP包括电流源Ib、反相器INV、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、尺寸相同的第四PMOS管PM4和第五PMOS管PM5，以及尺寸相同的第一NMOS管NM1和第二NMOS管NM2，其中：
第一NMOS管NM1的栅极为片内迟滞比较器CMP的反相输入端；
第二NMOS管NM2的栅极为片内迟滞比较器CMP的同相输入端；
第一NMOS管NM1和第二NMOS管NM2的源极均接电流源Ib；
第一NMOS管NM1的漏极分别接第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4和第五PMOS管PM5的栅极，以及第五PMOS管PM5的漏极；
第二NMOS管NM2的漏极分别接第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4的漏极，以及反相器INV的输入端；反相器INV的输出端为片内迟滞比较器CMP的输出端；
第一PMOS管PM1、第三PMOS管PM3、第四PMOS管PM4和第五PMOS管PM5的源极均连接至电源；
第二PMOS管PM2的源极接第一PMOS管PM1的漏极。
其工作原理如下(为便于描述，首先记NM2的栅极为VIP端、记NM1的栅极为VIN端)：
在无漏电发生时，VIP端和VIN端之间的电压差为0，由于PM3的存在，PM4和PM3的漏极电流之和大于PM5，但是由于NM1和NM2管的栅源电压相等，因此PM4和PM3的漏极电压将上升进入线性区以减小自身漏极电流，直至PM4和PM3的漏极电流之和与PM5的漏极电流相等；此时INV的输入端电压接近于电源电压，INV输出低电平信号Ul；同时，PM1的栅源电压为电源电压，PM1导通，PM2的源极通过PM1连至电源，即PM2、PM4和PM3并联；
如果基准电压源的漏电逐渐增加，则NM2的栅源电压会超过NM1，NM2的漏极电流会逐渐增加，为适应其漏极电流的上升，NM2的漏极电压将逐渐下降使得PM4、PM3和PM2逐步退出线性区，增加其漏极电流。当VIP端和VIN端之间的电压差继续增加超过Vth-h后，PM4、PM3和PM2的漏极电流之和已不足以提供给NM2，则NM2的漏极电压将下降至接近0V，使NM2进入线性区，从而电流得以匹配；此时，INV的输入端接近0，INV输出高电平信号Uh；同时PM1关断，PM2被关闭；
当漏电逐渐消失时，则VIP端和VIN端之间的电压差将逐渐下降，即NM2的栅源电压逐步减小，若下降至低于Vth-h后，由于PM2被关闭，PM4和PM3的漏极电流之和仍小于Vth-h所对应的NM2的漏极电流，因此NM2不能退出线性区，INV的输出仍保持为高电平信号Uh。若其继续下降至低于Vth-l后，则PM4和PM3的漏极电流之和大于NM2的漏极电流，此时NM2的漏极电压将上升使NM2退出线性区，而PM4和PM3进入线性区，以使得INV输出低电平信号Ul；此时由于PM4和PM3的漏电流之和大于PM5的漏极电流，因此Vth-l仍为正值。
最后需要说明的是，在本实施例中，片内迟滞比较器CMP的第一输入端也可设定为片内迟滞比较器CMP的反相输入端，片内迟滞比较器CMP的第二输入端相应设定为片内迟滞比较器CMP的同相输入端，此时只需对片内迟滞比较器CMP的电路结构进行相应改进即可，并不局限。
此外，在本实施例中，片内滤波电路10可选用有源滤波电路、一阶RC滤波电路或高阶RC滤波电路等。为节约成本，本实施例优选片内滤波电路10为所述一阶RC滤波电路，仍参见图2，该一阶RC滤波电路包括：负端直接接地的电容C，以及一端接基准电压源输出端REF，另一端分别接片内迟滞比较器CMP的第一输入端和电容C的正端的电阻R。
考虑到所述一阶RC滤波电路的带宽设计得越低，其对高频谐波的滤除能力就越强，此时需要很大的RC值(R为电阻R的阻值，C为电容C的容值)；而芯片内部要实现大电阻和大电容是不容易的，这通常会占用很大的芯片面积，因此本实施例优选所述一阶RC滤波电路中的电阻R为PMOS电阻、电容C为NMOS电容。
具体的，参见图5，所述PMOS电阻包括N个相串联的PMOS管，其中：
各个所述PMOS管的栅极接地；
第1个所述PMOS管的源极为所述PMOS电阻的一端，该接线端与基准电压源输出端REF直接相连，记为Rin端；第M个所述PMOS管的漏极接第M+1个所述PMOS管的源极；第N个所述PMOS管的漏极为所述PMOS电阻的另一端，记为Rout端；其中N和M均为正整数且1＜M＜N。
所述Rin端和所述Rout端的电压即为基准电压源输出的基准电压，该电压高于各个所述PMOS管的导通阈值电压，因而各个所述PMOS管均处于线性导通状态，所述PMOS电阻的阻值为
R mos = 1 μ n C ox W L ( V ref - V th )
式中，Rmos为所述PMOS电阻的阻值，Vref为基准电压源输出的基准电压，Vth为所述PMOS管的导通阈值电压，μn为所述PMOS管的电迁移率，Cox为所述PMOS管单位面积栅氧化层电容值，W/L为所述PMOS管的宽度和长度之比。
所述PMOS电阻的面积相比同等阻值的Poly电阻的面积要小近百倍，因此实现了片内电阻的小面积、大阻值。其中宽长比设得最小，Rmos的值越大。
参见图6，所述NMOS电容包括多个相串联的NMOS管，其中：各个所述NMOS管的栅极构成所述NMOS电容的正端；各个所述NMOS管的源极和漏极均接地。该电路结构利用NMOS电容在导通条件下的栅源电容和栅漏电容实现，该电容的单位容值比普通的金属电容的容值要大近10倍，因此实现了片内电容的小面积、大容值。
其中，考虑到片外滤波电容Cout通常为微法级的大电容，因此片内采样电阻Rin的阻值不需要很大，即可保证由片外滤波电容Cout和片内采样电阻Rin组成的第二滤波支路的带宽较低，基于此，本实施例优选片内采样电阻Rin为精度较高的Poly电阻，以提高漏电电流采样精度。
综上所述，本发明将基准电压源的输出分为两路处理，一路经片内滤波电路滤波后输入片内迟滞比较器的一个输入端，一路经由片内采样电阻和片外滤波电容组成的一阶RC滤波电路滤波后输入片内迟滞比较器的另一输入端；由于片内采样电阻连接了芯片外部节点，因此当基准电压源漏电时，漏电电流会流经片内采样电阻产生漏电压降，而片内迟滞比较器便是以该漏电压降作为输入来决定输出的，从而通过监测片内迟滞比较器的输出情况即可实时监测到基准电压源的漏电情况。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种基准电压源漏电检测电路，其特征在于，包括：
上门限电压和下门限电压均为正值的片内迟滞比较器；
连接在基准电压源输出端与所述片内迟滞比较器的第一输入端之间的片内滤波电路；
以及一端接所述基准电压源输出端，另一端分别接所述片内迟滞比较器的第二输入端和片外滤波电容的正端的片内采样电阻；
其中，所述第一输入端为同相输入端，所述第二输入端为反相输入端；
所述片内迟滞比较器包括电流源、反相器、第一PMOS管、第二PMOS管、第三PMOS管、尺寸相同的第四PMOS管和第五PMOS管，以及尺寸相同的第一NMOS管和第二NMOS管，其中：
所述第一NMOS管的栅极为所述片内迟滞比较器的反相输入端；
所述第二NMOS管的栅极为所述片内迟滞比较器的同相输入端；
所述第一NMOS管和所述第二NMOS管的源极均接所述电流源；
所述第一NMOS管的漏极分别接所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的栅极，以及所述第五PMOS管的漏极；
所述第二NMOS管的漏极分别接所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的漏极，以及所述反相器的输入端；所述反相器的输出端为所述片内迟滞比较器的输出端；
所述第一PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的源极均连接至电源；
所述第二PMOS管的源极接所述第一PMOS管的漏极。
2.根据权利要求1所述的基准电压源漏电检测电路，其特征在于，所述片内采样电阻为Poly电阻。
3.根据权利要求1所述的基准电压源漏电检测电路，其特征在于，所述片内滤波电路为有源滤波电路。
4.根据权利要求1所述的基准电压源漏电检测电路，其特征在于，所述片内滤波电路为一阶RC滤波电路。
5.根据权利要求4所述的基准电压源漏电检测电路，其特征在于，所述一阶RC滤波电路中的电阻为PMOS电阻。
6.根据权利要求5所述的基准电压源漏电检测电路，其特征在于，所述PMOS电阻包括N个相串联的PMOS管，其中：
各个所述PMOS管的栅极接地；
第1个所述PMOS管的源极为所述PMOS电阻的一端；第M个所述PMOS管的漏极接第M+1个所述PMOS管的源极；第N个所述PMOS管的漏极为所述PMOS电阻的另一端；其中N和M均为正整数且1＜M＜N。
7.根据权利要求4所述的基准电压源漏电检测电路，其特征在于，所述一阶RC滤波电路中的电容为NMOS电容。
8.根据权利要求7所述的基准电压源漏电检测电路，其特征在于，所述NMOS电容包括多个相串联的NMOS管，其中：
各个所述NMOS管的栅极构成所述NMOS电容的正端；
各个所述NMOS管的源极和漏极均接地。
CN201410193233.8A 2014-05-07 2014-05-07 一种基准电压源漏电检测电路 Active CN103941144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410193233.8A CN103941144B (zh) 2014-05-07 2014-05-07 一种基准电压源漏电检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410193233.8A CN103941144B (zh) 2014-05-07 2014-05-07 一种基准电压源漏电检测电路

Publications (2)

Publication Number Publication Date
CN103941144A CN103941144A (zh) 2014-07-23
CN103941144B true CN103941144B (zh) 2016-09-21

Family

ID=51188893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410193233.8A Active CN103941144B (zh) 2014-05-07 2014-05-07 一种基准电压源漏电检测电路

Country Status (1)

Country Link
CN (1) CN103941144B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109959837B (zh) * 2017-12-25 2021-03-30 北京兆易创新科技股份有限公司 一种漏电检测电路
CN110247439B (zh) * 2018-03-08 2020-12-18 圣邦微电子（北京）股份有限公司 一种基于芯片内部采样电阻的恒流恒压控制电路
CN109900950B (zh) * 2019-04-04 2021-07-13 上海南芯半导体科技有限公司 一种高精度的连续时间双向电流采样电路及实现方法
CN117792361A (zh) * 2024-02-28 2024-03-29 芯聚威科技(成都)有限公司 一种上电复位电路及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201345060Y (zh) * 2009-01-13 2009-11-11 北京时代民芯科技有限公司 一种用于温度控制的负反馈迟滞比较器
CN201780351U (zh) * 2010-08-04 2011-03-30 上海电科博耳电器开关有限公司 模拟漏电检测装置
CN102097839A (zh) * 2010-12-30 2011-06-15 天津南大强芯半导体芯片设计有限公司 一种电压电流自适应控制电路
CN102890522A (zh) * 2012-10-24 2013-01-23 广州润芯信息技术有限公司 一种电流基准电路
CN102998575A (zh) * 2011-09-12 2013-03-27 欧姆龙汽车电子株式会社 漏电检测装置
CN103280981A (zh) * 2013-05-16 2013-09-04 北京波尔通信电源设备有限公司 一种用于高压电流降压的装置和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782117B2 (en) * 2008-12-18 2010-08-24 Fairchild Semiconductor Corporation Constant switch Vgs circuit for minimizing rflatness and improving audio performance
US8482342B2 (en) * 2009-10-30 2013-07-09 Stmicroelectronics S.R.L. Circuit for generating a reference voltage with compensation of the offset voltage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201345060Y (zh) * 2009-01-13 2009-11-11 北京时代民芯科技有限公司 一种用于温度控制的负反馈迟滞比较器
CN201780351U (zh) * 2010-08-04 2011-03-30 上海电科博耳电器开关有限公司 模拟漏电检测装置
CN102097839A (zh) * 2010-12-30 2011-06-15 天津南大强芯半导体芯片设计有限公司 一种电压电流自适应控制电路
CN102998575A (zh) * 2011-09-12 2013-03-27 欧姆龙汽车电子株式会社 漏电检测装置
CN102890522A (zh) * 2012-10-24 2013-01-23 广州润芯信息技术有限公司 一种电流基准电路
CN103280981A (zh) * 2013-05-16 2013-09-04 北京波尔通信电源设备有限公司 一种用于高压电流降压的装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
漏电保护电路及测试系统设计;李莉;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130515(第5期);I135-81 *

Also Published As

Publication number Publication date
CN103941144A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN103941144B (zh) 一种基准电压源漏电检测电路
CN109861329A (zh) 线性充电系统、恒流恒压控制电路及其电压跟随控制方法
CN101696996B (zh) 脉宽信号占空比检测器
CN104991113B (zh) 应用于高频开关电源中的过零检测电路
CN106645893A (zh) 电荷泵的输出电压检测电路和电荷泵
CN101719757B (zh) 一种功率放大器的过流保护电路及实现方法
CN104360143A (zh) 负载过零点检测电路及方法,负载电压检测电路及方法
CN104600963A (zh) 一种开关电源输出电压双模检测电路
CN101465599B (zh) 电荷泵降压电路与方法
CN102981032B (zh) 一种用于全电感电流波形的检测电路及方法
CN103023004B (zh) 一种浪涌抑制电路
CN107765084B (zh) 一种通用电压输入的工频信号频率测量系统
CN109959837A (zh) 一种漏电检测电路
CN107482934A (zh) 一种整流器
CN107490744A (zh) 一种电动汽车供电设备接地连续性的检测电路
CN201528321U (zh) 脉宽信号占空比检测器
CN103337955A (zh) 低损耗串联电容均压装置
CN203368322U (zh) 低损耗串联电容均压装置
CN203658444U (zh) 一种电压检测电路及蓝牙设备
CN101427452B (zh) 用于确定开关点的电力逆变器控制设备
CN204157132U (zh) 负载电压检测电路
CN103259500A (zh) 一种跟踪滤波电路
CN103546126B (zh) 一种低噪声延迟电路
CN103852696A (zh) 一种器件耐压检测电路、耐压测试装置及测试方法
CN203608078U (zh) 超小体积超低压差纹波抑制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 310053 Binjiang District, Hangzhou, No. six and road, a building (North), building B4004, room, four

Patentee after: Hangzhou hi tech Limited by Share Ltd

Address before: 310053 Binjiang District, Hangzhou, No. six and road, a building (North), building four, B4004,

Patentee before: Wangao (Hangzhou) Technology Co.Ltd