CN117792361A - 一种上电复位电路及电子设备 - Google Patents

Abstract

本申请公开了一种上电复位电路及电子设备，包括串联于电源和地之间的第一电阻和第二电阻，滞回比较器的正向输入端连接于所述第一电阻和所述第二电阻之间，滞回比较器的反向输入端为带隙基准电压，滞回比较器的输出端与第三晶体管的栅极连接，第三晶体管的源极与施密特触发器连接，施密特触发器的输出端为上电复位电路的输出端，第三晶体管和施密特触发器之间设有第一节点，第一节点分别与电流镜的输出节点、第四晶体管的源极连接，第四晶体管的栅极与外部主动断电信号输出端连接，第四晶体管和地之间设有第二节点，所述第一节点和所述第二节点之间串联有第一电容。本申请对外部电源电压上电速度不敏感，复位时间稳定。

Description

一种上电复位电路及电子设备

技术领域

本申请涉及半导体集成电路技术领域，尤其是涉及一种上电复位电路及电子设备。

背景技术

上电复位电路（Power-on Reset，简称POR）是集成电路中一种常见的功能模块，其主要作用是确保设备在通电时启动在一种可控、可预测的状态下。当电子设备首次上电，或电源重新连接时，电源电压可能在一段时间内不稳定。POR电路的目标是在电源电压达到稳定水平时生成复位脉冲，有助于设备开机时避免意外行为。掉电检测（brown-outdetection，简称BOD），主要目的是监测设备的供电电压，并在供电电压降至某个预定阈值以下时，阻止设备运行。

参照图1，目前使用的上电复位电路在外部电源电压上电时间比较长的情况下，可能会导致输出电压过低，无法完成复位操作。同时复位时间对于工艺偏差以及环境变化较为敏感，复位时长不固定，对系统的功能安全有影响。

有鉴于此，特提出本申请。

发明内容

本申请提供了一种上电复位电路及电子设备，能够稳定复位时间，对外部电源电压上电时长不敏感。

第一方面，本申请提供一种上电复位电路，采用如下的技术方案：

一种上电复位电路，包括：滞回比较器、第一电阻和第二电阻，所述第一电阻和所述第二电阻串联于电源和地之间，所述滞回比较器的正向输入端连接于所述第一电阻和所述第二电阻之间，所述滞回比较器的反向输入端为带隙基准电压，所述滞回比较器的输出端与第三晶体管的栅极连接，所述第三晶体管的漏极接地，所述第三晶体管的源极与施密特触发器连接，所述施密特触发器的输出端为上电复位电路的输出端，上述第三晶体管和所述施密特触发器之间设有第一节点，所述第一节点分别与电流镜的输出节点、第四晶体管的源极连接，所述第四晶体管的栅极与外部主动断电信号输出端连接，所述第四晶体管的漏极接地，所述第四晶体管和地之间设有第二节点，所述第一节点和所述第二节点之间串联有第一电容。

进一步地，上述电流镜包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的栅极连接，所述第一晶体管和第二晶体管的源极分别与所述电源连接，所述第一晶体管的漏极与所述第一节点连接，所述第二晶体管的漏极与电流源连接，所述第一晶体管和第二晶体管的栅极之间设有第三节点，所述第二晶体管的漏极和地之间设有第四节点，所述第三节点和所述第四节点短接。

进一步地，上述第一晶体管、第二晶体管、第三晶体管和第四晶体管为PMOS晶体管。

进一步地，上述滞回比较器包括：差分跨导放大器、电流源、反相器、晶体管M15、晶体管M16和晶体管M17，所述差分跨导放大器包括晶体管M11、晶体管M12、晶体管M13和晶体管M14，所述电流源包括晶体管M18、晶体管M19和晶体管M110。

进一步地，上述晶体管M11、晶体管M12、晶体管M15、晶体管M16、晶体管M18、晶体管M19和晶体管M110为PMOS晶体管，所述晶体管M13、晶体管M14和晶体管M17为NMOS晶体管。

进一步地，上述施密特触发器包括分别与所述第一节点连接的晶体管M21、晶体管M22、晶体管M23和晶体管M24，所述晶体管M23和晶体管M24的输出端与晶体管M25的输入端连接，所述晶体管M21和晶体管M22的输出端与晶体管M26的输入端连接，晶体管M25和晶体管M26的输出端与上电复位电路的输出端连接。

进一步地，上述晶体管M21、晶体管M22和晶体管M26为NMOS晶体管，所述晶体管M23、晶体管M24和晶体管M25为PMOS晶体管。

第二方面，本申请提供一种电子设备，采用如下的技术方案：

一种电子设备，包括上述的上电复位电路。

综上所述，本申请包括以下至少一种有益技术效果：

本申请提供了一种上电复位电路及电子设备，通过分压电阻连接电源与地，提供电源分压，该电源分压连接至滞回比较器的正向输入端，用于与带隙基准输出电压进行比较。该电源分压同时也决定了上电复位以及掉电检测过程中的电压阈值，在上电阶段，当电源电压高于电压阈值时，滞回比较器输出高电平关断第三晶体管。在掉电检测阶段，当电源电压低于电压阈值时，滞回比较器输出低电平导通第三晶体管，施密特触发器用于产生上电复位电路的输出信号。在上电复位阶段，当电容的电压达到施密特触发器的阈值时，其输出由高转低，产生一个下降沿，可以作为复位信号。在掉电检测阶段，电容放电导致其电压低于施密特触发器的触发电平，其输出转为高电平，当电源电压恢复时，重新进行上电复位过程。在主动断电阶段，由于电容放电导致其电压低于施密特触发器的触发电平，施密特触发器输出转为高电平，当电容再次充电后，重新进行上电复位过程。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本申请背景技术中现有上电复位电路原理示意图。

图2是本申请实施方式中上电复位电路原理示意图。

图3是本申请实施方式中滞回比较器电路原理示意图。

图4是本申请实施方式中施密特触发器电路原理示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请实施例公开一种上电复位电路，采用如下的技术方案：

参照图2，一种上电复位电路，包括：滞回比较器、第一电阻和第二电阻，所述第一电阻和所述第二电阻串联于电源和地之间，所述滞回比较器的正向输入端连接于所述第一电阻和所述第二电阻之间，所述滞回比较器的反向输入端为带隙基准电压，所述滞回比较器的输出端与第三晶体管的栅极连接，所述第三晶体管的漏极接地，所述第三晶体管的源极与施密特触发器连接，所述施密特触发器的输出端为上电复位电路的输出端，上述第三晶体管和所述施密特触发器之间设有第一节点，所述第一节点分别与电流镜的输出节点、第四晶体管的源极连接，所述第四晶体管的栅极与外部主动断电信号输出端连接，所述第四晶体管的漏极接地，所述第四晶体管和地之间设有第二节点，所述第一节点和所述第二节点之间串联有第一电容。

在本实施方式中，上电复位电路包括第一电阻R1、第二电阻R2、滞回比较器Comp、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第一电容C、电源和施密特触发器。第一电阻R1、第二电阻R2连接电源与地，提供电源分压V_x，由于该分压电阻涉及上电复位电路的静态功耗，所以R1和R2应设置的足够大。电源分压V_x用于与带隙基准电压V_BG进行比较，比较结果用于控制上电复位以及掉电检测过程中的电路行为，所以分压V_x也决定了上电复位以及掉电检测过程中的电压阈值；该电源分压连接至滞回比较器Comp的正向输入端，带隙基准电压V_BG接入滞回比较器的反向输入端；滞回比较器Comp的输出与第三晶体管M3的栅极相连，M3的漏极接地，采用滞回比较器使上电复位时的电压阈值高于掉电检测时的电压阈值，电路需要更低的电压来触发掉电检测机制。采用滞回比较器也可以防止电源噪声对比较器输出产生影响。第四晶体管M4的栅极与外部主动断电信号Pwdn相连；M4的漏极接地；电流镜输出节点V_c与晶体管M3和M4的源极、施密特触发器的输入端以及电容C相连，电容C另一端接地；设置较小的电流镜输出电流，可以使电容C在充电时可以产生一个稳定的延迟，在片上其他电路都可以正常工作后，再输出复位信号，也可以使得该上电复位电路采用容值更小的电容，以便于节省功耗和面积；施密特触发器的输出作为上电复位电路的输出。

在本申请的其中一种实施方式中，电流镜包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的栅极连接，所述第一晶体管和第二晶体管的源极分别与所述电源连接，所述第一晶体管的漏极与所述第一节点连接，所述第二晶体管的漏极与电流源连接，所述第一晶体管和第二晶体管的栅极之间设有第三节点，所述第二晶体管的漏极和地之间设有第四节点，所述第三节点和所述第四节点短接。

在本实施方式中，晶体管M1和M2构成的电流镜复制电流源的输出电流，通过设置M1和M2的宽长比，将电流镜的输出电流限制在一个足够小的量级。电流镜输出节点V_c与晶体管M3和M4的源极、施密特触发器的输入端以及电容C相连，电容C另一端接地；设置较小的电流镜输出电流，可以使电容C在充电时可以产生一个稳定的延迟，在片上其他电路都可以正常工作后，再输出复位信号，也可以使得该上电复位电路采用容值更小的电容，以便于节省功耗和面积。

参照图3，在本申请的其中一种实施方式中，滞回比较器包括：差分跨导放大器、电流源、反相器、晶体管M15、晶体管M16和晶体管M17，所述差分跨导放大器包括晶体管M11、晶体管M12、晶体管M13和晶体管M14，所述电流源包括晶体管M18、晶体管M19和晶体管M110。

在本实施方式中，滞回比较器包括PMOS晶体管M11、M12、M15、M16、M18、M19、M110；NMOS晶体管M13、M14、M17以及一个反相器。PMOS晶体管M18~M110作为电流源。V_bias为偏置电压，晶体管M11至M14构成了差分跨导放大器，当反相输入电压V_in大于同相输入电压V_ip时，所述差分跨导放大器输出节点V_x电压为高电平。所述晶体管M17处于导通状态，比较器输出V_out为低电平，反相器输出为高电平，此时晶体管M16关断，M15导通，电流源M19的输出注入至M14的漏极。由于节点V_x的负载上存在额外的电流，所以所述滞回比较器的正向比较阈值大于0伏特。当V_ip升高导致滞回比较器输入高于所述正向比较阈值时，节点V_x电压降低，使得NMOS晶体管M17关断，所述输出节点V_out变为高电平，所述反相器输出为低电平，此时晶体管M15关断，M16导通，电流源M19的输出注入至M13的漏极。由于节点V_y的负载上存在额外的电流，所以所述滞回比较器的反向比较阈值小于0伏特。

参照图4，在本申请的其中一种实施方式中，施密特触发器包括分别与所述第一节点连接的晶体管M21、晶体管M22、晶体管M23和晶体管M24，所述晶体管M23和晶体管M24的输出端与晶体管M25的输入端连接，所述晶体管M21和晶体管M22的输出端与晶体管M26的输入端连接，晶体管M25和晶体管M26的输出端与上电复位电路的输出端连接。

在本实施方式中，施密特触发器包括NMOS晶体管M21、M22、M26，PMOS晶体管M23、M24、M25。正转换过程如下：当输入电压V_in处于低电平时，输出节点为高电平，此时M23、M24、M26导通，M21、M22、M25关断，节点A被拉高。当输入电压升高使得所述NMOS晶体管M21导通时，节点A的电压开始下降，由于节点A的电压始终大于0伏特，所以所述NMOS晶体管M22需要更高的电压才会导通，形成迟滞。当输入电压V_in升高使得所述NMOS晶体管导通后，输出电压V_out转为低电平，所述NMOS晶体管M26关断，所述PMOS晶体管M25导通。负转换时则是M23需要比M24更低的输入电压使其导通，从而形成迟滞，转换完成后输出电压V_out变为高电平，PMOS晶体管M25关断，NMOS晶体管M26导通。

在本申请的其中一种实施方式中，将上电复位电路的上电时间设置为100 ms，在上电过程中，由于最初阶段电源电压V_DD较低，M3无法正常开启，随着电源电压V_DD逐渐升高，滞回比较器Comp和M3开始正常工作，由于此时电源分压V_x仍低于带隙基准电压，Comp输出低电平，M3此时开启，V_c节点为低电平，施密特触发器输出高电平。当电源电压V_DD继续升高，电源分压V_x高于带隙基准电压，使得滞回比较器输出由低转高，此时M3关断，电流镜输出电流开始对电容C进行充电，由于该电流很小，在一定的延迟后节点V_c的电压达到施密特触发器的阈值，电路输出复位信号。

在掉电检测过程中，当电源电压下降导致滞回比较器输出由高电平转为低电平，M3导通，电容C开始放电，节点V_c电压迅速降低，使得施密特触发器输出由低转高。当电源电压恢复时，电路将重新进行上电复位过程，并产生一个复位信号。

在本申请的其中一种实施方式中，将上电复位电路的上电时间设置为1 ms，主动断电时，外部控制信号Pwdn由高电平转为低电平，导通晶体管M4，电容C开始放电，节点V_c电压迅速降低，使得施密特触发器输出由低转高，所述信号Pwdn同时也会控制带隙基准停止工作，完成断电操作。当Pwdn再次转为高电平，电路将重新进行上电复位过程，并产生一个复位信号。

通过仿真实验可以证明：本申请实施例提供的上电复位电路对电源电压上电时间不敏感。

由上可见，本申请实施例提供的一种上电复位电路及电子设备，通过分压电阻连接电源与地，提供电源分压，该电源分压连接至滞回比较器的正向输入端，用于与带隙基准输出电压进行比较。该电源分压同时也决定了上电复位以及掉电检测过程中的电压阈值，在上电阶段，当电源电压高于电压阈值时，滞回比较器输出高电平关断第三晶体管。在掉电检测阶段，当电源电压低于电压阈值时，滞回比较器输出低电平导通第三晶体管，施密特触发器用于产生上电复位电路的输出信号。在上电复位阶段，当电容的电压达到施密特触发器的阈值时，其输出由高转低，产生一个下降沿，可以作为复位信号。在掉电检测阶段，电容放电导致其电压低于施密特触发器的触发电平，其输出转为高电平，当电源电压恢复时，重新进行上电复位过程。在主动断电阶段，由于电容放电导致其电压低于施密特触发器的触发电平，施密特触发器输出转为高电平，当电容再次充电后，重新进行上电复位过程。通过以上结构，本申请提供的上电复位电路对工艺偏差及环境变化不敏感，复位时间稳定，对外部电源电压上电时长不敏感，且同时具有掉电检测以及主动断电的功能。

需要说明的是，在上述实施例中，对各个实施例的描述各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (8)

1.一种上电复位电路，其特征在于,包括：滞回比较器、第一电阻和第二电阻，所述第一电阻和所述第二电阻串联于电源和地之间，所述滞回比较器的正向输入端连接于所述第一电阻和所述第二电阻之间，所述滞回比较器的反向输入端为带隙基准电压，所述滞回比较器的输出端与第三晶体管的栅极连接，所述第三晶体管的漏极接地，所述第三晶体管的源极与施密特触发器连接，所述第三晶体管和所述施密特触发器之间设有第一节点，所述第一节点分别与电流镜的输出节点、第四晶体管的源极连接，所述第四晶体管的栅极与外部主动断电信号输出端连接，所述第四晶体管的漏极接地，所述第四晶体管和地之间设有第二节点，所述第一节点和所述第二节点之间串联有第一电容，所述施密特触发器的输出端为上电复位电路的输出端。

2.根据权利要求1所述的上电复位电路，其特征在于,所述电流镜包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的栅极连接，所述第一晶体管和第二晶体管的源极分别与所述电源连接，所述第一晶体管的漏极与所述第一节点连接，所述第二晶体管的漏极与电流源连接，所述第一晶体管和第二晶体管的栅极之间设有第三节点，所述第二晶体管的漏极和地之间设有第四节点，所述第三节点和所述第四节点短接。

3.根据权利要求2所述的上电复位电路，其特征在于,所述第一晶体管、第二晶体管、第三晶体管和第四晶体管为PMOS晶体管。

4.根据权利要求1-3中任一项所述的上电复位电路，其特征在于,所述滞回比较器包括：差分跨导放大器、电流源、反相器、晶体管M15、晶体管M16和晶体管M17，所述差分跨导放大器包括晶体管M11、晶体管M12、晶体管M13和晶体管M14，所述电流源包括晶体管M18、晶体管M19和晶体管M110。

5.根据权利要求4所述的上电复位电路，其特征在于,所述晶体管M11、晶体管M12、晶体管M15、晶体管M16、晶体管M18、晶体管M19和晶体管M110为PMOS晶体管，所述晶体管M13、晶体管M14和晶体管M17为NMOS晶体管。

6.根据权利要求1-3中任一项所述的上电复位电路，其特征在于,所述施密特触发器包括分别与所述第一节点连接的晶体管M21、晶体管M22、晶体管M23和晶体管M24，所述晶体管M23和晶体管M24的输出端与晶体管M25的输入端连接，所述晶体管M21和晶体管M22的输出端与晶体管M26的输入端连接，所述晶体管M25和晶体管M26的输出端与上电复位电路的输出端连接。

7.根据权利要求6所述的上电复位电路，其特征在于,所述晶体管M21、晶体管M22和晶体管M26为NMOS晶体管，所述晶体管M23、晶体管M24和晶体管M25为PMOS晶体管。

8.一种电子设备，其特征在于，包括如权利要求1-7中任一项所述的上电复位电路。