CN114257241A

CN114257241A - 一种开关电容采样电路共模抵消电路

Info

Publication number: CN114257241A
Application number: CN202111618467.9A
Authority: CN
Inventors: 周雄; 杨本能
Original assignee: Xinjuwei Technology Chengdu Co ltd
Current assignee: Xinjuwei Technology Chengdu Co ltd
Priority date: 2021-12-28
Filing date: 2021-12-28
Publication date: 2022-03-29

Abstract

本申请公开了一种开关电容采样电路共模抵消电路，包括第一采样电路、第二采样电路和共模复制电路；所述共模复制电路包括设置在所述第一输入端与第二输入端之间串联的两个等值共模电阻，以及复制输入共模信号的运算放大器，所述运算放大器的正向输入端与两个共模电阻之间电连接，所述运算放大器的反向输入端与输出端短接，所述运算放大器的输出端还通过同一时序控制的第二开关、第五开关分别与所述第一输出端和第二输出端电连接。本发明能够实现输入共模噪声信号的抵消，保留目标差模信号，提高采样电路的共模抑制比。

Description

一种开关电容采样电路共模抵消电路

技术领域

本发明涉及电路领域，尤其涉及采样电路技术领域，具体涉及一种开关电容采样电路共模抵消电路，用于抵消采样电路中的共模噪声信号。

背景技术

在诸如心电（ECG）、脑电（EEG）、压力、震动等微弱信号采集的应用场景中，目标信号源通常伴随着较大的共模信号（噪声）。举例而言，心电信号的幅度在几十uV至10mV左右，而其共模干扰可能达到数V，甚至更高。因而在很多情况下，共模信号（噪声）的幅度可能要比微弱信号要大几个数量级。所以，为了提高采集系统的抗干扰能力，高精度的信号采集前端需要较高的共模抑制比（common-mode rejection ratio, CMRR）。根据不同系统的动态范围，其共模抑制比的要求通常在80dB至120dB不等。在很多设计中，该指标是通过加入前端仪表放大器来实现的。仪表放大器一方面放大了微弱的差分信号（目标信号），同时抑制共模干扰、避免共模干扰转化为差模信号。这样，没有了共模干扰，后级电路更容易处理被放大的差分信号。但一直以来，高共模抑制比且高输入共模范围的仪表放大器是电路设计的难点，原因在于仪表放大器通常被要求在较大的输入共模范围下依然能够提供较为稳定的性能。

鉴于上述客观实际，需要一种新的电路技术用于在信号采用过程中将共模信号（噪声）滤除，从而得到比较纯净的目标信号。

发明内容

为了解决现有信号采样过程中不可避免的会伴随共模噪声的输入，从而导致目标信号在进行转换过程中会将共模噪声掺杂其中，引起共模干扰转化为差模信号，最终使得采集量化后的信号严重失真的技术问题，本申请提供一种开关电容采样电路共模抵消电路，用于在采样的过程中将目标差模信号中混杂的共模信号去除掉，从而使得输入到后续的转换电路中（如ADC转换）的差模信号为纯净的目标采样信号，确保采样后的信号的真实性和准确性，为后续信号的精准量化奠定基础。

为了达到上述目的，本申请所采用的技术方案为：

一种开关电容采样电路共模抵消电路，包括第一采样电路、第二采样电路和共模复制电路；

所述第一采样电路，用于对正向输入端的输入信号进行采样，包括第一输入端和第一输出端；所述第二采样电路用于对反向输入端的输入信号进行采样，包括第二输入端和第二输出端；

所述共模复制电路包括设置在所述第一输入端与第二输入端之间串联的两个等值共模电阻，以及复制输入共模信号的运算放大器，所述运算放大器的正向输入端与两个共模电阻之间电连接，所述运算放大器的反向输入端与输出端短接，所述运算放大器的输出端还通过同一时序控制的第二开关、第五开关分别与所述第一输出端和第二输出端电连接。

所述第一采样电路还包括与所述第一输入端电连接的第一开关，所述第一开关通过第一采样电容与所述第一输出端电连接，以及第三开关，所述第三开关连接所述第一采样电容的下极板和同模VCM，所述共模VCM与第一输出端之间还设置有第一寄生电容；

所述第二采样电路还包括与所述第二输入端电连接的第四开关，所述第四开关通过第二采样电容与所述第二输出端电连接，以及第六开关，所述第六开关连接所述第二采样电容的下极板和同模VCM，所述共模VCM与第二输出端之间还设置有第二寄生电容；

所述所述第一开关和第四开关位于同一控制时序，所述第三开关和第六开关位于同一控制时序。

有益效果：

其一、能够实现输入共模噪声信号的抵消，保留目标差模信号；

其二、提高采样电路的共模抑制比。

其三、本发明提供的共模抵消电路还可以适用于单端输入的ADC系统。通常差分的结构需要保持共模稳定。但是单端输入方式连接以后，一端接入信号，一端接入固定共模信号，就无法保证共模信号的稳定性，从而影响后续电路的工作点，比如噪声，带宽，谐波，失调电压等等，本发明可以保证，后续电路共模的稳定性，从而实现即时单端连接时，依然可以实现较好的工作性能。避免在单端连接的时候性能下降。

其四、本发明提供的共模抵消电路相较于现有的仪表放大器而言其开销、功耗大大降低。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是下极板差分采样开关电容电路。

图2是图1的控制时序图。

图3是带共模复制电路的差分采样开关电容电路。

图4是实施例2的电路原理图。

图5是实施例3的等效电路图。

图中：100-第一采样电路；101-第一输入端；102-第一开关；103-第一采样电容；104-第一输出端；105-第一寄生电容；106-第二开关；107-第三开关；

200-第二采样电路；201-第二输入端；202-第四开关；203-第二采样电容；204-第二输出端；205-第二寄生电容；206-第五开关；207-第六开关；

300-共模复制电路；301-共模电阻；302-运算放大器。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，若出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，本申请的描述中若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

实施例1：

一种开关电容采样电路共模抵消电路，包括第一采样电路100、第二采样电路200和共模复制电路300；

所述第一采样电路100，用于对正向输入端的输入信号进行采样，包括第一输入端101和第一输出端104；所述第二采样电路200用于对反向输入端的输入信号进行采样，包括第二输入端201和第二输出端204；

所述共模复制电路300包括设置在所述第一输入端101与第二输入端201之间串联的两个等值共模电阻301，以及复制输入共模信号的运算放大器302，所述运算放大器302的正向输入端与两个共模电阻301之间电连接，所述运算放大器302的反向输入端与输出端短接，所述运算放大器302的输出端还通过同一时序控制的第二开关106、第五开关206分别与所述第一输出端104和第二输出端204电连接。

工作原理阐述：

为了更加直观的说明本实施例在采样过程中针对共模噪声信号的消除原理，本实施例将首先针对不具有消除共模噪声信号的开关电容采样电路进行说明，旨在针对性的突出本发明在采样过程中对共模噪声信号的精准去除原理及可靠性。

结合说明书附图1所示，当对混杂有共模噪声信号的差模输入信号进行采样时，差模输入记为Vp（Vip+Vicm）和Vn（Vin+Vicm）。首先以高电平输入端Vp所在的采样电路为例进行说明。当模拟信号Vp接入电路后，进行采样。采样过程如下：

详见图1所示，开关SW1和开关SW2闭合，采样电路导通，此时采样电容CS对输入的模拟信号Vp进行采样，输出端接共模VCM，完成一次采样后，；如图2所示的控制时序图，开关SW2将先于开关SW1断开时间t₀，t₀＞0，当SW2断开后，采样电容CS处于电荷守恒状态，电路中的其他电荷均不能被允许再注入到采样电容CS中，从而确保采样值不会发生变化；最后将处于断开状态的开挂SW3闭合，其中，SW1断开至SW3闭合存在时间差t₁，t₁＞0，此时采样电容Cs的下极板接共模VCM，使得输出端Vop的电压出现下降或者抬升；值得说明的是，此时的输出端Vop的电压是包含了目标目标信号Vip和共模噪声信号Vicm。同理，低电平输入端Vn的采样原理与上述高电平输入端的采样原理相同，低电平输出端Von的电压将同步出现下降或者抬升，故而两个采样电容Cs上极板的共模电压Vocm=（Vop+Von）/2将发生变化，由此共模噪声将大大影响后续信号的抑制难度和处理难度，同时，后续处理电路将需要更大的输入共模范围来对其进行抑制；当共模信号输入发生变化时，一般的运算放大器的性能将发生变化，在极端情况下，不排除该运算放大器失效的可能性，故而，采用如图1所示的采样电路和图2所示控制时序获得的采样信号将完整的包含作为噪声的共模信号，导致采样所得信号并非是纯净的目标信号。

具体地，如图1所示，根据电荷守恒原理，在采样阶段，开关SW2先于开关SW1断开以后，此时开关SW3依然处于断开状态，采样电容CS和寄生电容Cp的总电荷Q₁=（Vicm-Vcm）·Cs+（Vcm- Vcm）Cp。当开关SW3闭合后，采样电容的下极板接入共模Vcm后则有总电荷Q₂=（Vcm- Vocm）·Cs+ Vocm·Cp；

根据电荷守恒原理，即有Q₁= Q₂有：

（Vicm-Vcm）·Cs+（Vcm- Vcm）Cp=（Vcm- Vocm）·Cs+ Vocm·Cp

则，输出共模电压Vocm=（Vicm-2Vcm）·Cs/Cp-Cs；

当电路中的寄生电容Cp=0时，输出共模电压Vocm= 2Vcm–Vicm，

则△Vocm= Vcm–Vicm；同理，

当电路中的寄生电容Cp≠0时，

输出共模电压Vocm=（-Vicm+2Vcm）·Cs/（Cs-Cp），

则△Vocm=[（Vcm–Vicm）·Cs+Cp·Vcm]/（Cs-Cp）；

由上可知，在不进行共模抵消的前提下，无论电路中是否存在寄生电容Cp，其采样后的信号都将不可避免的受到共模噪声信号的影响。

为此，本实施例特别地在图1的电路基础上还增加了共模复制电路300，以消除图1所示电路存在的引入共模噪声信号，解决由此导致的信号采集不精准的问题。

所述共模复制电路300的工作原理如下：

结合图3和图4所示，所述第一输入端101与第二输入端201之间串联的两个等值共模电阻301，由于目标信号为差模信号，即Vip和Vin为相位相反，幅度相同的电压，故而经过等值的电阻301后，此时差模信号在运算放大器302的同向输入端的电压、电流为O，则只有共模信号Vicm，由于运算放大器302的反向输入端与输出端短接，则该运算放大器302的正向输入端和输出端的放大倍数为1，亦即是说运算放大器302能够稳定且快速的将共模信号Vicm接入第一输出端104和第二输出端204。在采样过程中，第一采样电路100和第二采样电路200各自的采样电容的上极板和下极板均输入有相同的共模信号Vicm，使得采样电容存储的电荷只受到目标信号Vip和Vin的影响，剔除了共模信号Vicm的影响，从而达到共模信号抵消的目的。

实施例2：

为了进一步的优化和细化本发明所述共模抵消电路，本实施例在实施例1的基础上，进一步结合说明书附图2-图4所示，所述第一采样电路100还包括与所述第一输入端101电连接的第一开关102，所述第一开关102通过第一采样电容103与所述第一输出端104电连接，以及第三开关107，所述第三开关107连接所述第一采样电容103的下极板和同模VCM，所述共模VCM与第一输出端104之间还设置有第一寄生电容105；

所述第二采样电路200还包括与所述第二输入端201电连接的第四开关202，所述第四开关202通过第二采样电容203与所述第二输出端204电连接，以及第六开关207，所述第六开关207连接所述第二采样电容203的下极板和同模VCM，所述共模VCM与第二输出端204之间还设置有第二寄生电容205；

所述所述第一开关102和第四开关202位于同一控制时序，所述第三开关107和第六开关207位于同一控制时序。

本实施例中，所述第一输入端101如附图3中的Vip+Vicm输入端，第二开关102为SW1（本实施例中采用bootstrap自举开关，同时包含对应的第四开关202），提高开关导通电阻的线性度，第一采样电容103为Cs采样电容，第一输出端104为Vop，第二开关106为SW2，第三开关107为SW3，开关SW2和开关SW3（包含第五开关206和第六开关207）均采用CMOS传输门开关，主要为了接通共模；第一寄生电容105为Cp。值得说明的是，上述附图3中记载的元件名称旨在本实施例中使得电路更加明晰，并不涉及科技属于的表达，亦应当理解为对科技属于的解释内容，结合说明书附图4的附图标记使得本领域技术人员理解更加清晰和直观。

本实施例的工作原理同实施例1中所述的第一采样电路100和第二采样电路200相同，其实现共模抵消的原理如上实施例1所述，在此不做赘述。通过共模复制电路300将输入共模Vicm进行复制，并跟随输入信号的共模变化的方案替代现有技术中采样电容上下极板接入固定的共模信号的方案。如图3和4所示，共模复制电路300包含了两个部分：第一部分是增设两个等值Rcm电阻用于取共模输入共模信号Vicm，然后接入放大倍数为1的运算放大器302，即一个单位增益的闭环电压缓冲器实现电压跟随。为了使得该缓冲器具有较大的输入共模范围，其运放采用输入/输出轨到轨的差分输入单端输出的运放。针对共模信号，经过输入共模跟随，两个采样电容Cs的上下极板上共模电压一致，因为不会存在共模压差。因此，从而当开关SW3导通时，根据电荷守恒原理，输出的共模信号Vocm=（Vop+Von）/2不会放生变化，保持了输出的共模稳定在Vcm附近。值得说明的是，由于是通过输入复制，所以输入共模信号不会有任何延迟，从而该共模抵消电路具有较高的带宽。并且，因为缓冲器的输出不需要对采样电容充放电，只需要负载较小的寄生电容Cp，所以该电路中运放并不需要开销很大的电路即可满足较大的带宽，这一点相较于现有的仪表放大器而言是极具优势性的。并且，该运放可以在非采样周期关掉，以节省功耗；当采样发生时，再提前一部分时间开启以满足建立要求。通过占空比的设置，运放的功耗还能够进一步减小。通过这样的方式，输入信号的共模即可被该采样电路本身所抵消，从而保证后面的电路（如ADC等）可以更容易的实现信号处理。跟进一步地，根据本实施提供的电路设计，当两边采样电容和寄生电容Cp有明显失配时，该电路有助于提高采样电路的共模抑制比。

实施例3：

为了更好的突出本发明的有益效果，本实施例在实施例2的基础上，针对共模复制电路300进行针对性的阐述。共模复制电路300的作用是将Vicm在不延迟的前提下实时复制至Vocm，具体通过运算放大器302实现，该运算放大器302的增设是具有突出的实质性特点的改进，其技术效果相较于通过增设两个等值电阻Rcm后与Vocm短接（详见图3中Vop和Von所示）而言具有明显区别，为了详细进行数据对比，具体地，采用短接替代运算放大器302的等效电路如图5所示，具体地：

图5中所示Z₁为采样电容Cs的等效电阻；Z₂为两个Rcm并联后的等效电阻，Z₃为两个寄生电容Cp并联的等效电阻，那么单端的电路可简化为如图5所示，即两个Z₁和Z₂并联后再与Z₃串联。根据串联电路分压原理，则有，

I_总=U_总/Z_总，Z_总=Z_并+Z₃，Z_并=

;

则，

=

△

=

/

由上△Vocm可知，采用短接的方式将第一采样电路100、第二采样电路200和共模复制电路300组成的整体电路工作方式，使得所述运算放大器302被剔除后，共模信号通过无源传递的方式，将被该阻抗网络衰减，尤其是输入共模干扰频率较高时，衰减较大，导致不再具有跟随功能，从而使得共模信号不能被抵消而掺入目标信号中进行转换，最终导致部分共模干扰转化为差模信号，降低采样网络的共模抑制比。由上可知，本申请中通过创造性的增加了运算放大器302实现共模信号跟随在共模抵消中起到了显著进步，收效明显，大大降低了实现共模信号抑制的电路复杂程度和开销，为后续转换电路提供了更加纯净的目标模拟信号。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种开关电容采样电路共模抵消电路，其特征在于：包括第一采样电路（100）、第二采样电路（200）和共模复制电路（300）；

所述第一采样电路（100），用于对正向输入端的输入信号进行采样，包括第一输入端（101）和第一输出端（104）；所述第二采样电路（200）用于对反向输入端的输入信号进行采样，包括第二输入端（201）和第二输出端（204）；

所述共模复制电路（300）包括设置在所述第一输入端（101）与第二输入端（201）之间串联的两个等值共模电阻（301），以及复制输入共模信号的运算放大器（302），所述运算放大器（302）的正向输入端与两个共模电阻（301）之间电连接，所述运算放大器（302）的反向输入端与输出端短接，所述运算放大器（302）的输出端还通过同一时序控制的第二开关（106）、第五开关（206）分别与所述第一输出端（104）和第二输出端（204）电连接。

2.根据权利要求1所述的一种开关电容采样电路共模抵消电路，其特征在于：所述第一采样电路（100）还包括与所述第一输入端（101）电连接的第一开关（102），所述第一开关（102）通过第一采样电容（103）与所述第一输出端（104）电连接，以及第三开关（107），所述第三开关（107）连接所述第一采样电容（103）的下极板和同模VCM，所述共模VCM与第一输出端（104）之间还设置有第一寄生电容（105）；

所述第二采样电路（200）还包括与所述第二输入端（201）电连接的第四开关（202），所述第四开关（202）通过第二采样电容（203）与所述第二输出端（204）电连接，以及第六开关（207），所述第六开关（207）连接所述第二采样电容（203）的下极板和同模VCM，所述共模VCM与第二输出端（204）之间还设置有第二寄生电容（205）；

所述所述第一开关（102）和第四开关（202）位于同一控制时序，所述第三开关（107）和第六开关（207）位于同一控制时序。