CN104639068A - 一种开关电容实现的线性可编程增益放大器 - Google Patents

Abstract

本发明提供一种采用CMOS开关电容电路实现的高精度线性可编程增益放大器电路，该电路包括三级放大器结构，第一级实现高精度固定增益放大、第二级实现线性度良好的可变增益放大、第三级采用轨对轨运算放大器实现双端转单端，增大了电路的输出范围，内部集成了有源低通滤波器，降低信号噪声增加稳定性。采用三级级联的结构，利于增益分配，提高增益线性度，该放大器还具有响应速度快、共模电平范围广、失调自动消除等优点。

Description

一种开关电容实现的线性可编程增益放大器

技术领域

本发明属于高精度模拟电路设计领域，涉及开关电容电路、高精度线性可编程增益放大器等。

背景技术

传统的可编程增益放大器需要改变其反馈电阻与输入电阻的电阻阻值之比来实现增益可变。电阻的变化会造成各级可编程增益放大器的输入输出阻抗的变化，从而导致整个级联可编程增益放大器的稳定性降低。

如何优化不同增益下级联可编程增益放大器的稳定性、提高增益线性度，已经成为一个值得关注的问题。采用开关电容结构的可编程增益放大器，其主要通过改变采样电容阵列的大小调节增益，因此不需要在各个增益值下对放大器的稳定性进行补偿，可编程增益的稳定性大大提高。

发明内容

针对传统结构采用电阻比例的结构无法针对不同增益条件优化其稳定性、增益线性度低、直流失调大等问题，本发明提供一种开关电容实现的线性可编程增益放大器，提出了一种三级放大器级联的开关电容可编程增益放大器，适用于对增益稳定性、增益线性度要求比较高的高精度集成的电路设计中。

本发明的技术解决方案：

一种开关电容电路实现的线性可编程增益放大器，其特殊之处在于：包括依次连接第一级放大器电路、第二级放大器电路、第三级放大器电路；还包括非交叠时钟产生电路；

所述第二级开放大器包括开关Φ21、开关Φ22、开关Φ23、开关Φ24、电容C21、电容C22、电容C23、电容C24、可变电容C25、可变电容C26、全差分运算放大器A2、译码器D1以及译码器D2，

电容C21与可变电容C25并联后与开关Φ21串联，电容C22与可变电容C26并联后与开关Φ22串联，开关Φ23与电容C23串联，开关Φ24与电容C24串联；

开关Φ21的另一端接第一级放大器电路输出端，电容C21的另一端、可变电容C25的另一端、开关Φ23的另一端连接于节点A，节点A与全差分运算放大器A2的同相输入端连接；

开关Φ22的另一端接第一级放大器电路输出端，电容C22的另一端、可变电容C26的另一端、开关Φ24的另一端连接于节点B，节点B与全差分运算放大器A2的反相输入端连接；

全差分运算放大器A2的同相输出端接电容C24的另一端，同时作为第三级放大器电路的输入；全差分运算放大器A2的反相输出端接电容C23的另一端，同时作为第三级放大器电路的输入；

译码器D1的输入端接可编程增益控制的数字控制端口PGA<n:0>，译码器D1的输出端与可变电容C25的控制端连接，译码器D2的输入端接可编程增益控制的数字控制端口PGA<n:0>，译码器D2的输出端与可变电容C26的控制端连接；

非交叠时钟产生电路向各个开关提供不同的时钟控制信号。

上述第一级放大器电路包括开关Φ11、开关Φ12、开关Φ13、开关Φ14、电容C11、电容C12、电容C13、电容C14以及全差分运算放大器A1，开关Φ11与电容C11串联，开关Φ12与电容C12串联，开关Φ13与电容C13串联，开关Φ14与电容C14串联，开关Φ11的另一端接输入信号INP，电容C11的另一端接全差分运算放大器A1的同相输入端，同时与开关Φ13的另一端连接；开关Φ12的另一端接输入信号INM，电容C12的另一端接全差分运算放大器A1的反相输入端，同时与开关Φ14的另一端连接；全差分运算放大器A1的同相输出端接电容C14的另一端，同时作为第二级放大器电路的输入；全差分运算放大器A1的反相输出端接电容C13的另一端，同时作为第二级放大器电路的输入。

第三级放大器电路包括有源滤波器F、放大器A3、偏置电阻R31、偏置电阻R32、比例放大电阻R33、比例放大电阻R34以及滤波电容C31；

有源滤波器F的同相输入端接全差分运算放大器A2的反相输出端，有源滤波器F的反相输入端接全差分运算放大器A2的正相输出端，有源滤波器F的输出端接比例放大电阻R33的一端，比例放大电阻R34与滤波电容C31并联后的一端与放大器A3的反相输入端连接，一端与放大器A3的输出端连接；

比例放大电阻R33的另一端与放大器A3的反相输入端连接，

偏置电阻R31和偏置电阻R32在电源和地之间串联，串联后接放大器A3的同相输入端。

上述放大器A3为轨对轨放大器。

上述可编程增益控制的数字控制端口PGA<n:0>为四位控制。

本发明的优点如下：

1、本发明提供的一种开关电容实现的线性可编程增益放大器，采用了三级放大结构，增益分配合理、电路结构对称、简单，采样电容阵列实现可变增益，使得放大器的稳定性补偿在各个增益下完全一致，电路稳定性高。

2、本发明放大电路具有放大精度高、增益线性度好、响应速度快、共模电平范围广、失调自动消除、输出信号稳定等优点。

附图说明

图1可编程增益放大器电路图。

具体实施方式

下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。

如图1所示，一种开关电容电路实现的线性可编程增益放大器，包括依次连接第一级放大器电路、第二级放大器电路、第三级放大器电路；还包括非交叠时钟产生电路；第二级开放大器包括开关Φ21、开关Φ22、开关Φ23、开关Φ24、电容C21、电容C22、电容C23、电容C24、可变电容C25、可变电容C26、全差分运算放大器A2、译码器D1以及译码器D2，电容C21与可变电容C25并联后与开关Φ21串联，电容C22与可变电容C26并联后与开关Φ22串联，开关Φ23与电容C23串联，开关Φ24与电容C24串联；开关Φ21的另一端接第一级放大器电路输出端，电容C21的另一端、可变电容C25的另一端、开关Φ23的另一端连接于节点A，节点A与全差分运算放大器A2的同相输入端连接；开关Φ22的另一端接第一级放大器电路输出端，电容C22的另一端、可变电容C26的另一端、开关Φ24的另一端连接于节点B，节点B与全差分运算放大器A2的反相输入端连接；全差分运算放大器A2的同相输出端接电容C24的另一端，同时作为第三级放大器电路的输入；全差分运算放大器A2的反相输出端接电容C23的另一端，同时作为第三级放大器电路的输入；译码器D1的输入端接可编程增益控制的数字控制端口PGA<n:0>，译码器D1的输出端与可变电容C25的控制端连接，译码器D2的输入端接可编程增益控制的数字控制端口PGA<n:0>，译码器D2的输出端与可变电容C26的控制端连接；非交叠时钟产生电路向各个开关提供不同的时钟控制信号。

第一级放大器电路包括开关Φ11、开关Φ12、开关Φ13、开关Φ14、电容C11、电容C12、电容C13、电容C14以及全差分运算放大器A1，开关Φ11与电容C11串联，开关Φ12与电容C12串联，开关Φ13与电容C13串联，开关Φ14与电容C14串联，开关Φ11的另一端接输入信号INP，电容C11的另一端接全差分运算放大器A1的同相输入端，同时与开关Φ13的另一端连接；开关Φ12的另一端接输入信号INM，电容C12的另一端接全差分运算放大器A1的反相输入端，同时与开关Φ14的另一端连接；全差分运算放大器A1的同相输出端接电容C14的另一端，同时作为第二级放大器电路的输入；全差分运算放大器A1的反相输出端接电容C13的另一端，同时作为第二级放大器电路的输入。

第三级放大器电路包括有源滤波器F、放大器A3、偏置电阻R31、偏置电阻R32、比例放大电阻R33、比例放大电阻R34以及滤波电容C31；

有源滤波器F的同相输入端接全差分运算放大器A2的反相输出端，有源滤波器F的反相输入端接全差分运算放大器A2的正相输出端，有源滤波器F的输出端接比例放大电阻R33的一端，比例放大电阻R34与滤波电容C31并联后的一端与放大器A3的反相输入端连接，一端与放大器A3的输出端连接；

比例放大电阻R33的另一端与放大器A3的反相输入端连接，

偏置电阻R31和偏置电阻R32在电源和地之间串联，串联后接放大器A3的同相输入端。

所述放大器A3为轨对轨放大器。

可编程增益控制的数字控制端口PGA<n:0>为四位控制。

本发明提供一种开关电容实现的高精度线性可编程增益放大器，该电路方法包括以下步骤：

1)将增益放大器划分为三级，进行每一级的增益分配和结构划分；

根据总的增益要求将其分为三级，第一级实现固定增益放大，第二级实现可变增益放大，第三级实现差分转单端，并对内部的开关噪声和其他干扰信号进行滤波，稳定输出信号。

2)实现全差分放大的第一级和第二级采用相同的全差分放大器电路结构，由全差分折叠共源共栅放大器和共模反馈网络构成，用于提供高增益。

3)放大器的最后一级为轨对轨运算放大器，实现高增益低失调的放大，并使输出摆幅可达到轨对轨的输出。

4)采用两个非交叠的采样时钟来消除电荷注入，提高放大器的增益，主放大支路第一级放大支路采用双采样开关，电路增益放大两倍；

5)采用Φ1和Φ2两相非交叠时钟，为避免出现混叠现象,时钟信号的频率f_CLK至少应大于信号最高频率f₀的2倍以上；

6)Φ1和Φ2都对运放的失调电压进行采样，失调电压相互抵消，实现双倍增益的同时，这种结构不受输入端寄生电容和失调电压的影响。

本发明提供的一种开关电容实现的高精度线性可编程增益放大器，采用了三级放大结构，增益分配合理、电路结构对称、简单，采样电容阵列实现可变增益，使得放大器的稳定性补偿在各个增益下完全一致，电路稳定性高。该放大电路具有放大精度高、增益线性度好、响应速度快、共模电平范围广、失调自动消除、输出信号稳定等优点。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种开关电容电路实现的线性可编程增益放大器，其特征在于：包括依次连接第一级放大器电路、第二级放大器电路、第三级放大器电路；还包括非交叠时钟产生电路；

所述第二级放大器电路包括开关Φ21、开关Φ22、开关Φ23、开关Φ24、电容C21、电容C22、电容C23、电容C24、可变电容C25、可变电容C26、全差分运算放大器A2、译码器D1以及译码器D2，

电容C21与可变电容C25并联后与开关Φ21串联，电容C22与可变电容C26并联后与开关Φ22串联，开关Φ23与电容C23串联，开关Φ24与电容C24串联；

开关Φ21的另一端接第一级放大器电路输出端，电容C21的另一端、可变电容C25的另一端、开关Φ23的另一端连接于节点A，节点A与全差分运算放大器A2的同相输入端连接；

开关Φ22的另一端接第一级放大器电路输出端，电容C22的另一端、可变电容C26的另一端、开关Φ24的另一端连接于节点B，节点B与全差分运算放大器A2的反相输入端连接；

全差分运算放大器A2的同相输出端接电容C24的另一端，同时作为第三级放大器电路的输入；全差分运算放大器A2的反相输出端接电容C23的另一端，同时作为第三级放大器电路的输入；

译码器D1的输入端接可编程增益控制的数字控制端口PGA<n:0>，译码器D1的输出端与可变电容C25的控制端连接，译码器D2的输入端接可编程增益控制的数字控制端口PGA<n:0>，译码器D2的输出端与可变电容C26的控制端连接；

非交叠时钟产生电路向各个开关提供不同的时钟控制信号。

2.根据权利要求1所述的开关电容电路实现的线性可编程增益放大器电路，其特征在于：所述第一级放大器电路包括开关Φ11、开关Φ12、开关Φ13、开关Φ14、电容C11、电容C12、电容C13、电容C14以及全差分运算放大器A1，开关Φ11与电容C11串联，开关Φ12与电容C12串联，开关Φ13与电容C13串联，开关Φ14与电容C14串联，开关Φ11的另一端接输入信号INP，电容C11的另一端接全差分运算放大器A1的同相输入端，同时与开关Φ13的另一端连接；开关Φ12的另一端接输入信号INM，电容C12的另一端接全差分运算放大器A1的反相输入端，同时与开关Φ14的另一端连接；全差分运算放大器A1的同相输出端接电容C14的另一端，同时作为第二级放大器电路的输入；全差分运算放大器A1的反相输出端接电容C13的另一端，同时作为第二级放大器电路的输入。

3.根据权利要求1或2所述的开关电容电路实现的线性可编程增益放大器电路，其特征在于：第三级放大器电路包括有源滤波器F、放大器A3、偏置电阻R31、偏置电阻R32、比例放大电阻R33、比例放大电阻R34以及滤波电容C31；

有源滤波器F的同相输入端接全差分运算放大器A2的反相输出端，有源滤波器F的反相输入端接全差分运算放大器A2的正相输出端，有源滤波器F的输出端接比例放大电阻R33的一端，比例放大电阻R34与滤波电容C31并联后的一端与放大器A3的反相输入端连接，一端与放大器A3的输出端连接；

比例放大电阻R33的另一端与放大器A3的反相输入端连接，

偏置电阻R31和偏置电阻R32在电源和地之间串联，串联后接放大器A3的同相输入端。

4.根据权利要求3所述的开关电容电路实现的线性可编程增益放大器电路，其特征在于：所述放大器A3为轨对轨放大器。

5.根据权利要求4所述的开关电容电路实现的线性可编程增益放大器电路，其特征在于：所述可编程增益控制的数字控制端口PGA<n:0>为四位控制。