JP5801477B2 - 電流バッファ - Google Patents
電流バッファ Download PDFInfo
- Publication number
- JP5801477B2 JP5801477B2 JP2014511403A JP2014511403A JP5801477B2 JP 5801477 B2 JP5801477 B2 JP 5801477B2 JP 2014511403 A JP2014511403 A JP 2014511403A JP 2014511403 A JP2014511403 A JP 2014511403A JP 5801477 B2 JP5801477 B2 JP 5801477B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- current
- amplifier
- frequency
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
電流フィルタリング電流バッファ増幅器であって、
入力電流に結合され、前記入力電流を受けるように構成された第1のポートおよび第2の入力ポートと、
負荷に結合され、前記負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、
受けた前記入力電流を、出力電流として、前記第1および第2の出力ポートに転送するように構成されたバッファと、ここで、前記バッファは、入力インピーダンスおよび出力インピーダンスを有し、前記出力インピーダンスは、前記入力インピーダンスよりも高く、前記バッファは、第1および第2の増幅器を含み、前記第1の増幅器は、共通モードフィードバックア増幅器である、
前記第1および第2の入力ポートに結合され、前記第1および第2の増幅器に結合されたフィルタと、ここで、前記フィルタは、複素インピーダンスを有しており、受けた前記入力電流をノッチフィルタリングするように構成される、
を備える、増幅器。
[C2]
前記フィルタは、抵抗および容量を有するRC回路を含み、前記フィルタは、前記第1および第2の増幅器の両方の正および負の入力に結合される、C1に記載の増幅器。
[C3]
前記抵抗は、第1および第2の抵抗を備え、前記第1の抵抗は、前記第1の入力ポートと、前記第1および第2の増幅器の負の入力との間に結合され、前記第2の抵抗は、前記第2の入力ポートと、前記第1および第2の増幅器の正の入力との間に結合される、C2に記載の増幅器。
[C4]
前記容量は、前記第1の抵抗と前記第2の抵抗との間に結合される、C3に記載の増幅器。
[C5]
前記容量は、前記第1および第2の増幅器の前記正の入力と接地との間に結合された第1の容量と、前記第1および第2の増幅器の前記負の入力と前記接地との間に結合された第2の容量とを備える、C4に記載の増幅器。
[C6]
前記バッファに結合されており、前記バッファのトランジスタのコモンゲート電圧をブーストして、前記増幅器の通過帯域および前記増幅器の阻止帯域における転送利得を抑止するように構成されたブースタをさらに備える、C1に記載の増幅器。
[C7]
前記ブースタ部は、第3の容量を介して前記第1の入力ポートに結合された第1のブースタ回路と、第4の容量を介して前記第2の入力ポートに結合された第2のブースタ回路とを備え、前記第3および第4の容量は、前記増幅器の前記阻止帯域における周波数の電流をそれぞれ前記第1および第2のブースタ回路に通すように構成される、C6に記載の増幅器。
[C8]
第1の回路と第2の回路との間で電流をバッファリングする方法であって、
前記第1の回路の出力に入力インピーダンスを、前記第2の回路の入力に出力インピーダンスを提供することと、ここで、前記出力インピーダンスは、前記入力インピーダンスよりも高い、
第1の出力振幅が、前記第1の電流の第1の入力振幅の少なくとも半分になるように、第1の周波数を下回る周波数を有する前記第1の回路から受けた第1の電流が前記第2の回路に転送され、
第2の出力振幅が前記第2の電流の第2の入力振幅の10分の1未満になるように、第2の周波数を上回る周波数を有する前記第1の回路から受けた第2の電流が、前記第2の回路に転送される、
ように、前記第1の回路から受けた電流をローパスフィルタリングおよびノッチフィルタリングすることによって、前記第1の回路から受信された前記電流を前記第2の回路に転送することと、
ここで、前記第2の周波数は、前記第1の周波数の約2倍未満である、を備える方法。
[C9]
前記ノッチフィルタリングすることは、転送利得の局所最小を、前記第1の周波数の約1.3倍から前記第1の周波数の約1.7倍の間の局所最小周波数で生じさせる、C8に記載の方法。
[C10]
前記第1の周波数よりも下または前記局所最小周波数よりも上のうちの少なくとも1つで転送利得を抑止することをさらに備える、C9に記載の方法。
[C11]
電流バッファであって、
入力電流に結合され、前記入力電流を受信するように構成された第1のポートおよび第2の入力ポートと、
負荷に結合され、前記負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、
受けた前記入力電流を、出力電流として、前記第1および第2の出力ポートに転送するように構成されたバッファ部と、ここで、前記バッファ部は、入力インピーダンスおよび出力インピーダンスを有し、前記出力インピーダンスは、前記入力インピーダンスよりも高い、
増幅器が、前記第1および第2の入力ポートから前記第1および第2の出力ポートへの受けた入力電流のために、第1の周波数までの周波数について第1の転送利得値を上回る転送利得を有し、前記第1の周波数よりも高い第2の周波数を上回る周波数について、第2の転送利得値を下回る転送利得を有し、前記第2の周波数よりも高い第3の周波数において第3の転送利得値の転送利得を有し、前記第3の周波数よりも高い第4の周波において第4の転送利得値の転送利得を有する、ように、前記受信された入力電流をフィルタリングするために、前記第1および第2の入力ポート、前記第1および第2の出力ポート、および前記バッファ部に結合されたフィルタ手段と、ここで、前記第3の転送利得値は、前記第2の転送利得値よりも低く、前記第4の転送利得値は、前記第3の転送利得値よりも高い、
を備える、バッファ。
[C12]
前記フィルタ手段は、前記第1の転送利得値が約−3dBであり、前記第2の転送利得値が約−10dBであり、前記第2の周波数が前記第1の周波数の約1.2倍になるように、構成される、C11に記載のバッファ。
[C13]
前記第3の周波数は、前記第2の周波数の約1.5倍である、C11に記載のバッファ。
[C14]
前記フィルタ手段は、抵抗および容量を含み、前記第1および第2の入力ポートと前記第1および第2の出力ポートとの間に結合されたRC回路を備える、C11に記載のバッファ。
[C15]
前記抵抗および容量の値は、前記第3の周波数を決定する、C14に記載のバッファ。
Claims (11)
- 電流フィルタリング電流バッファ増幅器であって、
入力電流に結合され、前記入力電流を受けるように構成された第1の入力ポートおよび第2の入力ポートと、ここで、前記第1の入力ポートは正の電流の入力を受け、前記第2の入力ポートは負の電流の入力を受ける、
負荷に結合され、前記負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、ここで、前記第1の出力ポートは正の電流を出力し、前記第2の出力ポートは負の電流を出力する、
受けた前記入力電流を、出力電流として、前記第1および第2の出力ポートに転送するように構成されたバッファと、ここで、前記バッファは、入力インピーダンスおよび出力インピーダンスを有し、前記出力インピーダンスは、前記入力インピーダンスよりも高く、前記バッファは、第1および第2の増幅器と複数の第1のトランジスタとを含み、前記第1のトランジスタは、前記第1の出力ポートおよび前記第2の出力ポートにそれぞれ接続されており、前記第2の増幅器の複数の出力にそれぞれ接続されたゲートを有し、前記第1の増幅器および前記第2の増幅器は各々、共通モードフィードバック増幅器である、
前記第1および第2の入力ポートに結合され、前記第1および第2の増幅器に結合されたフィルタと、ここで、前記フィルタは、複素インピーダンスを有しており、受けた前記入力電流をノッチフィルタリングするように構成される、
前記バッファに結合されており、前記バッファの第2のトランジスタのコモンゲート電圧をブーストして、前記増幅器の通過帯域における転送利得を抑止するように構成されたブースタと
を備える、増幅器。 - 前記フィルタは、抵抗および容量を有するRC回路を含み、前記フィルタは、前記第1および第2の増幅器の両方の正および負の入力に結合される、請求項1に記載の増幅器。
- 前記抵抗は、第1および第2の抵抗を備え、前記第1の抵抗は、前記第1の入力ポートと、前記第1および第2の増幅器の負の入力との間に結合され、前記第2の抵抗は、前記第2の入力ポートと、前記第1および第2の増幅器の正の入力との間に結合される、請求項2に記載の増幅器。
- 前記容量は、前記第1の抵抗と前記第2の抵抗との間に結合される、請求項3に記載の増幅器。
- 前記容量は、前記第1および第2の増幅器の前記正の入力と接地との間に結合された第1の容量と、前記第1および第2の増幅器の前記負の入力と前記接地との間に結合された第2の容量とを備える、請求項4に記載の増幅器。
- 前記ブースタ部は、第3の容量を介して前記第1の入力ポートに結合された第1のブースタ回路と、第4の容量を介して前記第2の入力ポートに結合された第2のブースタ回路とを備え、前記第3および第4の容量は、前記増幅器の前記通過帯域における周波数の電流をそれぞれ前記第1および第2のブースタ回路に通すように構成される、請求項1に記載の増幅器。
- 電流バッファであって、
入力電流に結合され、前記入力電流を受けるように構成された第1の入力ポートおよび第2の入力ポートと、ここで、前記第1の入力ポートは正の電流の入力を受け、前記第2の入力ポートは負の電流の入力を受ける、
負荷に結合され、前記負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、ここで、前記第1の出力ポートは正の電流を出力し、前記第2の出力ポートは負の電流を出力する、
受けた前記入力電流を、出力電流として、前記第1および第2の出力ポートに転送するように構成されたバッファ部と、ここで、前記バッファ部は、入力インピーダンスおよび出力インピーダンスを有し、前記出力インピーダンスは、前記入力インピーダンスよりも高く、前記バッファ部は、第1および第2の増幅器と、複数の第1のトランジスタとを含み、前記第1のトランジスタは、前記第1の出力ポートおよび前記第2の出力ポートにそれぞれ接続されており、前記第2の増幅器の複数の出力にそれぞれ接続されたゲートを有し、前記第1の増幅器および前記第2の増幅器は各々、共通モードフィードバック増幅器である、
前記増幅器が、前記第1および第2の入力ポートから前記第1および第2の出力ポートへの受けた前記入力電流のために、第1の周波数までの周波数について第1の転送利得値を上回る転送利得を有し、前記第1の周波数よりも高い第2の周波数を上回る周波数について、第2の転送利得値を下回る転送利得を有し、前記第2の周波数よりも高い第3の周波数において第3の転送利得値の転送利得を有し、前記第3の周波数よりも高い第4の周波数において第4の転送利得値の転送利得を有する、ように、受けた前記入力電流をフィルタリングするために、前記第1および第2の入力ポート、前記第1および第2の出力ポート、および前記バッファ部に結合されたフィルタ手段と、ここで、前記第3の転送利得値は、前記第2の転送利得値よりも低く、前記第4の転送利得値は、前記第3の転送利得値よりも高い、
前記バッファに結合されており、前記バッファの第2のトランジスタのコモンゲート電圧をブーストして、前記増幅器の通過帯域における転送利得を抑止するためのブースタ手段と
を備える、バッファ。 - 前記フィルタ手段は、前記第1の転送利得値が約−3dBであり、前記第2の転送利得値が約−10dBであり、前記第2の周波数が前記第1の周波数の約1.2倍になるように、構成される、請求項7に記載のバッファ。
- 前記第3の周波数は、前記第2の周波数の約1.5倍である、請求項7に記載のバッファ。
- 前記フィルタ手段は、抵抗および容量を含み、前記第1および第2の入力ポートと前記第1および第2の出力ポートとの間に結合されたRC回路を備える、請求項7に記載のバッファ。
- 前記抵抗および容量の値は、前記第3の周波数を決定する、請求項10に記載のバッファ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/107,754 | 2011-05-13 | ||
US13/107,754 US8604876B2 (en) | 2011-05-13 | 2011-05-13 | Current buffer |
PCT/US2012/037134 WO2012158431A1 (en) | 2011-05-13 | 2012-05-09 | Current buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014519265A JP2014519265A (ja) | 2014-08-07 |
JP5801477B2 true JP5801477B2 (ja) | 2015-10-28 |
Family
ID=46148984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014511403A Expired - Fee Related JP5801477B2 (ja) | 2011-05-13 | 2012-05-09 | 電流バッファ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8604876B2 (ja) |
EP (1) | EP2707949A1 (ja) |
JP (1) | JP5801477B2 (ja) |
KR (1) | KR101625727B1 (ja) |
CN (1) | CN103534936B (ja) |
WO (1) | WO2012158431A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9977446B2 (en) * | 2016-05-18 | 2018-05-22 | Linear Technology Corporation | Inverting amplifier receiving negative feedback voltage in voltage regulator |
CN106330114B (zh) * | 2016-08-15 | 2019-03-19 | 深圳市瀚堃实业有限公司 | 放大电路及频率补偿的方法 |
KR101912032B1 (ko) | 2017-01-24 | 2018-10-25 | 주식회사 인터메트릭스 | 전류 버퍼의 출력 전류를 디지털 코드로 변환하는 장치 및 방법 |
US10044377B1 (en) * | 2017-02-06 | 2018-08-07 | Huawei Technologies Co., Ltd. | High swing transmitter driver with voltage boost |
US11128260B2 (en) * | 2019-03-22 | 2021-09-21 | Panasonic Intellectual Property Management Co., Ltd. | Trans impedance amplifier capacitance isolation stage |
CN112000169B (zh) * | 2020-09-02 | 2022-03-11 | 恒烁半导体(合肥)股份有限公司 | 一种电流缓冲器电路及其应用 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442318A (en) * | 1993-10-15 | 1995-08-15 | Hewlett Packard Corporation | Gain enhancement technique for operational amplifiers |
JPH08288761A (ja) * | 1995-04-10 | 1996-11-01 | Fujitsu Ltd | 差動増幅&出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法 |
US5748040A (en) | 1995-07-17 | 1998-05-05 | Crystal Semiconductor Corporation | Fully differential high gain cascode amplifier |
KR100317176B1 (ko) | 1997-11-28 | 2002-01-16 | 니시무로 타이죠 | 필터회로 |
US6346856B1 (en) * | 2000-05-16 | 2002-02-12 | Intersil Americas Inc. | Ultra linear high frequency transconductor structure |
JP4785243B2 (ja) * | 2000-11-24 | 2011-10-05 | セイコーNpc株式会社 | カスコード増幅回路及びフォールデッド・カスコード増幅回路 |
US6636098B1 (en) * | 2001-12-05 | 2003-10-21 | Rambus Inc. | Differential integrator and related circuitry |
US6937054B2 (en) | 2003-05-30 | 2005-08-30 | International Business Machines Corporation | Programmable peaking receiver and method |
KR100687706B1 (ko) * | 2003-12-26 | 2007-02-27 | 한국전자통신연구원 | Dc 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터 |
US7116172B2 (en) * | 2004-11-03 | 2006-10-03 | Texas Instruments Incorporated | High-swing folded cascode having a novel gain-boost amplifier |
DE102006004952A1 (de) * | 2006-02-01 | 2007-08-16 | Atmel Germany Gmbh | Differenzverstärker ind Funksystem mit Differenzverstärker |
EP1833162A1 (en) * | 2006-03-06 | 2007-09-12 | Seiko Epson Corporation | Low noise amplifiers for low-power impulse radio ultra-wideband receivers |
US8237509B2 (en) | 2007-02-23 | 2012-08-07 | Qualcomm, Incorporated | Amplifier with integrated filter |
CN101617469A (zh) * | 2007-02-23 | 2009-12-30 | 高通股份有限公司 | 具有集成式滤波器的放大器 |
KR20090090928A (ko) * | 2008-02-22 | 2009-08-26 | 삼성전자주식회사 | 저잡음 증폭기 |
-
2011
- 2011-05-13 US US13/107,754 patent/US8604876B2/en active Active
-
2012
- 2012-05-09 EP EP12723320.3A patent/EP2707949A1/en not_active Withdrawn
- 2012-05-09 CN CN201280023051.5A patent/CN103534936B/zh active Active
- 2012-05-09 KR KR1020137033130A patent/KR101625727B1/ko active IP Right Grant
- 2012-05-09 WO PCT/US2012/037134 patent/WO2012158431A1/en active Application Filing
- 2012-05-09 JP JP2014511403A patent/JP5801477B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20140013075A (ko) | 2014-02-04 |
CN103534936A (zh) | 2014-01-22 |
KR101625727B1 (ko) | 2016-05-30 |
CN103534936B (zh) | 2016-07-06 |
US20120286869A1 (en) | 2012-11-15 |
WO2012158431A1 (en) | 2012-11-22 |
JP2014519265A (ja) | 2014-08-07 |
EP2707949A1 (en) | 2014-03-19 |
US8604876B2 (en) | 2013-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5801477B2 (ja) | 電流バッファ | |
JP4804800B2 (ja) | 測定プローブ用広帯域入力減衰回路 | |
JP6022262B2 (ja) | 増幅回路および帰還回路 | |
US8344810B2 (en) | CMOS amplifier with integrated tunable band-pass function | |
JP2008511207A (ja) | Qエンハンスメントを低減するための補償を備える能動rcフィルタ | |
EP2937996B1 (en) | Low pass filter with common-mode noise reduction | |
KR101694075B1 (ko) | 차동 전달 임피던스 증폭기 | |
CN201663584U (zh) | 前置均衡放大电路 | |
WO2007049391A1 (ja) | 分布型増幅器および集積回路 | |
JP2022530324A (ja) | ノイズ除去を備えた広帯域の低ノイズ増幅器 | |
JPWO2006028288A1 (ja) | 等化フィルタ回路 | |
US20130293293A1 (en) | Compensation technique for feedback amplifiers | |
TW201713032A (zh) | 前置放大器 | |
US8773199B2 (en) | Compensation technique for feedback amplifiers | |
JP6755467B2 (ja) | 増幅手段を備える電子回路の切替回路および電子回路 | |
JP5375680B2 (ja) | 単相差動変換器 | |
WO2022241627A1 (zh) | 一种前馈放大电路、音频放大器和音频播放装置 | |
US8604871B2 (en) | High gain amplifier method using low-valued resistances | |
JP6470213B2 (ja) | 可変利得増幅器 | |
KR101480622B1 (ko) | 가상 접지 신호를 이용한 전치 보상기 | |
JP5695015B2 (ja) | バッファ回路 | |
JP2006005637A (ja) | 可変利得増幅器 | |
RU2628243C1 (ru) | Дифференциатор для обработки аналоговых сигналов (варианты) | |
KR101462158B1 (ko) | 선형화 기법을 적용한 증폭 셀 및 이를 이용한 능동 인덕터 | |
Romanova et al. | Modern designs for CMOS low-noise transimpedance amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5801477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |