KR101694075B1 - 차동 전달 임피던스 증폭기 - Google Patents

차동 전달 임피던스 증폭기 Download PDF

Info

Publication number
KR101694075B1
KR101694075B1 KR1020150158095A KR20150158095A KR101694075B1 KR 101694075 B1 KR101694075 B1 KR 101694075B1 KR 1020150158095 A KR1020150158095 A KR 1020150158095A KR 20150158095 A KR20150158095 A KR 20150158095A KR 101694075 B1 KR101694075 B1 KR 101694075B1
Authority
KR
South Korea
Prior art keywords
amplifier
common source
differential
common
output
Prior art date
Application number
KR1020150158095A
Other languages
English (en)
Inventor
박성민
김상균
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020150158095A priority Critical patent/KR101694075B1/ko
Priority to PCT/KR2016/012481 priority patent/WO2017082575A1/ko
Application granted granted Critical
Publication of KR101694075B1 publication Critical patent/KR101694075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 실시예에 따른 차동 전달 임피던스 증폭기는 제1 공통 소스 증폭기와 제2 공통 게이트 증폭기 및 제1 부하저항을 포함하는 제1 캐스코드(cascode) 증폭기와, 제1 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제1 저항을 포함하는 제1 차동단 및 제2 공통 소스 증폭기와 제2 공통 게이트 증폭기 및 제2 부하저항을 포함하는 제2 캐스코드(cascode) 증폭기와, 제2 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제2 저항을 포함하는 제2 차동단을 포함하며, 제1 캐스코드 증폭기에 포함된 공통 소스 증폭기의 출력이 제2 캐스코드 증폭기에 포함된 제2 공통 소스 증폭기의 입력으로 제공되어 제1 차동단과 제2 차동단에 서로 반전된 위상을 가지는 입력 신호가 제공된다.

Description

차동 전달 임피던스 증폭기{Differential Trans-impedance Amplifier}
본 발명은 차동 전달 임피던스 증폭기에 관한 것이다.
전달 임피던스 증폭기는 증폭기의 전달 임피던스를 이용하여 입력으로 제공된 전류 신호를 전압 신호로 변환하고 증폭하여 출력하는 증폭기를 의미한다. 종래의 전달 임피던스 증폭기에 있어서 높은 이득(gain)을 얻기 위하여 증폭기의 대역폭(bandwidth)을 희생하여야 하고, 넓은 대역폭에서 동작하는 증폭기를 구현하고자 하는 경우에는 이득을 희생하여야 하는 트레이드 오프(trade off) 관계가 존재하였다. 종래의 전달 임피던스 증폭기의 선행 문헌은 한국 공개특허 제2006-0064981호 등이 있다.
종래의 차동구조 전달 임피던스 증폭기에서는 (+)출력전압을 위해서는 노이즈에 취약한 공통 게이트 증폭단을 입력단으로 취한다. 따라서, (-)출력전압을 갖는 공통 소스단과 매칭 되는 경우 차동신호의 대칭문제 및 여전한 노이즈 문제가 남아있다.
본 실시예는 노이즈 특성을 향상시켜 상기한 종래 기술의 차동 전달 임피던스가 가지는 노이즈에 취약하다는 단점을 해결하기 위한 것이며, 또한 출력전압이 보다 매칭이 잘 되도록 하기 위한 것이다.
본 실시예에 따른 차동 전달 임피던스 증폭기는 제1 공통 소스 증폭기와 제2 공통 게이트 증폭기 및 제1 부하저항을 포함하는 제1 캐스코드(cascode) 증폭기와, 제1 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제1 저항을 포함하는 제1 차동단 및 제2 공통 소스 증폭기와 제2 공통 게이트 증폭기 및 제2 부하저항을 포함하는 제2 캐스코드(cascode) 증폭기와, 제2 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제2 저항을 포함하는 제2 차동단을 포함하며, 제1 캐스코드 증폭기에 포함된 공통 소스 증폭기의 출력이 제2 캐스코드 증폭기에 포함된 제2 공통 소스 증폭기의 입력으로 제공되어 제1 차동단과 제2 차동단에 서로 반전된 위상을 가지는 입력 신호가 제공된다.
본 실시예에 의하면 각 차동단의 입력으로 공통 소스 증폭기 구조를 가지므로, 공통 게이트 구조를 입력으로 가지는 종래 기술에 비하여 노이즈 성능을 향상시킬 수 있다는 장점이 제공된다. 또한, 본 실시예에 의하면 어느 한 차동단을 구성하는 공통 소스 증폭기의 출력을 다른 차동단의 입력으로 제공하므로 대칭적으로 동작하는 차동 출력을 얻을 수 있다는 장점이 제공된다.
도 1은 본 실시예에 따른 차동 전달 임피던스의 개요적 회로도이다.
도 2는 본 실시예에 따른 차동 전달 임피던스 증폭기에 대하여 주파수 변화에 대한 전달 임피던스 이득 변화를 도시한 도면이다.
도 3은 본 실시예에 따른 차동 전달 임피던스 증폭기에 대하여 주파수에 대한 노이즈 스펙트럼 밀도 변화를 도시한 도면이다.
도 4는 본 실시예에 따른 차동 전달 임피던스 증폭기의 주파수에 대한 입력 임피던스 변화를 도시한 도면이다.
도 5(a), 5(b) 및 5(c)는 본 실시예에 따른 차동 전달 임피던스 증폭기의 어느 한 차동단의 출력 아이 다이어그램(eye-diagram)을 도시한 도면이다.
도 6은 본 실시예에 따른 차동 전달 임피던스 증폭기 차동쌍 출력의 다이어그램(eye-diagram)을 도시한 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이하에서는 첨부된 도면들을 참조하여 본 실시예들을 설명한다. 도 1은 본 실시예에 따른 차동 전달 임피던스의 개요적 회로도이다. 도 1을 참조하면, 본 실시예에 따른 차동 전달 임피던스 증폭기는, 제1 공통 소스 증폭기(M1)와 제1 공통 게이트 증폭기(M2) 및 제1 부하저항(RD1)을 포함하는 제1 캐스코드(cascode) 증폭기와, 제1 캐스코드 증폭기의 출력 노드(Oa)와 입력 노드(Ia)에 연결된 제1 저항(Rfa)을 포함하는 제1 차동단(100a)과, 제2 공통 소스 증폭기(M3)와 제2 공통 게이트 증폭기(M4) 및 제2 부하저항(RD2)을 포함하는 제2 캐스코드(cascode) 증폭기와, 제2 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제2 저항(Rfb)을 포함하는 제2 차동단(100b)을 포함하며, 제1 캐스코드 증폭기에 포함된 공통 소스 증폭기(M1)의 출력이 제2 캐스코드 증폭기에 포함된 제2 공통 소스 증폭기(M3)의 입력으로 제공되어 제1 차동단(100a)과 제2 차동단(100b)에 서로 반전된 위상을 가지는 입력 신호가 제공된다.
제1 차동단(100a)은 캐스코드 구성으로 연결된 제1 공통 소스 증폭기(M1)와 제1 공통 게이트 증폭기(M2) 및 제1 부하저항(RD1)을 포함한다. 캐스코드 구성으로 연결된 제1 공통 소스 증폭기(M1)와 제1 공통 게이트 증폭기(M2)에서, 입력 신호(iin)는 제1 공통 소스 증폭기(M1)의 게이트에 제공되며, 제1 공통 소스 증폭기(M1)는 입력 신호(iin)가 증폭된 신호를 제1 공통 게이트 증폭기(M2)의 소스에 제공한다.
종래의 전달 임피던스 증폭기는 입력으로 공통 게이트 증폭기 구성을 취하였다. 공통 게이트 증폭기는 노이즈 소스를 나타내는 노이즈 전류원을 입력 단자인 소스에 위치하는 것으로 등가 모델링 할 수 있다. 따라서, 입력 전류 신호가 노이즈에 직접 노출되고, 합쳐져서 증폭기의 입력단에 제공된다.그러나, 공통 소스 증폭기는 노이즈 소스를 나타내는 노이즈 전류원을 입력단자인 게이트로 위치시키고, 노이즈 전류인 id 2을 gm2(gm:공통 소스 증폭기 트랜지스터의 전달 컨덕턴스)으로 나누면 입력 단자에 제공되는 노이즈 전압으로 등가 모델링 가능하다. 따라서, 공통 소스 증폭기를 구성하는 트랜지스터의 전달 컨덕턴스 값을 증가시키면 노이즈에 의한 영향을 감소시킬 수 있다. 본 실시예와 같이 공통 소스 증폭기를 입력으로 취하는 경우 종래의 전달 임피던스 증폭기에 비하여 향상된 노이즈 특성을 가지는 것을 알 수 있다.
제1 공통 소스 증폭기(M1)의 이득은 트랜지스터 M1의 전달 컨덕턴스인 gm1과 부하저항 값의 곱으로 표현된다. M1의 출력에서 형성되는 부하 저항의 값은 M1의 출력 저항 ro1과 제1 공통 게이트 증폭기(M2)의 입력 저항의 병렬 저항으로 연산될 수 있다. 제1 공통 게이트 증폭기(M2)의 입력 저항은 1/gm2, (gm2: M2의 전달 컨덕턴스)로 표현될 수 있다. 이를 수학식으로 정리하면 수학식 1과 같다.
Figure 112015109849203-pat00001
수학식 1에서, 제1 공통 게이트 증폭기(M2)의 입력 저항값인 1/gm2의 값은 제1 공통 소스 증폭기(M1)의 출력 저항인 ro1에 비하여 작은 값을 가지므로, 출력 저항값은 더 작은 값을 가지는 1/gm2로 근사된다. 또한, 제1 공통 소스 증폭기(M1)를 형성하는 트랜지스터 M1과 제1 공통 게이트 증폭기(M2)를 형성하는 트랜지스터 M2의 사이즈가 같으면 두 트랜지스터의 전달 컨덕턴스는 서로 같다. 따라서, 수학식 1은 아래의 수학식 2와 같이 근사될 수 있다.
Figure 112015109849203-pat00002
수학식 2에서 보여지는 바와 같이 제1 공통 소스 증폭기(M1)의 이득은 -1로 근사될 수 있다. 그에 따라 트랜지스터 M1의 게이트와 드레인 사이에 형성되는 기생 커패시턴스값이 증가되어 보이는 밀러 효과(Miller Effect)를 감소시킬 수 있다.
나아가, 제1 공통 소스 증폭기(M1)의 이득은 -1이므로 제1 공통 소스 증폭기(M1)의 출력 노드인 노드 X에서의 전압은 제1 공통 소스 증폭기(M1)의 게이트에 제공되는 전압과 그 크기는 동일하고 위상만 반전된다. 따라서, 커플링 커패시터(Cc)를 통하여 직류 성분을 블로킹하고 교류 성분을 제2 공통 소스 증폭기(M3)의 입력으로 제공하는 바, 제1 공통 소스 증폭기(M1)와 제2 공통 소스 증폭기(M3)는 서로 반전된 위상을 가지는 입력 신호를 제공 받고, 서로 반전된 위상을 가지는 출력 신호를 제공하는 차동 증폭기로 동작한다. 나아가, 직류 성분이 블로킹되므로, 제2 공통 소스 증폭기(M3)의 바이어스 전압을 제1 공통 소스 증폭기(M1)의 바이어스 전압과 동일하게 유지할 수 있다.
제1 캐스코드 증폭기와 제2 캐스코드 증폭기의 이득은 공통 소스 증폭기의 전달 컨덕턴스와 공통 게이트 증폭기에서 보이는 부하 저항 값의 곱으로 표시될 수 있다. 공통 게이트 증폭기에서 보이는 부하 저항은 M2의 출력 저항과 제1 부하저항(RD1)의 병렬 저항이다. 제1 공통 게이트 증폭기(M2)의 출력 저항은 M2의 전달 컨덕턴스 gm2, M2의 출력 저항 ro2 및 M1의 출력 저항인 ro1의 곱으로 표시될 수 있다. 병렬 저항 값은 병렬 연결된 저항 중 작은 저항값을 가지는 저항값보다 작아지며, 병렬 연결된 저항의 저항값이 크면 클수록 병렬 연결된 저항 중 작은 저항값으로 근사되므로, 공통 게이트 증폭기에서 보이는 부하 저항 값은 부하 저항인 RD1 값으로 근사된다. 따라서, 캐스코드 증폭기의 이득은 아래의 수학식 3과 같이 정리될 수 있다.
Figure 112015109849203-pat00003
즉, 캐스코드 증폭기의 이득은 제1 공통 소스 증폭기(M1)의 전달 컨덕턴스와 제1 부하저항(RD1)의 곱으로 근사된다.
제1 저항(Rfa)와 제2 저항(Rfb)는 각각 제1 캐스코드 증폭기 및 제2 캐스코드 증폭기의 입력 노드와 출력 노드 사이에 연결되어 피드백 경로를 형성하며, 각각 제1 차동단(100a)과 제2 차동단(100b)의 전달 컨덕턴스를 결정한다.
일 실시예에서, 제1 차동단(100a)과 제2 차동단(100b)은 각각 트랜스포머를 더 포함할 수 있다. 제1 차동단(100a)을 예로 들어 설명하면, 제1 차동단(100a)는 제1 공통 게이트 증폭기(M2)의 출력 노드와 부하 저항 사이에 인덕터 L1과 L2를 포함하는 트랜스포머를 더 포함할 수 있다. 인덕터 L1과 L2를 포함하는 트랜스포머는 출력 저항에 포함된 커패시턴스 성분, 제1 공통 게이트 증폭기(M2)의 출력 커패시턴스 성분 및 출력 전압(Vouta)가 제공되는 다음 스테이지의 입력 커패시턴스를 상쇠하여 차동 전달 임피던스 증폭기가 동작하는 대역폭을 증가시키는 기능을 수행한다.
차동 전달 임피던스 증폭기의 일 실시예에서, 제1 차동단의 출력과 입력 사이에 연결된 피드백 인덕터(Lf)를 더 포함한다. 피드백 인덕터는 제1 공통 소스 증폭기(M1)의 입력 커패시턴스를 상쇠하는 기능을 수행한다.
도 1을 참조하면, 차동 전달 임피던스 증폭기의 각 차동단에 포함된 공통 게이트 증폭기의 게이트 들에는 바이어스 전압(VB)이 제공된다. 일 실시예로, 공통 게이트 증폭기의 게이트 들에는 게이트 보호용 저항(RB)이 연결되어 바이어스 전압(VB)이 제공될 수 있다.
본 실시예에 따른 차동 전달 임피던스 증폭기는 입력에 노이즈에 강한 공통 소스 증폭기를 배치하여 노이즈의 영향을 감소시켰으며, 캐스코드 구성을 가지는 차동쌍을 포함하는 구성으로, 동작 대역폭이 넓다는 장점이 제공된다.
모의시험예
도 2 내지 도 6은 본 실시예에 따른 차동 전달 임피던스 증폭기에 대한 모의 시험 결과를 도시한 도면들이다. 도 2는 본 실시예에 따른 차동 전달 임피던스 증폭기에 대하여 주파수 변화에 대한 전달 임피던스 이득 변화를 도시한 도면이다. 도 2를 참조하면, 본 실시에에 따른 차동 전달 임피던스 증폭기는 40.5GHz의 대역폭을 가지며, 대역폭 내에서 56.3dBohm의 전달 임피던스 이득을 가지는 것을 확인할 수 있다.
도 3은 본 실시예에 따른 차동 전달 임피던스 증폭기에 대하여 주파수에 대한 노이즈 스펙트럼 밀도 변화를 도시한 도면이다. 도 3을 참조하면, 본 실시예에 따른 차동 전달 임피던스 증폭기는 21.3pA/sqrt(Hz)의 노이즈 스펙트럼 밀도를 도시한다. 종래 기술에 의한 차동 전달 임피던스 증폭기는 일반적으로 27~28 pA/sqrt(Hz), 최대 30 pA/sqrt(Hz)의 잡음 스펙트럼 밀도를 나타내는 것을 고려하면, 최대 30% 가량의 노이즈 특성이 개선된 것을 확인할 수 있다.
도 4는 본 실시예에 따른 차동 전달 임피던스 증폭기의 주파수에 대한 입력 임피던스 변화를 도시한 도면이다. 본 실시예에 따른 차동 전달 임피던스 증폭기는 대역폭 내에서 33 Ω ~82 Ω의 입력 임피던스를 가지는 것을 확인할 수 있다.
도 5(a), 5(b) 및 5(c)는 본 실시예에 따른 차동 전달 임피던스 증폭기의 어느 한 차동단의 출력 아이 다이어그램(eye-diagram)을 도시한 도면으로 각각 231-1 PRBS 입력 데이터 스트림에 대한 25Gb/s, 40Gb/s, 50Gb/s의 동작 속도에 대한 아이 다이어그램이다. 도 5(a), 5(b) 및 5(c)에서 확인할 수 있는 바와 같이 깨끗한 아이 다이어그램을 확인할 수 있다.
도 6은 본 실시예에 따른 차동 전달 임피던스 증폭기 차동쌍 출력의 다이어그램(eye-diagram)을 도시한 도면으로 각각 231-1 PRBS 입력 데이터 스트림, 50Gb/s의 동작 속도에 대한 아이 다이어그램이다. 도 6에서 확인할 수 있는 바와 두 차동단 모두 대칭적으로 동작하며, 깨끗한 아이 다이어그램을 확인할 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
100a, 100b: 제1 및 제2 차동단 M1, M3: 공통 소스 증폭기
M2, M4: 공통 게이트 증폭기 RD1, RD2: 부하 저항

Claims (7)

  1. 제1 공통 소스 증폭기와 제2 공통 게이트 증폭기 및 제1 부하저항을 포함하는 제1 캐스코드(cascode) 증폭기와, 상기 제1 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제1 저항을 포함하는 제1 차동단 및
    제2 공통 소스 증폭기와 제2 공통 게이트 증폭기 및 제2 부하저항을 포함하는 제2 캐스코드(cascode) 증폭기와, 상기 제2 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제2 저항을 포함하는 제2 차동단을 포함하며,
    상기 제1 캐스코드 증폭기에 포함된 공통 소스 증폭기의 출력이 상기 제2 캐스코드 증폭기에 포함된 제2 공통 소스 증폭기의 입력으로 제공되어 상기 제1 차동단과 상기 제2 차동단에 서로 반전된 위상을 가지는 입력 신호가 제공되며,
    상기 제1 공통 소스 증폭기를 이루는 트랜지스터의 크기와 제1 공통 게이트 증폭기를 이루는 트랜지스터의 크기는 서로 같고,
    제2 공통 소스 증폭기를 이루는 트랜지스터의 크기와 제2 공통 게이트 증폭기를 이루는 트랜지스터의 크기는 서로 같은 차동 전달 임피던스 증폭기.
  2. 제1항에 있어서,
    상기 차동 전달 임피던스 증폭기는,
    입력 전류 신호를 제공받아 출력 전압 신호를 제공하되,
    상기 입력 전류 신호에 대한 상기 출력 전압 신호의 전달 임피던스 이득(trans impedance)는 상기 제1 저항의 저항값과 상기 제2 저항의 저항값에 의하여 결정되는 차동 전달 임피던스 증폭기.
  3. 제1항에 있어서,
    상기 차동 전달 임피던스 증폭기는 커플링 커패시터(coupling capacitor)를 더 포함하며, 상기 커플링 커패시터는 상기 제1 공통 소스 증폭기의 출력 노드와 상기 제2 공통 소스 증폭기의 입력 노드를 전기적으로 연결하는 차동 전달 임피던스 증폭기.
  4. 제1항에 있어서,
    상기 차동 전달 임피던스 증폭기는,
    중 어느 한 노드와 기준 전위에 연결되어 상기 제1 공통 소스 증폭기의 상기 출력 노드 및 상기 제2 공통 소스 증폭기의 상기 출력 노드 중 어느 한 노드에 연결되어 상기 제1 공통 소스 증폭기의 상기 출력 노드 및 상기 제2 공통 소스 증폭기의 상기 출력 노드에서 보이는 기생 커패시터의 커패시턴스를 조절하는 보상 커패시터를 더 포함하는 차동 전달 임피던스 증폭기.
  5. 제1항에 있어서,
    상기 차동 전달 임피던스 증폭기는,
    상기 제1 부하 저항과 상기 제1 공통 게이트 증폭기의 출력 사이에 연결된 제1 트랜스포머(transformer)와,
    상기 제2 부하 저항과 상기 제2 공통 게이트 증폭기의 출력 사이에 연결된 제2 트랜스포머를 더 포함하는 차동 전달 임피던스 증폭기.
  6. 제1항에 있어서,
    상기 제1 공통 소스 증폭기와 상기 제2 공통 소스 증폭기의 이득은 모두 동일한 차동 전달 임피던스 증폭기.
  7. 제1항에 있어서,
    제1 공통 소스 증폭기에 포함된 트랜지스터와 제2 공통 게이트 증폭기의 트랜지스터의 크기는 서로 동일하며,
    제3 공통 소스 증폭기에 포함된 트랜지스터와 제4 공통 게이트 증폭기의 트랜지스터의 크기는 서로 동일한 차동 전달 임피던스 증폭기.
KR1020150158095A 2015-11-11 2015-11-11 차동 전달 임피던스 증폭기 KR101694075B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150158095A KR101694075B1 (ko) 2015-11-11 2015-11-11 차동 전달 임피던스 증폭기
PCT/KR2016/012481 WO2017082575A1 (ko) 2015-11-11 2016-11-01 차동 전달 임피던스 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150158095A KR101694075B1 (ko) 2015-11-11 2015-11-11 차동 전달 임피던스 증폭기

Publications (1)

Publication Number Publication Date
KR101694075B1 true KR101694075B1 (ko) 2017-01-06

Family

ID=57832381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150158095A KR101694075B1 (ko) 2015-11-11 2015-11-11 차동 전달 임피던스 증폭기

Country Status (2)

Country Link
KR (1) KR101694075B1 (ko)
WO (1) WO2017082575A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019226705A1 (en) * 2018-05-21 2019-11-28 Macom Technology Solutions Holdings, Inc. Apparatus and method for automated tuning of optical power, extinction ratio, and crossing of multi-channel eye diagrams simultaneously
CN110729970A (zh) * 2018-07-16 2020-01-24 瑞昱半导体股份有限公司 混合差分放大器及其方法
KR102059746B1 (ko) * 2018-06-19 2020-02-11 이화여자대학교 산학협력단 부트스트랩 회로를 포함하는 전달 임피던스 증폭기
KR102098889B1 (ko) 2018-11-22 2020-04-08 숭실대학교산학협력단 Rf 시스템을 위한 차동 전력증폭기
JP7387855B1 (ja) 2022-11-15 2023-11-28 株式会社フジクラ 電力増幅装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2037573A1 (en) * 2007-09-17 2009-03-18 Seiko Epson Corporation Ultra-low power consumption low noise amplifier
KR101135190B1 (ko) * 2010-10-07 2012-04-16 한국과학기술원 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치
KR20150076571A (ko) * 2013-12-27 2015-07-07 전자부품연구원 무선 송수신기용 선형 전력증폭기
KR101552896B1 (ko) * 2013-10-07 2015-09-15 실리콘알엔디(주) 광대역 증폭기

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455638B1 (ko) * 2008-01-24 2014-10-28 삼성전자주식회사 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2037573A1 (en) * 2007-09-17 2009-03-18 Seiko Epson Corporation Ultra-low power consumption low noise amplifier
KR101135190B1 (ko) * 2010-10-07 2012-04-16 한국과학기술원 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치
KR101552896B1 (ko) * 2013-10-07 2015-09-15 실리콘알엔디(주) 광대역 증폭기
KR20150076571A (ko) * 2013-12-27 2015-07-07 전자부품연구원 무선 송수신기용 선형 전력증폭기

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019226705A1 (en) * 2018-05-21 2019-11-28 Macom Technology Solutions Holdings, Inc. Apparatus and method for automated tuning of optical power, extinction ratio, and crossing of multi-channel eye diagrams simultaneously
KR102059746B1 (ko) * 2018-06-19 2020-02-11 이화여자대학교 산학협력단 부트스트랩 회로를 포함하는 전달 임피던스 증폭기
CN110729970A (zh) * 2018-07-16 2020-01-24 瑞昱半导体股份有限公司 混合差分放大器及其方法
CN110729970B (zh) * 2018-07-16 2023-03-10 瑞昱半导体股份有限公司 混合差分放大器及其方法
KR102098889B1 (ko) 2018-11-22 2020-04-08 숭실대학교산학협력단 Rf 시스템을 위한 차동 전력증폭기
JP7387855B1 (ja) 2022-11-15 2023-11-28 株式会社フジクラ 電力増幅装置
JP2024072037A (ja) * 2022-11-15 2024-05-27 株式会社フジクラ 電力増幅装置

Also Published As

Publication number Publication date
WO2017082575A1 (ko) 2017-05-18

Similar Documents

Publication Publication Date Title
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
WO2017071002A1 (en) Combined low and high frequency continuous-time linear equalizers
JP5175389B2 (ja) 改善された線形化を有するアンプ
US9263995B2 (en) Multi-mode OPAMP-based circuit
TWI442695B (zh) 在接收器射頻前端達成高選擇性之方法
CN105720927B (zh) 一种频率补偿的跨导放大器
US9263993B2 (en) Low pass filter with common-mode noise reduction
CN201663584U (zh) 前置均衡放大电路
Chou et al. A 40 Gbps optical receiver analog front-end in 65 nm CMOS
JP2012257070A (ja) トランスインピーダンスアンプ
JP5801477B2 (ja) 電流バッファ
TWI730783B (zh) 放大器電路和高階阻尼電路
CN112491366A (zh) 适用于噪声抑制的放大器
Kim et al. A 50-Gb/s differential transimpedance amplifier in 65nm CMOS technology
CN102215028B (zh) 放大器
CN110233600B (zh) 放大器电路及补偿电路
US20140240044A1 (en) Dual path operational amplifier
US8723604B2 (en) Compensation technique for feedback amplifiers
US8773199B2 (en) Compensation technique for feedback amplifiers
TW201316679A (zh) 單端至差動放大電路及方法
Gimeno et al. Reliable CMOS adaptive equalizer for short-haul optical networks
JP6470213B2 (ja) 可変利得増幅器
JP2008306614A (ja) トランスインピーダンスアンプ
JP2022036784A (ja) 受信回路及び光受信回路
JP2008271112A (ja) 増幅装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4