KR101135190B1 - 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치 - Google Patents

발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치 Download PDF

Info

Publication number
KR101135190B1
KR101135190B1 KR1020100097932A KR20100097932A KR101135190B1 KR 101135190 B1 KR101135190 B1 KR 101135190B1 KR 1020100097932 A KR1020100097932 A KR 1020100097932A KR 20100097932 A KR20100097932 A KR 20100097932A KR 101135190 B1 KR101135190 B1 KR 101135190B1
Authority
KR
South Korea
Prior art keywords
signal
terminal
transistor
input
cascode amplifier
Prior art date
Application number
KR1020100097932A
Other languages
English (en)
Inventor
이상국
심윤아
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020100097932A priority Critical patent/KR101135190B1/ko
Application granted granted Critical
Publication of KR101135190B1 publication Critical patent/KR101135190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

신호 변환 장치는 다단으로 연결되어 있는 제1 및 제2 캐스코드 증폭기를 이용하여 입력되는 단일 위상 신호로부터 차동 위상 신호를 생성하고, 제1 및 제2 캐스코드 증폭기에 의해 생성된 차동 위상 신호의 위상을 중간 탭 인덕터를 통해 조정한다.

Description

발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치{APPARATUS FOR CONVERTING SIGNAL AND APPARATUS FOR RECEIVING USING BALUN CIRCUIT IN WIRELESS COMMUNICATION SYSTEM}
본 발명은 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치에 관한 것이다.
무선 통신 시스템의 수신 장치는 송신 장치로부터 전송되는 무선 주파수 신호를 안테나를 통하여 수신하여 필터링, 증폭, 주파수 변환 및 아날로그 디지털 변환 등의 과정을 수행한다. 여기서, 주파수 변환은 무선 주파수 신호를 기저 대역(baseband)의 주파수 또는 중간 주파수(intermediate frequency)로 변환하는 과정으로, 주파수 하향 변환기(down converter)를 사용하여 수행한다.
주파수 하향 변환기는 입력 신호에 국부 발진기(local oscillator)의 신호를 합쳐서 두 신호의 주파수 차에 해당하는 기저 대역의 주파수를 발생시킨다. 그런데, 국부 발진기의 신호가 주파수 하향 변환기의 출력에 누설 신호로 나타나면, 수신 장치의 선형성을 악화시킬 수 있다. 따라서, 국부 발진기의 신호 누설을 최소화하기 위하여, 주파수 하향 변환기로 더블 밸런스(double-balanced) 주파수 변환기가 주로 사용된다. 이러한 더블 밸런스 주파수 변환기는 입력 신호로서 차동 신호를 사용하는 구조로 되어 있다.
그런데 무선 통신 시스템의 수신 장치에서 무선 주파수 신호를 직접 수신하는 안테나는 단일 위상의 신호를 처리하도록 설계되어 있기 때문에, 무선 주파수 신호가 주파수 하향 변환기로 입력되기 전에 실리콘 칩 내부 또는 외부에 단일 위상(single ended) 신호를 크기가 같고 위상은 반대인 차동 위상 신호로의 변환이 필수적으로 요구된다. 단일 위상 신호를 차동 위상 신호로 변환하는 역할을 수행하는 회로를 통칭하여 발룬(Balun, Balance and unbalance) 회로라 한다.
일반적으로, 발룬 회로에서는 트랜스포머 등의 수동 소자 혹은 트랜지스터 등의 능동 소자를 이용하여 단일 위상 신호를 차동 위상 신호로 변환한다.
트랜스포머 등의 수동 소자를 이용한 발룬 회로는 정확한 차동 위상 신호를 생성할 수는 있지만 실리콘 칩 회로에서 정확한 모델링을 하기 위해서 여러 번의 검증을 필요로 하며, 이로 인해 집적을 위한 시간과 비용의 소모가 커진다. 또한, 트랜스포머의 전달 손실로 인한 수신단의 잡음 지수가 증가한다.
반면, 트랜지스터 등의 능동 소자를 이용한 발룬 회로는 별도로 모델링을 수행하지 않아도 되나, 트랜지스터의 기생 커패시터로 인해 시간 지연이 발생하며, 이러한 시간 지연은 주파수가 올라갈수록 크게 나타나기 때문에, 정확한 차동 위상 신호를 생성하기가 어렵다.
본 발명이 해결하고자 하는 기술적 과제는 집적을 위한 시간과 비용의 소모를 줄이면서도 단일 위상 신호를 정확한 차동 위상 신호로 변환할 수 있는 무선 통신 시스템의 신호 변환 장치 및 수신 장치를 제공하는 것이다.
본 발명의 한 실시 예에 따르면 신호 변환 장치가 제공된다. 신호 변환 장치는 입력 단자, 제1 캐스코드 증폭기, 제1 중간 탭 인덕터, 제1 출력 단자, 그리고 제2 출력 단자를 포함한다. 제1 캐스코드 증폭기는 상기 입력 단자를 통해 입력되는 단일 위상 신호를 증폭한다. 제1 중간 탭 인덕터는 탭을 통해 일단이 서로 연결되어 교류 접지되어 있는 제1 및 제2 인덕터를 포함하며, 상기 제1 및 제2 인덕터에 의해 상기 제1 캐스코드 증폭기에 의해 증폭된 단일 위상 신호를 차동 위상 신호로 변환한다. 제1 출력 단자는 상기 제1 인덕터의 타단에 연결되며, 상기 차동 위상 신호 중 부극성의 신호를 출력한다. 그리고 제2 출력 단자는 상기 제2 인덕터의 타단에 연결되며, 상기 차동 위상 신호 중 정극성의 신호를 출력한다.
본 발명의 다른 한 실시 예에 따르면, 무선 통신 시스템의 수신 장치가 제공된다. 수신 장치는 신호 변환 장치를 포함한다. 신호 변환 장치는 안테나를 통해 입력되는 단일 위상 신호를 증폭하고 차동 위상 신호로 변환한다. 상기 신호 변환 장치는, 상기 차동 위상 신호 중 부극성의 신호를 출력하는 제1 출력 단자, 상기 차동 위상 신호 중 정극성의 신호를 출력하는 제2 출력 단자, 입력되는 신호를 증폭하여 상기 차동 위상 신호의 부극성 신호를 생성하는 제1 캐스코드 증폭기, 입력되는 신호를 증폭하여 상기 차동 위상 신호 중 정극성의 신호를 생성하는 제2 캐스코드 증폭기, 그리고 상기 제1 및 제2 캐스코드 증폭기에 의해 생성된 차동 위상 신호에서 상기 제1 및 제2 캐스코드 증폭기의 위상 지연에 의한 공통 모드 신호를 제거한다.
본 발명의 실시 예에 의하면, 단일 위상 형태의 신호를 수신하는 무선 통신 시스템에서, 수신된 신호의 반사와 잡음 지수를 최소화하고 입출력 사이의 격리를 확보한 후에 단일 위상 형태의 무선 주파수 신호를 차동 위상 형태의 신호로 변환할 수가 있다.
이때, 발룬 회로를 위한 트랜지스터 등의 능동 소자 및 실리콘 면적을 크게 차지하는 온 칩 나선형(On-chip Spiral) 인덕터 대신에 중간 탭 인덕터를 사용함으로써, 단일 위상 형태의 신호를 보다 정확한 차동 위상 형태의 신호로 변환이 가능해지며, 실리콘 칩 사이즈도 줄일 수 있고 전력 소모도 줄일 수 있다. 따라서, 실리콘 칩의 제조에 소요되는 비용을 감소시킬 수 있으므로, 생산성을 크게 향상시킬 수가 있다.
또한, 단일 위상 형태의 신호를 차동 위상 형태의 신호로 변환하기 위해 능동 소자 또는 수동 소자의 추가 없이, 2단으로 구성된 캐스코드 증폭기를 이용하여 단일 위상 형태의 신호를 차동 위상 형태의 신호로 변환할 수 있으므로, 추가 회로에 의한 수신 장치에서의 노이즈 및 선형성에 대한 영향을 방지할 수가 있다.
또한, 본 발명의 실시 예에 따른 수신 장치는 직접 변환(direct-conversion) 및 헤테로다인 방식(heterodyne architecture)의 수신 장치에 모두 적용할 수 있으며, 다중 대역(multi-band) 및 다중 모드(multi-mode) 무선 통신 시스템을 포함한 협대역 및 광대역 무선 통신 시스템에도 적용될 수가 있다.
도 1은 본 발명의 실시 예에 따른 무선 통신 시스템의 수신 장치를 나타낸 도면이다.
도 2 내지 도 4는 각각 본 발명의 제1 내지 제3 실시 예에 따른 신호 변환 장치를 나타낸 도면이다.
도 5 및 도 6은 각각 본 발명의 제1 및 제2 실시 예에 따른 신호 변환 장치에서 제공하는 이득, 임피던스 정합 및 잡음 특성을 나타낸 그래프도이다.
도 7은 본 발명의 제1 및 제2 실시 예에 따른 신호 변환 장치에서 제공하는 위상 차이를 나타낸 그래프도이다.
도 8은 본 발명의 제3 실시 예에 따른 신호 변환 장치의 이득 특성 및 위상 차이를 나타낸 도면이다.
도 9는 본 발명의 제1 내지 제3 실시 예에 따른 신호 변환 장치로부터 출력되는 차동 위상 신호를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시 예에 따른 무선 통신 시스템의 신호 변환 장치 및 수신장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 무선 통신 시스템의 수신 장치를 나타낸 도면이다.
도 1을 참고하면, 본 발명의 실시 예에 따른 무선 통신 시스템의 수신 장치는 안테나(100), 대역 통과 여파기(band pass filter, BPF)(200), 저잡음 증폭기(low noise amplifier, LAN)(300), 차동 신호 변환기(400), 주파수 하향 변환기(500) 및 아날로그 디지털 변환기(analog digital converter, ADC)(600)를 포함한다.
안테나(100)는 무선 통신 시스템의 송신 장치로부터 무선 주파수 신호(VRF)신호를 직접 수신한다.
대역 통과 여파기(200)는 안테나(100)에 수신된 신호에서 필요한 특정 대역의 주파수를 선택하여 통과한다.
저잡음 증폭기(300)는 잡음을 최소화하면서 대역 통과 여파기(200)에서 선택된 신호를 증폭한다.
신호 변환부(400)는 저잡음 증폭기(300)에서 증폭된 신호(VRF')를 단일 위상 형태의 신호에서 차동 위상 형태의 신호(Vo+, Vo-)로 변환한다. 이러한 신호 변환부(400)로서 발룬(Balun, Balance and unbalance) 회로가 사용된다.
주파수 하향 변환기(500)는 차동 위상 형태의 신호(Vo+, Vo-)를 국부 발진기(local oscillator)의 신호(Lo+, Lo-)를 이용하여 기저 대역 주파수 또는 중간 주파수(VIF+, VIF-)로 변환한다.
아날로그 디지털 변환기(600)는 주파수 하향 변환기(500)로부터 기저 대역 주파수 또는 중간 주파수(VIF+, VIF-)를 수신하여 이를 디지털 값(DVIF+, DVIF-)으로 변환한다.
다음으로, 도 2 내지 도 4를 참고하여 본 발명의 실시 예에 따른 무선 통신 시스템의 신호 변환 장치에 대하여 자세하게 설명한다.
도 2는 본 발명의 제1 실시 예에 따른 신호 변환 장치를 나타낸 도면이다.
도 2를 참고하면, 신호 변환 장치(700)는 저잡음 증폭기(도 1의 300)와 신호 변환기(도 1의 400)의 기능을 수행한다. 즉, 신호 변환 장치(700)는 대역 통과 여파기(200)에서 선택된 신호를 증폭하고, 증폭한 신호(VRF')를 단일 위상 형태의 신호에서 차동 위상 형태의 신호(Vo+, Vo-)로 변환한다.
신호 변환 장치(700)는 캐스코드 증폭기(710), 인덕터(L1), 커패시터(C1), 중간 탭(Center-tap) 인덕터(720), 입력 단자(IN) 및 출력 단자(OUT+, OUT-)를 포함한다.
캐스코드 증폭기(710)는 입력 단자(N1) 및 출력 단자(N2)를 가지며, 입력 단자(N1)를 통해 입력된 신호를 증폭하여 출력 단자(N2)로 출력한다. 이러한 캐스코드 증폭기(710)는 캐스코드(Cascode) 형태로 연결되어 있는 두 트랜지스터(M1, M2)를 포함한다.
이 경우, 트랜지스터(M1, M2)는 각각 제어 단자, 입력 단자 및 출력 단자를 가지는 스위치이다. 도 2에서는 트랜지스터(M1, M2)를 n-채널 전계 효과 트랜지스터(field effect transistor, FET)로 예시하였다.
트랜지스터(M1)는 공통 소스(common source) 구조의 트랜지스터이고, 트랜지스터(M2)는 공통 게이트(common source) 구조의 트랜지스터이다.
캐스코드 증폭기(710)의 입력 단자(N1)에 해당하는 트랜지스터(M1)의 게이트는 인덕터(L1)를 통해 입력 단자(IN)에 연결되어 있고, 트랜지스터(M1)의 소스는 접지단에 연결되어 있다. 트랜지스터(M1)의 드레인과 게이트 사이에 커패시터(C1)가 연결되어 있으며, 트랜지스터(M1)의 드레인은 트랜지스터(M2)의 소스에 연결되어 있다. 트랜지스터(M2)의 게이트로는 바이어스 전압(Vb1)이 인가되며, 트랜지스터(M2)의 드레인은 캐스코드 증폭기(710)의 출력 단자(N2)에 해당한다.
인덕터(L1) 및 커패시터(C1)는 임피던스 정합 수단(730)으로 동작한다.
안테나(도 1의 100)의 임피던스는 작은 값을 가지고, 트랜지스터(M1)의 입력 임피던스는 안테나의 임피던스에 비해 매우 큰 값을 가진다. 안테나의 임피던스와 트랜지스터(M1)의 입력 임피던스의 차이를 줄이기 위해, 일반적으로 트랜지스터(M1)의 소스와 접지단 사이에 인덕터를 연결한다. 그런데, 인덕터에 의해 칩 사이즈가 커지게 된다.
본 발명의 실시 예에 따르면, 입력 단자(IN)와 트랜지스터(M1)의 게이트 사이에 연결되어 있는 인덕터(L1)에 의해 임피던스의 허수 성분이 제거되고, 트랜지스터(M1)의 게이트와 트랜지스터(M1)의 드레인 사이에 연결되어 있는 커패시터(C1)에 의해 트랜지스터(M1)의 입력 임피던스의 실수 값이 안테나의 임피던스의 실수 값에 준하는 값으로 변환된다. 예를 들어, 안테나의 임피던스가 50Ω일 경우, 인덕터(L1)와 커패시터(C1)에 의해 트랜지스터(M1)의 입력 임피던스가 50Ω으로 정합될 수 있다.
따라서, 입력 단자(IN)를 통해 입력된 단일 위상 신호(VRF)는 반사 없이 트랜지스터(M1)의 게이트로 입력될 수 있다.
트랜지스터(M1)는 게이트로 입력되는 단일 위상 신호(VRF)를 반전 증폭하여 드레인으로 출력하고, 바이어스 전압(Vb1)에 의해 턴온되는 트랜지스터(M2)는 반전 증폭된 단일 위상 신호(VRF)를 드레인을 통해 출력 단자(N2)로 출력한다.
이와 같이, 캐스코드로 연결된 두 트랜지스터(M1, M2)를 사용하면, 낮은 잡음 지수와 고주파 대역에서 일정한 이득 특성을 가질 수가 있다.
중간 탭 인덕터(720)는 발룬 회로의 역할을 하는 수동 소자로서, 탭을 통해 서로 대칭적으로 연결되어 있는 인덕터(Lc1, Lc2)를 포함한다.
각 인덕터(Lc1, Lc2)의 일단은 탭을 통해 서로 공유되어 교류 접지(AC ground)된다. 즉, 각 인덕터(Lc1, Lc2)의 일단은 전원(Vdd)이나 접지에 연결된다.
인덕터(Lc1)의 타단은 신호 변환 장치(700)의 차동 출력 단자 중 부극성의 출력 단자(OUT-)에 연결되며, 인덕터(Lc2)의 타단은 신호 변환 장치(700)의 차동 출력 단자 중 정극성의 출력 단자(OUT+)에 연결되어 있다. 또한, 인덕터(Lc1)의 타단은 트랜지스터(M2)의 드레인 즉, 캐스코드 증폭기(710)의 출력 단자(N2)에 연결되어 있다.
캐스코드 증폭기(710)에 의해 증폭된 차동 위상 신호(VIF')는 인덕터(Lc1)에 인가된다. 그러면, 인덕터(Lc1)에 전류가 흐르게 된다. 인덕터(Lc1)에 흐르는 전류는 자기장을 생성하고, 자기장은 물리적으로 가깝게 위치한 인덕터(Lc2)에 전류를 유도한다. 인덕터(Lc1, Lc2)의 일단이 서로 공유되어 교류 접지되므로, 인덕터(Lc2)에 유도된 전류의 방향은 인덕터(Lc1)에 흐르는 전류의 방향과 반대가 된다. 따라서, 인덕터(Lc1, Lc2)의 타단으로 180도의 위상 차이를 가지는 차동 위상 신호(Vo+, Vo-)가 출력된다. 즉, 정극성의 출력 단자(OUT+)인 인덕터(Lc2)의 타단으로 차동 위상 신호 중 정극성의 출력 신호(Vo+)가 출력되고, 부극성의 출력 단자(OUT-)인 인덕터(Lc2)의 타단으로는 차동 위상 신호 중 부극성의 출력 신호(Vo-)가 출력된다.
이러한 중간 탭 인덕터(720)가 이상적인 소자로 기생 저항이나 기생 커패시터 성분을 포함하지 않는다면, 중간 탭 인덕터(720)의 두 인덕터(Lc1, Lc2)가 대칭적이기 때문에 직류 성분(DC component)을 제외한 모든 주파수 대역의 단일 위상 신호가 완벽한 차동 위상 신호(Vo+, Vo-)로 변환될 수 있다. 그러나, 중간 탭 인덕터(720)는 실리콘 기판 위에 구성되기 때문에 기생 성분이 존재하고, 기생 커패시터의 영향이 커지는 초고주파 영역에서는 출력 단자(OUT+, OUT-)가 단락된 것처럼 동작하여 차동 위상이 아닌 동 위상의 신호가 된다.
따라서, 본 발명의 제1 실시 예에 따른 신호 변환 장치(700)는 직류 성분과 초고주파 영역을 제외한 대역에서 차동 위상 신호를 제공할 수 있다.
인덕터(Lc1)는 캐스코드 증폭기(710)의 부하로 작용한다. 따라서, 캐스코드 증폭기(710)의 트랜지스터(M2)의 드레인과 의 트랜지스터(M2)의 소스 사이의 기생 커패시터와 인덕터(Lc1)에 의해 특정 주파수 대역에서 공진하여 높은 이득이 제공된다.
또한, 공진하는 주파수 대역에서는 인덕터(Lc1)와 기생 커패시터에 인가되는 전류는 크기가 같고 방향이 반대이므로, 순수 저항만이 부하로 작용하는 효과를 가진다. 따라서, 공진 주파수를 단일 위상 신호(VRF)의 주파수에 맞게 설정하면, 단일 위상 신호(VRF)는 캐스코드 증폭기(710)에 의해 반전 증폭되고, 반전 증폭된 단일 위상 신호(VRF')는 중간 탭 인덕터(720)에 의해 정확한 차동 위상 신호(Vo+, Vo-)로 변환된다. 이때, 중간 탭 인덕터(720)의 두 인덕터(Lc1, Lc2)가 대칭적이면, 온도, 공정, 혹은 전원 전압(Vdd)이 변하더라도 안정적인 차동 위상 신호(Vo+, Vo-)로 변환될 수 있다.
본 발명의 제1 실시 예에 따르면, 단일 위상 신호(VRF)를 차동 위상 신호(Vo+, Vo-)로의 변환이 완전히 중간 탭 인덕터(720)의 전자기 유도 현상에 의해서 이루어진다. 그런데, 중간 탭 인덕터(720)는 수동 소자로서 미약한 신호의 손실이 존재할 수 있다. 이러한 문제점을 해소하기 위해 능동 소자를 사용하여 단일 위상 신호(VRF)를 차동 위상 신호(Vo+, Vo-)로 변환할 수도 있다.
도 3은 본 발명의 제2 실시 예에 따른 신호 변환 장치를 나타낸 도면이다.
도 3을 참고하면, 신호 변환 장치(700a)는 캐스코드 증폭기(710)의 출력 신호를 입력 받는 캐스코드 증폭기(740) 및 커패시터(C2)를 더 포함한다는 점을 제외하면 제1 실시 예와 동일하다.
즉, 신호 변환 장치(700a)는 캐스코드 증폭기(710, 740)를 2단으로 구성하여 단일 위상 신호(VRF)를 증폭하고 차동 위상 신호(Vo+, Vo-)로 변환한다.
구체적으로, 캐스코드 증폭기(740)는 입력 단자(N1') 및 출력 단자(N2')를 가지며, 캐스코드 증폭기(710)에 의해 증폭된 신호를 증폭하여 출력한다. 이러한 캐스코드 증폭기(740)는 캐스코드 형태로 연결되어 있는 두 트랜지스터(M3, M4)를 포함한다.
이 경우, 트랜지스터(M3, M4)는 각각 제어 단자, 입력 단자 및 출력 단자를 가지는 스위치이다. 도 2에서는 트랜지스터(M3, M4)를 n-채널 FET로 예시하였다.
트랜지스터(M3)는 공통 소스 구조의 트랜지스터이고, 트랜지스터(M4)는 공통 게이트 구조의 트랜지스터이다.
입력 단자(N1')에 해당하는 트랜지스터(M3)의 게이트로는 커패시터(C2)를 통해 캐스코드 증폭기(710)에 의해 증폭된 신호가 입력된다.
도 3에서, 트랜지스터(M3)의 게이트가 커패시터(C2)를 통해 캐스코드 증폭기(710)의 트랜지스터(M1)의 드레인에 연결되어 있는 것으로 도시하였으나, 트랜지스터(M3)의 게이트는 커패시터(C2)를 통해 캐스코드 증폭기(710)의 출력 단자(N2)에 연결될 수도 있다.
커패시터(C2)는 캐스코드 증폭기(710)에 의해 증폭된 신호에서 직류 전압을 차단하는 차단 소자이다.
트랜지스터(M3)의 소스는 접지단에 연결되어 있으며 트랜지스터(M3)의 드레인은 트랜지스터(M4)의 소스에 연결되어 있다. 트랜지스터(M4)의 게이트로는 바이어스 전압(Vb1)이 인가되며, 트랜지스터(M4)의 드레인은 캐스코드 증폭기(740)의 출력 단자(N2')에 해당한다.
두 트랜지스터(M2, M4)의 출력 임피던스는 매우 크기 때문에 두 트랜지스터(M2, M4)의 출력 임피던스가 달라도 캐스코드 증폭기(710, 740)의 성능에는 큰 차이가 없다.
이때, 첫 번째 단의 캐스코드 증폭기(710)의 출력 단자(N2)가 부극성의 출력 단자(OUT-)가 되고, 두 번째 캐스코드 증폭기(740)의 출력 단자(N2')가 정극성의 출력 단자(OUT+)가 된다.
입력 단자(IN)를 통해 입력된 단일 위상 신호(VRF)는 첫 번째 단의 캐스코드 증폭기(710)의 트랜지스터(M1)의 게이트로 입력된다. 트랜지스터(M1)는 입력되는 단일 위상 신호(VRF)를 반전 증폭하여 드레인으로 출력하고, 바이어스 전압(Vb1)에 의해 턴온되는 트랜지스터(M2)는 반전 증폭된 단일 위상 신호(VRF')를 드레인을 통해 부극성의 출력 단자(OUT-)로 출력한다.
또한, 트랜지스터(M1)에 의해 반전 증폭된 단일 위상 신호(VRF')는 커패시터(C2)를 통해 두 번째 단의 캐스코드 증폭기(740)의 트랜지스터(M3)의 게이트로 입력된다. 트랜지스터(M3)는 트랜지스터(M1)에 의해 반전 증폭된 신호를 반전 증폭하여 드레인으로 출력하고, 바이어스 전압(Vb1)에 의해 턴온되는 트랜지스터(M4)는 반전 증폭된 단일 위상 신호(VRF')를 드레인을 통해 정극성의 출력 단자(OUT+)로 출력한다.
결과적으로, 부극성의 출력 단자(OUT-)로 출력되는 부극성의 출력 신호(Vo-)는 입력 단자(IN)를 통해 입력된 단일 위상 신호(VRF)와 180도의 위상 차이를 가지며, 정극성의 출력 단자(OUT+)로 출력되는 정극성의 출력 신호(Vo+)는 입력 단자(IN)를 통해 입력된 단일 위상 신호(VRF)와 360도의 위상 차이를 가진다. 즉, 2단으로 구성된 캐스코드 증폭기(710, 740)에 의해 단일 위상 신호(VRF)가 차동 위상 신호(Vo+, Vo-)로 변환될 수가 있다.
능동 소자인 트랜지스터(M1-M4)들은 기생 커패시터로 인해 위상 지연 특성을 가진다. 따라서, 부극성의 출력 단자(OUT-)로 출력되는 부극성의 출력 신호(Vo-)는 단일 위상 신호(VRF)와 180도의 위상 차이를 가지나 a 만큼의 위상 지연이 발생한다. 또한, 두 번째 단의 캐스코드 증폭기(740)는 첫 번째 단의 캐스코드 증폭기(710)에 의해 증폭된 신호를 입력받아 동작하므로, 정 극성의 출력 단자(OUT+)로 출력되는 정극성의 출력 신호(Vo+)는 360도의 위상 차이를 가지나 b 만큼의 위상 지연이 발생한다. 여기서, b는 a+β일 수 있다.
즉, 2단으로 구성된 캐스코드 증폭기(710, 740)에 의해서는 (180+β)만큼의 위상 지연이 포함된 불완전한 차동 위상 신호(Vo+, Vo-)가 출력된다. 위상 지연이 포함된 신호는 완전한 차동 위상 신호에 공통 모드 신호가 더해진 것으로 볼 수 있다.
그러나, 이러한 불완전한 차동 위상 신호(Vo+, Vo-)는 중간 탭 인덕터(720)의 상호 전자기 유도 현상 즉, 흐름이 반대인 차동 위상 전류에 의한 자속의 양은 증가하도록 하고 흐름이 같은 공통 모드 전류에 의한 자속의 양은 줄어들도록 하면서 위상 지연에 의한 공통 모드 신호가 효과적으로 제거됨으로써, 불완전한 차동 위상 신호(Vo+, Vo-)가 중간 탭 인덕터(720)에 의해 완전한 차동 위상 신호 (Vo+, Vo-)로 변환된다.
중간 탭 인덕터(720)의 두 인덕터(Lc1, Lc2)는 각각 캐스코드 증폭기(710, 740)의 부하로 작용하며, 2단으로 구성된 캐스코드 증폭기(710, 740)에 의해 (180+β)만큼의 위상 차이가 나는 부정확한 차동 위상 신호를 공통 모드 신호의 제거를 통해 180도의 위상 차이를 가지는 정확한 차동 위상 신호(Vo+, Vo-)로 조정된다.
또한, 2단으로 구성된 캐스코드 증폭기(710, 740)로 차동 위상 신호(Vo+, Vo-)를 구현하는 경우, 일반적으로 캐스코드 증폭기(710, 740)의 부하로 캐스코드 증폭기(710, 740)의 출력 단자(N2, N2)와 전원(Vdd) 사이에 연결되는 인덕터를 사용한다. 즉, 2단으로 구성된 캐스코드 증폭기(710, 740)로 차동 위상 신호(Vo+, Vo-)를 구현하는 경우에는 일반적으로 2개의 인덕터를 필요로 하지만, 본 발명의 제2 실시 예에서는 2개의 인덕터 대신에 하나의 중간 탭 인덕터(720)를 사용함으로써, 칩 사이즈를 작게 유지할 수가 있다.
또한, 본 발명의 제2 실시 예에 따르면, 추가의 발룬 회로의 구현을 위한 능동 소자를 필요로 하지 않기 때문에 전력 소모를 줄일 수 있고 잡음 지수를 높이지 않는 장점이 있다.
또한, 중간 탭 인덕터(720)는 파운드리(foundry)에서 제공하는 소자이기 때문에 별도로 모델링하는데 소요되는 시간 및 비용이 없고, 구조가 간단하여 설계 난이도가 낮아지고 칩 개발에 유용하게 응용될 수가 있다.
도 4는 본 발명의 제3 실시 예에 따른 신호 변환 장치를 나타낸 도면이다.
도 4를 참고하면, 신호 변환 장치(700b)는 첫 번째 단의 캐스코드 증폭기(710)의 출력 단자(N2)와 노드(N3) 사이에 연결되어 있는 바랙터(varactor, Va1)와 두 번째 단의 캐스코드 증폭기(740)의 출력 단자(N2')와 노드(N3) 사이에 연결되어 있는 바랙터(Va2)를 더 포함한다는 점을 제외하면 제2 실시 예에 따른 신호 변환 장치(720a)와 동일하다.
노드(N3)로는 제어 전압(VCTRL)이 인가된다.
바랙터(Va1, Va2)는 제어 전압(VCTRL)의 변화에 따라 커패시턴스가 변화는 소자이다.
중간 탭 인덕터(720)의 두 인덕터(Lc1, Lc2)는 부하로 작용하면서 바랙터(Va1, Va2)의 커패시턴스의 변화로 인해 공진 주파수가 변하게 된다. 이로 인해, 신호 변환 장치(700c)는 다양한 주파수 대역에서 동작할 수가 있다.
도 5 및 6은 각각 본 발명의 제1 및 제2 실시 예에 따른 신호 변환 장치에서 제공하는 이득, 임피던스 정합 및 잡음 특성을 나타낸 그래프도이다.
도 5에서, 신호 변환 장치(700)가 제공하는 이득 특성(Gv_plus, GvMminus)을 보면, 양 출력 단자(OUT+, OUT-)의 크기가 비슷하지만 대칭성이 완벽하지 않고 약간의 차이가 있음을 알 수 있다.
반면, 도 6에서, 신호 변환 장치(700a)가 제공하는 이득 특성(Gv_plus, GvMminus)을 보면, 완벽한 대칭성으로 인해 같은 크기와 특성을 지닌 이득을 제공하는 것을 알 수 있다.
또한, 도 5 및 도 6을 보면, 본 발명의 제1 및 제2 실시 예에 따른 신호 변환 장치(700, 700a)에 의해 입력 임피던스 정합(S11) 및 잡음 특성(NF)이 저하되는 부분이 없음을 알 수 있다.
도 7은 본 발명의 제1 및 제2 실시 예에 따른 신호 변환 장치에서 제공하는 위상 차이를 나타낸 그래프도이다.
도 7을 참고하면, 4.2GHz 주파수 대역에서, 신호 변환 장치(700)의 두 출력 단자(OUT+, OUT-)로 출력되는 출력 신호(Vo+, Vo-)의 위상 차이는 180도에 가까운 178도이고, 신호 변환 장치(700a)의 두 출력 단자(OUT+, OUT-)로 출력되는 출력 신호(Vo+, Vo-)의 위상 차이는 180도임을 알 수가 있다.
즉, 신호 변환 장치(700a)는 단일 위상 신호(VRF)를 완벽한 차동 위상 신호(Vo+, Vo-)로 변환하는 것을 알 수 있다. 또한, 신호 변환 장치(700a)는 능동 소자의 사용으로 인해 외부 환경 변화에도 둔감하여 항상 완벽한 차동 위상 신호(Vo+, Vo-)를 제공할 수가 있다.
도 8은 본 발명의 제3 실시 예에 따른 신호 변환 장치의 이득 특성 및 위상 차이를 나타낸 도면이다.
도 8을 참고하면, 신호 변환 장치(700b)는 바랙터(Va1, Va2)로 인해 여러 주파수 대역에서 동작할 수가 있다.
일 예로서, 3.85GHz(Low), 4.25GHz(Middle) 및 4.7GHz(High) 주파수 대역에서 신호 변환 장치(700c)는 각각 179.7, 180, 180.2의 위상 차이를 가지는 차동 위상 신호(Vo+, Vo-)를 출력하는 것을 알 수 있다. 또한, 두 출력 단자(OUT+, OUT-)의 이득 특성이 동일한 것을 알 수 있다.
도 9는 본 발명의 제1 내지 제3 실시 예에 따른 신호 변환 장치로부터 출력되는 차동 위상 신호를 나타낸 도면이다.
도 9에서는 본 발명의 제1 내지 제3 실시 예에 따른 신호 변환 장치(700, 700a, 700b)로부터 출력되는 차동 위상 신호(Vo+, Vo-)를 시간 축에서 전압으로 도시하였다.
도 9를 참고하면, 본 발명의 제1 내지 제3 실시 예에 따른 신호 변환 장치(700, 700a, 700b)에 따르면, 작은 크기의 단일 위상 신호(VRF)가 증폭되어 이득이 같고 정확히 상보적인 차동 위상 신호(Vo+, Vo-)로 변환되는 것을 알 수가 있다.
본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (16)

  1. 입력 단자,
    상기 입력 단자를 통해 입력되는 단일 위상 신호를 증폭하는 제1 캐스코드 증폭기,
    탭을 통해 일단이 서로 연결되어 교류 접지되어 있는 제1 및 제2 인덕터를 포함하며, 상기 제1 및 제2 인덕터에 의해 상기 제1 캐스코드 증폭기에 의해 증폭된 단일 위상 신호를 차동 위상 신호로 변환하는 제1 중간 탭 인덕터,
    상기 제1 인덕터의 타단에 연결되며, 상기 차동 위상 신호 중 부극성의 신호를 출력하는 제1 출력 단자,
    상기 제2 인덕터의 타단에 연결되며, 상기 차동 위상 신호 중 정극성의 신호를 출력하는 제2 출력 단자,
    상기 제1 출력 단자와 제어 전압을 공급하는 제1 노드 사이에 연결되어 있는 제1 바랙터, 그리고
    상기 제2 출력 단자와 상기 제1 노드 사이에 연결되어 있는 제2 바랙터
    를 포함하는 신호 변환 장치.
  2. 제1항에 있어서,
    상기 제1 캐스코드 증폭기는,
    상기 입력 단자에 연결되어 있는 게이트 단자, 상기 입력 단자를 통해 입력되는 단일 위상 신호를 증폭하여 출력하는 드레인 단자 및 접지단에 연결되어 있는 소스 단자를 포함하는 제1 트랜지스터, 그리고
    상기 제1 트랜지스터의 드레인 단자에 연결되어 있는 소스 단자, 제1 전압을 인가 받는 게이트 단자, 그리고 증폭한 단일 위상 신호를 상기 제1 출력 단자로 출력하는 드레인 단자를 포함하는 제2 트랜지스터
    를 포함하는 신호 변환 장치.
  3. 제2항에 있어서,
    상기 제1 캐스코드 증폭기에 의해 증폭된 단일 위상 신호를 입력 받아 증폭하는 제2 캐스코드 증폭기
    를 더 포함하며,
    상기 제2 캐스코드 증폭기는,
    상기 제1 캐스코드 증폭기에 의해 증폭된 단일 위상 신호를 입력 받는 게이트 단자, 상기 단일 위상 신호를 증폭하여 출력하는 드레인 단자 및 접지단에 연결되어 있는 소스 단자를 포함하는 제3 트랜지스터, 그리고
    상기 제3 트랜지스터의 드레인 단자에 연결되어 있는 소스 단자, 상기 제1 전압을 인가 받는 게이트 단자, 그리고 증폭한 단일 위상 신호를 상기 제2 출력 단자로 출력하는 드레인 단자를 포함하는 제4 트랜지스터
    를 포함하는 신호 변환 장치.
  4. 삭제
  5. 제3항에 있어서,
    상기 제1 트랜지스터의 드레인 단자와 상기 제3 트랜지스터의 게이트 단자 사이에 연결되어 있으며, 상기 제1 캐스코드 증폭기에 의해 증폭된 단일 위상 신호에서 직류 전압을 분리시키는 차단 커패시터
    를 더 포함하는 신호 변환 장치.
  6. 제2항에 있어서,
    상기 제1 트랜지스터의 입력 임피던스를 정합시키는 임피던스 정합 수단
    을 더 포함하는 신호 변환 장치.
  7. 제6항에 있어서,
    상기 임피던스 정합 수단은,
    상기 제1 트랜지스터의 게이트 단자와 상기 제1 트랜지스터의 드레인 단자 사이에 연결되어 있는 제1 커패시터
    를 포함하는 신호 변환 장치.
  8. 제7항에 있어서,
    상기 임피던스 정합 수단은,
    상기 제1 트랜지스터의 게이트 단자와 상기 입력 단자 사이에 연결되어 있는 제3 인덕터를 더 포함하는 신호 변환 장치.
  9. 제1항에 있어서,
    상기 제1 및 제2 인덕터는 상기 탭을 기준으로 대칭적인 신호 변환 장치.
  10. 무선 통신 시스템의 수신 장치에 있어서,
    안테나를 통해 입력되는 단일 위상 신호를 증폭하고 차동 위상 신호로 변환하는 신호 변환 장치
    를 포함하며,
    상기 신호 변환 장치는,
    상기 차동 위상 신호 중 부극성의 신호를 출력하는 제1 출력 단자,
    상기 차동 위상 신호 중 정극성의 신호를 출력하는 제2 출력 단자,
    입력되는 신호를 증폭하여 상기 차동 위상 신호의 부극성 신호를 생성하는 제1 캐스코드 증폭기,
    입력되는 신호를 증폭하여 상기 차동 위상 신호 중 정극성의 신호를 생성하는 제2 캐스코드 증폭기,
    상기 제1 및 제2 캐스코드 증폭기에 의해 생성된 차동 위상 신호에서 상기 제1 및 제2 캐스코드 증폭기의 위상 지연에 의한 공통 모드 신호를 제거하는 제1 중간 탭 인덕터,
    상기 제1 출력 단자와 제어 전압을 공급하는 노드 사이에 연결되어 있는 제1 바랙터, 그리고
    상기 제2 출력 단자와 상기 노드 사이에 연결되어 있는 제2 바랙터를 포함하는 수신 장치.
  11. 제10항에 있어서,
    상기 제1 중간 탭 인덕터는,
    일단이 각각 제1 및 제2 출력 단자에 연결되어 있고, 타단이 탭을 통해 서로 연결되어 있는 제1 및 제2 인덕터를 포함하며,
    상기 제1 및 제2 인덕터는 상기 탭을 기준으로 대칭적인 구조를 가지는 수신 장치.
  12. 삭제
  13. 제11항에 있어서,
    상기 제1 및 제2 인덕터는 각각 상기 제1 및 제2 캐스코드 증폭기의 부하로 작용하는 수신 장치.
  14. 제10항에 있어서,
    상기 제2 캐스코드 증폭기는 상기 제1 캐스코드 증폭기의 상기 부극성 신호를 입력 받는 수신 장치.
  15. 제10항에 있어서,
    상기 제1 캐스코드 증폭기의 입력 임피던스를 정합시키는 임피던스 정합 수단
    을 더 포함하는 수신 장치.
  16. 제15항에 있어서,
    상기 임피던스 정합 수단은,
    상기 입력 임피던스의 허수 성분을 제거하는 인덕터, 그리고
    상기 입력 임피던스의 실수 값을 상기 안테나의 임피던스의 실수 값에 대응하는 값으로 변환시키는 커패시터를 포함하는 수신 장치.
KR1020100097932A 2010-10-07 2010-10-07 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치 KR101135190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100097932A KR101135190B1 (ko) 2010-10-07 2010-10-07 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097932A KR101135190B1 (ko) 2010-10-07 2010-10-07 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치

Publications (1)

Publication Number Publication Date
KR101135190B1 true KR101135190B1 (ko) 2012-04-16

Family

ID=46143524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097932A KR101135190B1 (ko) 2010-10-07 2010-10-07 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치

Country Status (1)

Country Link
KR (1) KR101135190B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690431B1 (ko) * 2015-09-09 2016-12-27 숭실대학교산학협력단 능동형 발룬이 구비된 증폭기
KR101694075B1 (ko) * 2015-11-11 2017-01-06 이화여자대학교 산학협력단 차동 전달 임피던스 증폭기
KR101727610B1 (ko) * 2016-04-19 2017-05-02 한국과학기술원 무선 주파수용 전력 증폭기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052226A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 차동 증폭기형 광대역 능동 발룬

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052226A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 차동 증폭기형 광대역 능동 발룬

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690431B1 (ko) * 2015-09-09 2016-12-27 숭실대학교산학협력단 능동형 발룬이 구비된 증폭기
KR101694075B1 (ko) * 2015-11-11 2017-01-06 이화여자대학교 산학협력단 차동 전달 임피던스 증폭기
WO2017082575A1 (ko) * 2015-11-11 2017-05-18 이화여자대학교 산학협력단 차동 전달 임피던스 증폭기
KR101727610B1 (ko) * 2016-04-19 2017-05-02 한국과학기술원 무선 주파수용 전력 증폭기

Similar Documents

Publication Publication Date Title
US20230361723A1 (en) Low noise amplifier circuit
US10305533B2 (en) Semiconductor device
JP6386312B2 (ja) 半導体装置
US6057714A (en) Double balance differential active ring mixer with current shared active input balun
US9124246B2 (en) Baseband processing circuitry
EP2685630B1 (en) A two stage single-ended input, differential output current reuse low noise amplifier
US11290064B2 (en) Amplifier
Hu et al. A 27–46-GHz low-noise amplifier with dual-resonant input matching and a transformer-based broadband output network
US10263574B2 (en) Radio frequency receiver
US7603091B2 (en) Hybrid balun apparatus and receiver comprising the same
US9608574B2 (en) Port isolation in shared transformers
Lee et al. CMOS channel-selection LNA with a feedforward N-path filter and calibrated blocker cancellation path for FEM-less cellular transceivers
KR101135190B1 (ko) 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치
US7834703B2 (en) Amplifier with single-ended input and differential output
US20090103652A1 (en) Sampling receiver
KR20090081450A (ko) 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기
US8190117B2 (en) Mixer circuit and radio communication device using the same
KR101204470B1 (ko) 무선통신 시스템에서 이중 대역을 지원하는 신호 변환 장치 및 수신 장치
Rad et al. A 2-ghz reconfigurable transmitter using a class-d pa and a multi-tapped transformer
Kim et al. A Sub-GHz/2.4 GHz Highly Selective Reconfigurable RF Front-End Employing an $ N $-Path Complementary Balun-LNA and Linearized RF-to-BB Current-Reuse Mixer
US8688063B2 (en) Signal converting apparatus and receiving apparatus for supporting concurrent dual bands in wireless communication system
KR100689614B1 (ko) 초광대역 무선 통신 시스템의 수신 장치 및 이를 이용한신호 변환 방법
Kalra Realization of LNA and Mixer Using CMOS 0.18 μm Technology for 3.1 to 10.6 GHz
KR101135191B1 (ko) 무선통신 시스템에서 이중 대역을 지원하는 신호 변환 장치 및 수신 장치
JPH104336A (ja) 同調回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee