JP6470213B2

JP6470213B2 - 可変利得増幅器

Info

Publication number: JP6470213B2
Application number: JP2016051992A
Authority: JP
Inventors: 慎介中野; 正史野河; 秀之野坂
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2016-03-16
Filing date: 2016-03-16
Publication date: 2019-02-13
Anticipated expiration: 2036-03-16
Also published as: JP2017169015A

Description

本発明は、光通信システムの受信器で利用される増幅器の中で、入力信号強度の異なるシステムでの使用に対応するための可変利得増幅器に関するものである。特に利得を変化させた際に生じる増幅器の利得−周波数の曲線の形状変動を小さく抑える技術に関する。

従来、増幅器の出力抵抗として定抵抗と可変抵抗を並列接続した回路を用いることで、可変利得増幅器を実現する回路例が報告されている（非特許文献１参照）。非特許文献１で報告されている可変利得増幅器は、出力抵抗として電源端子と接続される定抵抗と差動出力端子間に接続される可変抵抗とを用いることによって構成されている。

図９は単相化した従来の可変利得増幅器の構成例を示す回路図である。ここでは、説明を簡単にするため、ソース接地したトランジスタを有する構成を用いて説明する。可変利得増幅器は、ゲートが可変利得増幅器の入力端子に接続され、ドレインが可変利得増幅器の出力端子に接続され、ソースが負側電源電圧Ｖ_SSに接続されたトランジスタＭ１と、可変利得増幅器の出力端子と正側電源電圧Ｖ_DD間に接続された抵抗Ｒ₁および可変抵抗Ｒ_vで構成されている。

図９の回路の入力端子に入力電圧信号Ｖ_inが与えられると、出力端子に現れる出力電圧信号Ｖ_outは、次式で表すことができる。

ここで、ｇ_m1はトランジスタＭ１の相互コンダクタンス、ｒ_o1はトランジスタＭ１のドレイン抵抗であり、//は並列接続時の抵抗値を意味する。式（１）より、可変抵抗Ｒ_vの値が変化すると、増幅器の利得Ｖ_out／Ｖ_inが変化するため、可変利得機能が実現できることが分かる。
図９の回路中に用いられている可変抵抗Ｒ_vは、実際の電子回路では例えば図１０に示されるように、ゲイン制御電圧Ｖ_GAINがゲートに入力されたトランジスタＭ２で実現できる。

図１０の例では、ゲイン制御電圧Ｖ_GAINの電位が下がるほどトランジスタＭ２のソース−ドレイン間抵抗が小さくなる（Ｖ_GAINを下げるにつれて、オフ動作→飽和動作→線形動作と変化し、数十ｋΩ超〜数Ω程度の範囲で抵抗値が可変可能である）ことを利用し、可変抵抗を実現している。

N.A.Quadir et al.，"An Inductorless linear optical receiver for 20Gbaud/s (40Gb/s) PAM-4 modulation using 28nm CMOS"，ISCAS 2014

図１１は図１０に示した従来の可変利得増幅器を差動化した回路構成を示す図である。この可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子に接続され、ドレインが可変利得増幅器の逆相出力端子に接続されたトランジスタＭ３と、ゲートが可変利得増幅器の逆相入力端子に接続され、ドレインが可変利得増幅器の正相出力端子に接続されたトランジスタＭ４と、可変利得増幅器の逆相出力端子と正側電源電圧Ｖ_DD間に接続される抵抗Ｒ₁および可変抵抗であるトランジスタＭ５と、可変利得増幅器の正相出力端子と正側電源電圧Ｖ_DD間に接続される抵抗Ｒ₂および可変抵抗であるトランジスタＭ６と、トランジスタＭ３，Ｍ４のソースと負側電源電圧Ｖ_SS間に接続された電流源Ｉとから構成される。図１１におけるＶ_inpは正相入力電圧信号、Ｖ_innは逆相入力電圧信号、Ｖ_outpは正相出力電圧信号、Ｖ_outnは逆相出力電圧信号、Ａ１は次段増幅器である。

ここでは、可変利得増幅器の出力端子（Ｖ_outn，Ｖ_outp）に次段増幅器Ａ１の入力容量Ｃ₁，Ｃ₂を想定した容量負荷を設けている。出力端子（Ｖ_outn，Ｖ_outp）に接続される容量負荷について次段増幅器Ａ１の入力容量Ｃ₁，Ｃ₂が支配的である場合を想定すると、例えば出力端子（Ｖ_outn）に見えるインピーダンスＺ_outn（ω）は、次式で表される。

式（２）におけるｒ_o3，ｒ_o5はそれぞれトランジスタＭ３，Ｍ５のドレイン抵抗である。可変利得増幅器では、利得変化時に周波数依存性を維持したまま、利得のみが変化することが望ましい。言い換えると、利得−周波数特性が、利得軸方向に平行移動するように変化することが望ましい。しかしながら、従来の可変利得増幅器では、出力端子の時定数が式（２）よりＣ₁Ｒで決定され、この時定数の値がトランジスタＭ５のドレイン抵抗ｒ_o5が小さくなるほど小さくなるため、利得変化時に利得−周波数特性の形状が変化し、−３ｄＢ帯域（最大利得よりも３ｄＢ利得が低くなるところまでの周波数範囲）が大きく変化してしまうという課題があった。

図１２は６５ｎｍＣＭＯＳプロセスパラメタを用いて図１１の回路において、ゲイン制御電圧Ｖ_GAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧Ｖ_DDを１．５Ｖ、負側電源電圧Ｖ_SSを０Ｖ、抵抗Ｒ₁，Ｒ₂の値を７０Ω、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷ_pを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷ_nを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ₁，Ｃ₂を２０ｆＦとしている。

図１２におけるＧ₀₈はＶ_GAIN＝０．８Ｖのときの利得−周波数特性、Ｇ₁₀はＶ_GAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ₀₈’はＶ_GAIN＝０．８Ｖのときの利得−周波数特性を、直流利得（周波数０）がＶ_GAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
図１２より、直流利得が低下するほど（ゲイン制御電圧Ｖ_GAINが小さくなるほど）、利得−周波数の曲線の傾きが緩やかになり、−３ｄＢ帯域が大きくなっていることが確認される。

また、Ｖ_GAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ₁₀と、Ｖ_GAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ₀₈を平行移動させて直流利得をＶ_GAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ₀₈’とを比較すると、曲線Ｇ₀₈’に対し、曲線Ｇ₁₀の形状が維持されているのは周波数範囲が１０ＧＨｚ以下と非常に狭く、広い周波数範囲において２つの曲線Ｇ₀₈’，Ｇ₁₀に乖離が見られ、周波数２０ＧＨｚにおいては０．５ｄＢ程度の乖離が見られる。

本発明は、上記課題を解決するためになされたもので、利得変化時の−３ｄＢ帯域の変化を抑えることができる可変利得増幅器を提供することを目的とする。

本発明の可変利得増幅器は、入力電圧信号が入力され、出力が可変利得増幅器の出力端子に接続された増幅用のトランジスタと、電源電圧と前記出力端子との間に接続された可変抵抗と、前記電源電圧と前記出力端子との間に接続された、抵抗と第１のインダクタからなる直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の出力端子と、前記直列回路の前記出力端子側の端子および前記可変抵抗の前記出力端子側の端子との間に、第２のインダクタを備えることを特徴とするものである。

また、本発明の可変利得増幅器は、正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、電源電圧と前記逆相出力端子との間に接続された第１の可変抵抗と、前記電源電圧と前記正相出力端子との間に接続された第２の可変抵抗と、前記電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを備え、可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とするものである。

また、本発明の可変利得増幅器は、正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタを備え、可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とするものである。

本発明によれば、増幅用のトランジスタを備えた単相入力−単相出力型の可変利得増幅器において、電源電圧と可変利得増幅器の出力端子との間に、抵抗と第１のインダクタからなる直列回路を設けることにより、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御することができ、利得変化時の−３ｄＢ帯域の変化を抑えることができる。

また、本発明では、単相入力−単相出力型の可変利得増幅器において、可変利得増幅器の出力端子と、直列回路の前記出力端子側の端子および可変抵抗の前記出力端子側の端子との間に、第２のインダクタを設けることにより、エンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現することができる。

また、本発明では、増幅用の第１、第２のトランジスタを備えた差動入力−差動出力型の可変利得増幅器において、電源電圧と可変利得増幅器の逆相出力端子との間に、第１の抵抗と第１のインダクタからなる第１の直列回路を設け、電源電圧と可変利得増幅器の正相出力端子との間に、第２の抵抗と第２のインダクタからなる第２の直列回路を設けることにより、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御することができ、利得変化時の−３ｄＢ帯域の変化を抑えることができる。

また、本発明では、差動入力−差動出力型の可変利得増幅器において、可変利得増幅器の逆相出力端子と、第１の直列回路の前記逆相出力端子側の端子および第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを設け、可変利得増幅器の正相出力端子と、第２の直列回路の前記正相出力端子側の端子および第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを設けることにより、エンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現することができる。

また、本発明では、差動入力−差動出力型の可変利得増幅器において、第１、第２の可変抵抗を設ける代わりに、可変利得増幅器の逆相出力端子と正相出力端子との間に可変抵抗を設けることにより、可変抵抗の値が変化しても、逆相出力端子および正相出力端子の直流動作点が変化することのない可変利得増幅器を実現することができる。

本発明の第１の実施の形態に係る可変利得増幅器の構成を示す回路図である。本発明の第２の実施の形態に係る可変利得増幅器の構成を示す回路図である。本発明の第２の実施の形態に係る可変利得増幅器の利得−周波数特性を示す図である。本発明の第３の実施の形態に係る可変利得増幅器の構成を示す回路図である。本発明の第４の実施の形態に係る可変利得増幅器の構成を示す回路図である。本発明の第４の実施の形態に係る可変利得増幅器の利得−周波数特性を示す図である。本発明の第５の実施の形態に係る可変利得増幅器の構成を示す回路図である。本発明の第６の実施の形態に係る可変利得増幅器の構成を示す回路図である。従来の可変利得増幅器の構成例を示す回路図である。図９の可変利得増幅器の実際の構成例を示す回路図である。図１０の可変利得増幅器を差動化した構成例を示す回路図である。図１１の可変利得増幅器の利得−周波数特性を示す図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る可変利得増幅器の構成を示す回路図である。本実施の形態の可変利得増幅器は、図１に示すように、ゲートが可変利得増幅器の入力端子（Ｖ_in）に接続され、ドレインが可変利得増幅器の出力端子（Ｖ_out）に接続され、ソースが負側電源電圧Ｖ_SSに接続されたＮ型ＭＯＳトランジスタＭ１と、一端が正側電源電圧Ｖ_DDに接続され、他端が出力端子（Ｖ_out）に接続された可変抵抗Ｒ_vと、正側電源電圧Ｖ_DDと出力端子（Ｖ_out）間に直列に挿入された抵抗Ｒ₁とインダクタＬ₁とから構成される。

図１におけるＡ２は可変利得増幅器の出力端子（Ｖ_out）に接続された次段増幅器、Ｃ₁は次段増幅器Ａ２の入力容量である。なお、図１０で説明したとおり、可変抵抗Ｒ_vは、ゲートにゲイン制御電圧Ｖ_GAINが入力されるＰ型ＭＯＳトランジスタによって実現可能である。

図１では、可変利得増幅器の出力端子（Ｖ_out）に次段増幅器Ａ２の入力容量Ｃ₁を想定した容量負荷を設けている。一般的な増幅器では、増幅段のトランジスタ（図１の例ではＭ１）を飽和領域（バイポーラトランジスタの場合は線形領域）で動作させるため、そのトランジスタのドレイン抵抗は非常に大きい値となり、抵抗Ｒ₁に比べて充分大きい場合が多い。よって以後は説明を簡単にするため、可変利得増幅器の出力端子（Ｖ_out）から見えるインピーダンスとして増幅段トランジスタＭ１のドレイン抵抗は無視して考える。

可変抵抗Ｒ_vの値がＲ₁＋ｊωＬ₁に比べて充分に大きい場合、可変利得増幅器の出力端子（Ｖ_out）から見えるインピーダンスとしては、容量Ｃ₁、および抵抗Ｒ₁とインダクタＬ₁との直列回路が支配的となり、Ｌ₁によるインダクタピーキング効果による帯域延伸効果が得られる。一方で、可変抵抗Ｒ_vの値がＲ₁＋ｊωＬ₁に比べて充分に小さい場合には、可変利得増幅器の出力端子（Ｖ_out）から見えるインピーダンスは、容量Ｃ₁および抵抗Ｒ_vが支配的となり、インダクタＬ₁による帯域延伸効果は得られない。

すなわち、インダクタＬ₁は可変利得増幅器の利得が大きいほど、より大きな帯域延伸効果を可変利得増幅器に与えることができ、従来課題であった低利得ほど利得−周波数の曲線の傾きが緩やかになるという現象を解消し、利得−周波数の曲線の形状を維持したままの利得変化が可能な可変利得増幅器を実現することができる。

なお、可変抵抗Ｒ_vの値を変化させた際に、可変利得増幅器の出力端子（Ｖ_out）の時定数が変化することに起因する利得−周波数の曲線の傾き変動（可変抵抗Ｒ_Vの値が大きくなると傾きが急になる）と、インダクタピーキングによる帯域延伸効果の増減に起因する利得−周波数の曲線の傾き変動（可変抵抗Ｒ_Vの値が大きくなると傾きが緩やかになる）が相殺されるような値のＬ₁を用いた際に、利得−周波数の曲線の形状変動を最も抑制した利得変化が可能となる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図１に示した可変利得増幅器を差動化した回路構成を示す図である。本実施の形態の可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子（Ｖ_inp）に接続され、ドレインが可変利得増幅器の逆相出力端子（Ｖ_outn）に接続されたＮ型ＭＯＳトランジスタＭ３と、ゲートが可変利得増幅器の逆相入力端子（Ｖ_inn）に接続され、ドレインが可変利得増幅器の正相出力端子（Ｖ_outp）に接続されたＮ型ＭＯＳトランジスタＭ４と、ゲートにゲイン制御電圧Ｖ_GAINが入力され、ソースが正側電源端子Ｖ_DDに接続され、ドレインが逆相出力端子（Ｖ_outn）に接続されたＰ型ＭＯＳトランジスタＭ５と、ゲートにゲイン制御電圧Ｖ_GAINが入力され、ソースが正側電源端子Ｖ_DDに接続され、ドレインが正相出力端子（Ｖ_outp）に接続されたＰ型ＭＯＳトランジスタＭ６と、正側電源電圧Ｖ_DDと逆相出力端子（Ｖ_outn）間に直列に挿入された抵抗Ｒ₁とインダクタＬ₁と、正側電源電圧Ｖ_DDと正相出力端子（Ｖ_outp）間に直列に挿入された抵抗Ｒ₂とインダクタＬ₂と、トランジスタＭ３，Ｍ４のソースと負側電源電圧Ｖ_SS間に接続された電流源Ｉとから構成される。

本実施の形態では、ゲートにゲイン制御電圧Ｖ_GAINが入力されるトランジスタＭ５，Ｍ６によって可変抵抗を実現している。
図１１と同様に、Ｖ_inpは正相入力電圧信号、Ｖ_innは逆相入力電圧信号、Ｖ_outpは正相出力電圧信号、Ｖ_outnは逆相出力電圧信号、Ａ１は次段増幅器である。

図３は６５ｎｍＣＭＯＳプロセスパラメタを用いて図２の回路において、ゲイン制御電圧Ｖ_GAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧Ｖ_DDを１．５Ｖ、負側電源電圧Ｖ_SSを０Ｖ、抵抗Ｒ₁，Ｒ₂の値を７０Ω、インダクタＬ₁，Ｌ₂の値を２５０ｐＨ、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷ_pを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷ_nを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ₁，Ｃ₂を２０ｆＦとしている。

図１２と同様に、Ｇ₀₈はＶ_GAIN＝０．８Ｖのときの利得−周波数特性、Ｇ₁₀はＶ_GAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ₀₈’はＶ_GAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶ_GAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
図１２と図３を比較すると、本実施の形態の構成を用いることで広い周波数範囲において利得−周波数の曲線の形状を維持した状態で利得を制御できていることが確認できる。

また、Ｖ_GAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ₁₀と、Ｖ_GAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ₀₈を平行移動させて直流利得をＶ_GAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ₀₈’とを比較すると、０〜３０ＧＨｚ程度までの広い周波数帯において曲線Ｇ₀₈’に対して曲線Ｇ₁₀の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。

図１２に示した従来の可変利得増幅器のシミュレーション結果では、Ｖ_GAIN＝０．８Ｖのときの−３ｄＢ帯域４６．０ＧＨｚに対して、Ｖ_GAIN＝１．０Ｖのときの−３ｄＢ帯域が３４．６ＧＨｚとなり、３２．９％変化していた。これに対して、本実施の形態のシミュレーション結果では、Ｖ_GAIN＝０．８Ｖのときの−３ｄＢ帯域７５．７ＧＨｚに対して、Ｖ_GAIN＝１．０Ｖのときの−３ｄＢ帯域が６２．８ＧＨｚとなり、帯域の変化率が２０．５％まで低減され、理想的な利得変化に近付いていることが分かる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図４は本発明の第３の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。図１に示した第１の実施形態との構成の差分は、可変利得増幅器の出力端子（Ｖ_out）と、抵抗Ｒ₁とインダクタＬ₁からなる直列回路の出力端子（Ｖ_out）側の端子および可変抵抗Ｒ_vの出力端子（Ｖ_out）側の端子との間に、インダクタＬ₃を更に備えている点である。

第１の実施の形態では、可変抵抗Ｒ_vが充分に小さくなった場合には、インダクタピーキングによる帯域延伸効果がほぼ無くなる回路構成であったため、利得−周波数特性がほぼ平坦、かつ利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現する回路構成であった。
これに対して、本実施の形態では、インダクタＬ₃を設けることで、高周波帯を強調するエンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現する。

図４では、可変抵抗Ｒ_vの値がＲ₁＋ｊωＬ₁に比べて充分に小さい場合には、インダクタＬ₃による帯域延伸効果が得られ、可変抵抗Ｒ_vの値がＲ₁＋ｊωＬ₁に比べて充分に大きい場合には、インダクタＬ₁およびＬ₃による帯域延伸効果が得られる。つまり、インダクタＬ₃による帯域延伸効果は可変抵抗Ｒ_vの値に寄らず常に得られるため、可変抵抗Ｒ_vが充分に小さい場合の可変利得増幅器の利得−周波数特性に高周波帯を強調するエンファシス特性を与えることが可能となる。

また、第１の実施の形態と同様に、可変抵抗Ｒ_vの値を変化させた際に出力端子（Ｖ_out）の時定数が変化することに起因する利得−周波数の曲線の傾き変動（可変抵抗Ｒ_Vの値が大きくなると傾きが急になる）と、インダクタピーキングによる帯域延伸効果の増減に起因する利得−周波数の曲線の傾き変動（可変抵抗Ｒ_Vの値が大きくなると傾きが緩やかになる）が相殺されるような値のインダクタＬ₁を用いることで、利得−周波数の曲線の形状変動を最も抑制した可変利得増幅器を実現することができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図５は本発明の第４の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図４に示した可変利得増幅器を差動化した回路構成を示す図である。図２に示した第２の実施形態との構成の差分は、可変利得増幅器の逆相出力端子（Ｖ_outn）と、抵抗Ｒ₁とインダクタＬ₁からなる直列回路の逆相出力端子（Ｖ_outn）側の端子およびＰ型ＭＯＳトランジスタＭ５のドレイン（第１の可変抵抗の逆相出力端子（Ｖ_outn）側の端子）との間に、インダクタＬ₃を備え、可変利得増幅器の正相出力端子（Ｖ_outp）と、抵抗Ｒ₂とインダクタＬ₂からなる直列回路の正相出力端子（Ｖ_outp）側の端子およびＰ型ＭＯＳトランジスタＭ６のドレイン（第２の可変抵抗の正相出力端子（Ｖ_outp）側の端子）との間に、インダクタＬ₄を備えている点である。

図６は６５ｎｍＣＭＯＳプロセスパラメタを用いて図５の回路において、ゲイン制御電圧Ｖ_GAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧Ｖ_DDを１．５Ｖ、負側電源電圧Ｖ_SSを０Ｖ、抵抗Ｒ₁，Ｒ₂の値を７０Ω、インダクタＬ₁，Ｌ₂の値を４００ｐＨ、インダクタＬ₃，Ｌ₄の値を１００ｐＨ、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷ_pを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷ_nを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ₁，Ｃ₂を２０ｆＦとしている。

図１２と同様に、Ｇ₀₈はＶ_GAIN＝０．８Ｖのときの利得−周波数特性、Ｇ₁₀はＶ_GAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ₀₈’はＶ_GAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶ_GAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。

図１２と図６を比較すると、本実施の形態の可変利得増幅器を用いることによって、エンファシス特性を備えつつ、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御できていることが分かる。本実施の形態におけるエンファシス量は、Ｖ_GAIN＝１．０Ｖのときで２．８ｄＢ、Ｖ_GAIN＝０．８Ｖのときで２．９ｄＢであった。

また、Ｖ_GAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ₁₀と、Ｖ_GAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ₀₈を平行移動させて直流利得をＶ_GAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ₀₈’とを比較すると、０〜２５ＧＨｚ程度までの広い周波数帯において曲線Ｇ₀₈’に対して曲線Ｇ₁₀の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。

［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図７は本発明の第５の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図２と同一の構成には同一の符号を付してある。図２に示した第２の実施形態との構成の差分は、差動回路の差動対トランジスタＭ３，Ｍ４の出力抵抗の一部として可変抵抗（トランジスタＭ５，Ｍ６）を設ける代わりに、可変抵抗Ｒ_vaを差動回路の差動抵抗として設けている点である。すなわち、可変抵抗Ｒ_vaは、可変利得増幅器の逆相出力端子（Ｖ_outn）と正相出力端子（Ｖ_outp）間に設けられる。

第１〜第４の実施の形態の構成では、可変抵抗に直流電流が流れる接続形態であったため、可変抵抗の抵抗値が変化することでＩＲドロップによる電圧降下量が変化し、結果として出力端子（Ｖ_out，Ｖ_outn，Ｖ_outp）の直流動作点が変化するという課題があった。
これに対して、本実施の形態では、可変抵抗Ｒ_vaに直流電流が流れないため、可変抵抗Ｒ_vaの抵抗値が変化しても、逆相出力端子（Ｖ_outn）および正相出力端子（Ｖ_outp）の直流動作点が変化することは無い。

一方で、可変抵抗Ｒ_vaは逆相出力端子（Ｖ_outn）および正相出力端子（Ｖ_outp）から見て差動抵抗として見えるため、可変抵抗Ｒ_vaの抵抗値を変化させることで交流的には増幅器の出力抵抗の値が変化し、これまでの実施の形態と同様に可変利得機能を実現することができる。

他の実施の形態と同様に、可変抵抗Ｒ_vaは、例えばゲートにゲイン制御電圧Ｖ_GAINが入力され、ソースが逆相出力端子（Ｖ_outn）に接続され、ドレインが正相出力端子（Ｖ_outp）に接続されたＰ型ＭＯＳトランジスタによって実現することができる。

［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図８は本発明の第６の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図２、図７と同一の構成には同一の符号を付してある。図７に示した第５の実施形態との構成の差分は、可変利得増幅器の逆相出力端子（Ｖ_outn）と、抵抗Ｒ₁とインダクタＬ₁からなる直列回路の逆相出力端子（Ｖ_outn）側の端子との間に、インダクタＬ₃を備え、可変利得増幅器の正相出力端子（Ｖ_outp）と、抵抗Ｒ₂とインダクタＬ₂からなる直列回路の正相出力端子（Ｖ_outp）側の端子との間に、インダクタＬ₄を備えている点である。
このような構成により、本実施の形態では、第４の実施の形態で説明した効果を得ると共に、第５の実施の形態で説明した効果を得ることができる。

なお、第１〜第６の実施の形態では、Ｐ型ＭＯＳトランジスタを用いて可変抵抗を実現する構成例を示したが、Ｎ型ＭＯＳトランジスタ、Ｐ型またはＮ型ＭＯＳトランジスタと定抵抗の直列接続など、抵抗値が可変できる回路であれば、Ｐ型ＭＯＳトランジスタに限るものではない。

また、第１〜第６の実施の形態では、増幅用のトランジスタ（Ｍ１，Ｍ３，Ｍ４）および可変抵抗用のトランジスタ（Ｍ５，Ｍ６）としてＭＯＳトランジスタを用いた構成を示したが、これに限るものではなく、バイポーラトランジスタを用いてもよい。

また、第１〜第６の実施の形態では、増幅用のトランジスタについて全てソース端子を接地した構成を示したが、これに限るものではなく、抵抗を介して接地する、あるいは抵抗と容量の並列回路を介して接地する構成も考え得る。

本発明は、可変利得増幅器に適用することができる。

Ｍ１，Ｍ３〜Ｍ６…トランジスタ、Ｒ₁，Ｒ₂…抵抗、Ｒ_v，Ｒ_va…可変抵抗、Ｌ₁〜Ｌ₄…インダクタ、Ｉ…電流源。

Claims

入力電圧信号が入力され、出力が可変利得増幅器の出力端子に接続された増幅用のトランジスタと、
電源電圧と前記出力端子との間に接続された可変抵抗と、
前記電源電圧と前記出力端子との間に接続された、抵抗と第１のインダクタからなる直列回路とを備えることを特徴とする可変利得増幅器。
請求項１記載の可変利得増幅器において、
さらに、可変利得増幅器の出力端子と、前記直列回路の前記出力端子側の端子および前記可変抵抗の前記出力端子側の端子との間に、第２のインダクタを備えることを特徴とする可変利得増幅器。
正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
電源電圧と前記逆相出力端子との間に接続された第１の可変抵抗と、
前記電源電圧と前記正相出力端子との間に接続された第２の可変抵抗と、
前記電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とする可変利得増幅器。
請求項３記載の可変利得増幅器において、
さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを備え、
可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とする可変利得増幅器。
正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、
電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とする可変利得増幅器。
請求項５記載の可変利得増幅器において、
さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタを備え、
可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とする可変利得増幅器。