JPS59132214A - 利得可変回路 - Google Patents
利得可変回路Info
- Publication number
- JPS59132214A JPS59132214A JP698283A JP698283A JPS59132214A JP S59132214 A JPS59132214 A JP S59132214A JP 698283 A JP698283 A JP 698283A JP 698283 A JP698283 A JP 698283A JP S59132214 A JPS59132214 A JP S59132214A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- mos
- variable
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、音声信号や映像信号などのアナログ信号入力
に対する利得を直流電圧罠より制御する利得可変回路に
係り、特にＭＯＳ−ＩＣ （絶縁ダート形集積回路）に
内蔵される利得可変回路に関する。
に対する利得を直流電圧罠より制御する利得可変回路に
係り、特にＭＯＳ−ＩＣ （絶縁ダート形集積回路）に
内蔵される利得可変回路に関する。
従来の利得可変回路には、たとえば第１図に示すように
反転増幅器を用いたものとか、第２図に示すように抵抗
減衰器を用いたものがある。
反転増幅器を用いたものとか、第２図に示すように抵抗
減衰器を用いたものがある。
第１図において、アナログ信号入力端１はＭＯＳトラン
ジスタ２のソース・ドレイン間を介してＭＯＳ形演算演
算増幅器３転入力端（−）に接続されている。この増幅
器３の非反転入力端（＋）には直流電源４から基準電子
が印加され、上記増幅器３の出力端はアナログ信号出力
端子５に接続されると共に、帰還抵抗６を介して反転入
力端（−）に接続されている。また、前記トランジスタ
２のダートには可変電源７から直流制御電圧が印加され
る。上記反転増幅器における電圧利得Ｇは Ｇ＝ユ ２ ここで、Ｒ２はＭＯＳ ｝ランジスタ２のチャンネル抵
抗、Ｒ６は帰還抵抗６の値である。したがって、直流制
御電圧により上記Ｒ２を制御することによって電圧利得
Ｇが変化する。
ジスタ２のソース・ドレイン間を介してＭＯＳ形演算演
算増幅器３転入力端（−）に接続されている。この増幅
器３の非反転入力端（＋）には直流電源４から基準電子
が印加され、上記増幅器３の出力端はアナログ信号出力
端子５に接続されると共に、帰還抵抗６を介して反転入
力端（−）に接続されている。また、前記トランジスタ
２のダートには可変電源７から直流制御電圧が印加され
る。上記反転増幅器における電圧利得Ｇは Ｇ＝ユ ２ ここで、Ｒ２はＭＯＳ ｝ランジスタ２のチャンネル抵
抗、Ｒ６は帰還抵抗６の値である。したがって、直流制
御電圧により上記Ｒ２を制御することによって電圧利得
Ｇが変化する。
一方、第２図においては、信号入力端Ｉと信号出力端５
との間に抵抗８が直列接続され、信号出力端５と接地端
との間にＭＯＳ ｝ランジスタ９が接続され、このトラ
ンジスタ９のダートに可変電源１０から直流制御電圧が
印加されている。仁のような抵抗減衰器においても、直
流制御電圧によりＭＯＳ ｝ランジスタ９のチャンネル
抵抗を制御することによってアナログ信号入力に対する
利得が変化する。
との間に抵抗８が直列接続され、信号出力端５と接地端
との間にＭＯＳ ｝ランジスタ９が接続され、このトラ
ンジスタ９のダートに可変電源１０から直流制御電圧が
印加されている。仁のような抵抗減衰器においても、直
流制御電圧によりＭＯＳ ｝ランジスタ９のチャンネル
抵抗を制御することによってアナログ信号入力に対する
利得が変化する。
〔背景技術の問題点〕 ′
ところで、第１図の回路においては、現時点ではＭＯＳ
形演算演算増幅器３域幅が非常に狭く、映像信号等の広
帯域信号用としては使用不能である。即ち、演算増幅器
をＭＯＳ ｝ランゾスタで構成すると、約１０個程度の
トランジスタを必要とじ、集積回路チップ上で大きな面
積を必要とする。このため、配線等が多く、個々のトラ
ンジスタの利得帯域幅（ＧＢ積）が減少し、周波数特性
の劣化をまねき、非常に限定された帯域の信号しか扱う
ことができないことになる。
形演算演算増幅器３域幅が非常に狭く、映像信号等の広
帯域信号用としては使用不能である。即ち、演算増幅器
をＭＯＳ ｝ランゾスタで構成すると、約１０個程度の
トランジスタを必要とじ、集積回路チップ上で大きな面
積を必要とする。このため、配線等が多く、個々のトラ
ンジスタの利得帯域幅（ＧＢ積）が減少し、周波数特性
の劣化をまねき、非常に限定された帯域の信号しか扱う
ことができないことになる。
また、第２図の回路においては、入出力間のインターフ
ェース回路にバイアス回路等を必要とするので、実際に
ＭＯＳ−ＩＣに組み込むと使用素子数が多くなる。
ェース回路にバイアス回路等を必要とするので、実際に
ＭＯＳ−ＩＣに組み込むと使用素子数が多くなる。
本発明は上記の事情に鑑みてなされたもので、使用素子
数が少なく、利得帯域幅が大きく、映像信号帯域は上の
周波数範囲まで使用可能であり、ＭＯＳ−ＩＣ化に好適
な利得可変回路を提供するものである。
数が少なく、利得帯域幅が大きく、映像信号帯域は上の
周波数範囲まで使用可能であり、ＭＯＳ−ＩＣ化に好適
な利得可変回路を提供するものである。
即ち、本発明の利得可変回路は、第１電源と第２電源と
の間に互いに直列に接続され直流信号忙交流信号が重畳
されたアナログ信号がダートに印加される駆動用ＭＯＳ
｝ランゾスタおよび負荷素子と、上記駆動用ＭＯＳ
｝ランジスタあるいは負荷素子に並列接続され直流制御
電圧に応じて抵抗値が制御される町変抵抗素子とを具備
することを特徴とするものである。
の間に互いに直列に接続され直流信号忙交流信号が重畳
されたアナログ信号がダートに印加される駆動用ＭＯＳ
｝ランゾスタおよび負荷素子と、上記駆動用ＭＯＳ
｝ランジスタあるいは負荷素子に並列接続され直流制御
電圧に応じて抵抗値が制御される町変抵抗素子とを具備
することを特徴とするものである。
したがって、直流制御電圧に応じて町変抵抗素子の抵抗
値が変化し、これによって等制約に駆動用ＭＯＳ ｝ラ
ンジスタの相互コンダクタンスが変化するので利得の制
御が可能になる。そして、使用素子数が非常に少ないの
で、利得帯域幅の劣化要因が少なく、映像信号帯域以上
の周波数範囲まで使用可能になる。
値が変化し、これによって等制約に駆動用ＭＯＳ ｝ラ
ンジスタの相互コンダクタンスが変化するので利得の制
御が可能になる。そして、使用素子数が非常に少ないの
で、利得帯域幅の劣化要因が少なく、映像信号帯域以上
の周波数範囲まで使用可能になる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第３図は利得可変回路の基本構成を示しており、３０は
ＭＯＳ形の駆動用トランジスタ３１と負荷素子３２とか
らなるソースホロワ回路、３３は上記駆動用トランジス
タ３１に並列接続された可変抵抗素子であるＭＯＳ形の
制御用トランジスタ、３４は上記制御用トランジスタ３
３のダートに直流制御室ａＥを印加する可変電源、３５
は電源電圧ＶＤＤが与えられた電源ライン、３６’ハ駆
動用トランジスタ３１のダートに直流信号に交流信号が
重畳されたアナログ信号入力を印加するだめの信号入力
端子、３７は駆動用トランジスタ３１のソースから信号
出力を導出するための信号出力端子、ＶＳＳは低電位側
の電源電圧（本例では接地電位）である。上記構成によ
る利得可変回路は、ソースホロワ回路３０の利得が駆動
用トランジスタ３１の相互コンダクタンス（ｇｍ）でほ
ぼ一義的に決まることを利用して利得制御を行なうこと
が可能となっている。
ＭＯＳ形の駆動用トランジスタ３１と負荷素子３２とか
らなるソースホロワ回路、３３は上記駆動用トランジス
タ３１に並列接続された可変抵抗素子であるＭＯＳ形の
制御用トランジスタ、３４は上記制御用トランジスタ３
３のダートに直流制御室ａＥを印加する可変電源、３５
は電源電圧ＶＤＤが与えられた電源ライン、３６’ハ駆
動用トランジスタ３１のダートに直流信号に交流信号が
重畳されたアナログ信号入力を印加するだめの信号入力
端子、３７は駆動用トランジスタ３１のソースから信号
出力を導出するための信号出力端子、ＶＳＳは低電位側
の電源電圧（本例では接地電位）である。上記構成によ
る利得可変回路は、ソースホロワ回路３０の利得が駆動
用トランジスタ３１の相互コンダクタンス（ｇｍ）でほ
ぼ一義的に決まることを利用して利得制御を行なうこと
が可能となっている。
即ち、直流制御電圧により制御用トランジスタ３３のチ
ャンネル抵抗を制御することによって駆動用トランジス
タ３１の（１，１に等価的に変化させ、利得制御を行な
うものである。
ャンネル抵抗を制御することによって駆動用トランジス
タ３１の（１，１に等価的に変化させ、利得制御を行な
うものである。
第４図は第３図の回路の具体例を示しており、４１．４
２．４３はそれぞれＮチャンネルエンハンスメント形Ｆ
ＥＴ （電界効果トランジスタ）からなる駆動用、制御
用、定電流源用のトランジスタであり、４４は上記定電
流源用トランジスタ４３のダートに直流ノ＋イアスを与
えるバイアス電源であり、その他の部分は第３図中と同
一符号を付している。ここで、駆動用トランジスタ４１
および制御用トランジスタ４２ｔｉ、それぞれのドレイ
ンが電源ライン３５に接続され、それぞれのソースが定
電流源トランジスタ４３のドレインに接続されている。
２．４３はそれぞれＮチャンネルエンハンスメント形Ｆ
ＥＴ （電界効果トランジスタ）からなる駆動用、制御
用、定電流源用のトランジスタであり、４４は上記定電
流源用トランジスタ４３のダートに直流ノ＋イアスを与
えるバイアス電源であり、その他の部分は第３図中と同
一符号を付している。ここで、駆動用トランジスタ４１
および制御用トランジスタ４２ｔｉ、それぞれのドレイ
ンが電源ライン３５に接続され、それぞれのソースが定
電流源トランジスタ４３のドレインに接続されている。
上記第４図の回路において、駆動用トランジスタ４１の
ドレイン・ソース電流ＩＤＩ ト制御用トランジスタ４
２のドレイン・ソースｔ ａ Ｉ Ｄ ２との和が定電
流源トランジスタ４３に流入する。
ドレイン・ソース電流ＩＤＩ ト制御用トランジスタ４
２のドレイン・ソースｔ ａ Ｉ Ｄ ２との和が定電
流源トランジスタ４３に流入する。
可変電源３４からの直流制御電圧の値がＶｓｓＫなると
、制御用トランジスタ４２はカットオフされ、駆動用ト
ランジスタ４１の電流ＩＤＩが定電流源トランジスタ４
３の電流値ＩＤＳと等しくな名。また、前記直流制御電
圧の値がアナログ信号入力（ＶＡ ＋ ｓｉｎｗｔ ）
の直流レベルｖＡに等しくガると、ＩＤＩ ”” ＩＤ
２ ＝’ ＩＤＳとなる。即ち、駆動用トランジスタ４
１のｇｍが可変電源３４によって等価的に変化すること
になり、ソースホロワ回路の利得が変化することになる
。
、制御用トランジスタ４２はカットオフされ、駆動用ト
ランジスタ４１の電流ＩＤＩが定電流源トランジスタ４
３の電流値ＩＤＳと等しくな名。また、前記直流制御電
圧の値がアナログ信号入力（ＶＡ ＋ ｓｉｎｗｔ ）
の直流レベルｖＡに等しくガると、ＩＤＩ ”” ＩＤ
２ ＝’ ＩＤＳとなる。即ち、駆動用トランジスタ４
１のｇｍが可変電源３４によって等価的に変化すること
になり、ソースホロワ回路の利得が変化することになる
。
なお、第３図の回路の具体例は第４図の回路に限られる
ことはなく、Ｐチャンネルトランジスタからなるソース
ホロワ回路に対して制御用トランジスタを接続すること
によって実現できることは明らかである。第５図は、そ
れぞれＰチャンネルエンハンスメント形の駆動用、制御
用、定電流源用のトランジスタ５ Ｚ 、 ５２．５３
を用いた具体例を示している。
ことはなく、Ｐチャンネルトランジスタからなるソース
ホロワ回路に対して制御用トランジスタを接続すること
によって実現できることは明らかである。第５図は、そ
れぞれＰチャンネルエンハンスメント形の駆動用、制御
用、定電流源用のトランジスタ５ Ｚ 、 ５２．５３
を用いた具体例を示している。
また、第３図の回路における負荷素子３２としては、上
記各具体例に限られることはなく、第６図（ａ） Ｋ示
すような抵抗素子６１あるいは第６図（ｂ） Ｋ示すよ
うなデプレッション形ＭＯ８）ランジスタロ２を用いて
もよい。
記各具体例に限られることはなく、第６図（ａ） Ｋ示
すような抵抗素子６１あるいは第６図（ｂ） Ｋ示すよ
うなデプレッション形ＭＯ８）ランジスタロ２を用いて
もよい。
第７図は本発明の第２実施例に係る利得可変回路の基本
構成を示しており、７０はＭＯＳ形の駆動用トランジス
タ７１と負荷素子である負荷用ＭＯ８）ランジスタフ２
とからなるソース接地回路、７３は上記負荷用ＭＯＳト
ランジスタ７２に並列接続された可変抵抗素子、７４は
電源電圧ＶＤＤが与えられた電源ライン、７５は直流信
号に交流信号が重畳されたアナログ信号入力を上記駆動
用トランジスタ７１のダートに印加するための信号入力
端子、７６は駆動用トランジスタ７１のドレインから信
号出力を導出するための信号出力端子、ＶＳＳは低電位
側の電源電圧（本例では接地電圧）であり、前記負荷用
トランジスタ７２はダートに電源ライン７４の電圧ＶＤ
Ｄ （あるいは他の電圧でもよい）が印加されており、
前記可変抵抗素子７３は町変電源７７からの直流制御電
圧によって抵抗値が制御されるものである。
構成を示しており、７０はＭＯＳ形の駆動用トランジス
タ７１と負荷素子である負荷用ＭＯ８）ランジスタフ２
とからなるソース接地回路、７３は上記負荷用ＭＯＳト
ランジスタ７２に並列接続された可変抵抗素子、７４は
電源電圧ＶＤＤが与えられた電源ライン、７５は直流信
号に交流信号が重畳されたアナログ信号入力を上記駆動
用トランジスタ７１のダートに印加するための信号入力
端子、７６は駆動用トランジスタ７１のドレインから信
号出力を導出するための信号出力端子、ＶＳＳは低電位
側の電源電圧（本例では接地電圧）であり、前記負荷用
トランジスタ７２はダートに電源ライン７４の電圧ＶＤ
Ｄ （あるいは他の電圧でもよい）が印加されており、
前記可変抵抗素子７３は町変電源７７からの直流制御電
圧によって抵抗値が制御されるものである。
上記構成による利得可変回路は、ソース接地回路７０の
利得が駆動用トランジスタ７１と負荷用トランジスタ７
２とのｇｒｎ比でほぼ一義的に決まることを利用して利
得制御を行なうことが可能になっている。即ち、直流制
御電圧により可変抵抗素子７７の抵抗値を制御すること
によって負荷用トランジスタ７２の’ｍを等何曲に変化
させ、利得制御を行なうものである。
利得が駆動用トランジスタ７１と負荷用トランジスタ７
２とのｇｒｎ比でほぼ一義的に決まることを利用して利
得制御を行なうことが可能になっている。即ち、直流制
御電圧により可変抵抗素子７７の抵抗値を制御すること
によって負荷用トランジスタ７２の’ｍを等何曲に変化
させ、利得制御を行なうものである。
第８図は第７図の回路の具体例を示しており、８１．８
２．８３はそれぞれＮチャンネルエンハンスメント形Ｆ
ＥＴからなる駆動用、負荷用。
２．８３はそれぞれＮチャンネルエンハンスメント形Ｆ
ＥＴからなる駆動用、負荷用。
可変抵抗用のトランジスタであり、その他の部分は第７
図中と同一符号を付している。ここで、駆動用トランジ
スタ８１は、ソースが接地され、ドレインが負荷用トラ
ンジスタ８２および可変抵抗用トランうクスタ８３の各
ソースに接続されている。
図中と同一符号を付している。ここで、駆動用トランジ
スタ８１は、ソースが接地され、ドレインが負荷用トラ
ンジスタ８２および可変抵抗用トランうクスタ８３の各
ソースに接続されている。
なお、第７図の回路の具体例は第８図の回路に限られる
ことはなく、第９図に示すようにそれぞれＰチャンネル
エンノ為ンスメント形の駆動用、負荷用、可変抵抗用の
トランジスタ９１゜９２．９３を用いてもよい。
ことはなく、第９図に示すようにそれぞれＰチャンネル
エンノ為ンスメント形の駆動用、負荷用、可変抵抗用の
トランジスタ９１゜９２．９３を用いてもよい。
また、第７図の回路における可変抵抗素子７３としては
、上記各具体例に限られることはなく、第１０図（ａ）
あるいは（ｂ）に示すようにＮチャンネルデプレッショ
ン形トランジスタ１０１あるいはＰチャンネルデプレッ
ション形トランジスタ１０２のダートに可変電源７７を
接続してもよい。
、上記各具体例に限られることはなく、第１０図（ａ）
あるいは（ｂ）に示すようにＮチャンネルデプレッショ
ン形トランジスタ１０１あるいはＰチャンネルデプレッ
ション形トランジスタ１０２のダートに可変電源７７を
接続してもよい。
ところで、上述したような利得可変回路だけ単独でＭＯ
Ｓ ）ランジスタ回路からなるアナログ回路網（増幅、
検波等のアナログ処理を行なう回路網）に使用されるこ
とは実際には殆んどなく、上記利得可変回路と他の増幅
回路とが縦続接続される場合が多い。この場合は、一般
に直流結合で互いの回路を接続しているため、温度変化
および製造パラメータ等が変動要因となり、最適の動作
点よりずれる（回路網の利得が高いほどずれが大きい）
ことが多く、線形回路では信号の歪みが増加するなどの
問題−が生じる。また、ＭＯ８回路では大きな動作範囲
を得ることが難しい。また、第３図の回路においては、
利得を変化させると動作点が若干ずれる。そこで、第３
図の回路１ＭＯ８形のアナログ回路網に使用する場合に
は、第１１図に示すようにフィードバックループを形成
することにより、上記の問題を解決するととが可能にな
る。即ち、１１０は利得可変回路であって、第４図に示
した回路のバイアス電源４４の代わりに差電圧検出回路
、たとえば差動増幅器１１１から直流制御電圧が与えら
れる。１１２は上記利得可変回路１１０の信号出力端３
７に縦続接続される増幅回路であって、その出力信号は
アナログ回路網システムで必要とするレベルに合わされ
てシステム出力端１１３に導出される。１１４は上記シ
ステム出力端１１３の出力信号の直流成分（システムの
動作点）を検出する検出回路（たとえば積分回路）であ
って、その検出出力は前記差動増幅器１１１の比較入力
となる。そして、希望するシステム出力電圧（システム
動作点の最適値）と略等しい値の基準電圧が基準電圧源
（直流電源）１１５から上記差動増幅器１１１へ基準入
力として与えられている。
Ｓ ）ランジスタ回路からなるアナログ回路網（増幅、
検波等のアナログ処理を行なう回路網）に使用されるこ
とは実際には殆んどなく、上記利得可変回路と他の増幅
回路とが縦続接続される場合が多い。この場合は、一般
に直流結合で互いの回路を接続しているため、温度変化
および製造パラメータ等が変動要因となり、最適の動作
点よりずれる（回路網の利得が高いほどずれが大きい）
ことが多く、線形回路では信号の歪みが増加するなどの
問題−が生じる。また、ＭＯ８回路では大きな動作範囲
を得ることが難しい。また、第３図の回路においては、
利得を変化させると動作点が若干ずれる。そこで、第３
図の回路１ＭＯ８形のアナログ回路網に使用する場合に
は、第１１図に示すようにフィードバックループを形成
することにより、上記の問題を解決するととが可能にな
る。即ち、１１０は利得可変回路であって、第４図に示
した回路のバイアス電源４４の代わりに差電圧検出回路
、たとえば差動増幅器１１１から直流制御電圧が与えら
れる。１１２は上記利得可変回路１１０の信号出力端３
７に縦続接続される増幅回路であって、その出力信号は
アナログ回路網システムで必要とするレベルに合わされ
てシステム出力端１１３に導出される。１１４は上記シ
ステム出力端１１３の出力信号の直流成分（システムの
動作点）を検出する検出回路（たとえば積分回路）であ
って、その検出出力は前記差動増幅器１１１の比較入力
となる。そして、希望するシステム出力電圧（システム
動作点の最適値）と略等しい値の基準電圧が基準電圧源
（直流電源）１１５から上記差動増幅器１１１へ基準入
力として与えられている。
したがって、利得可変回路１１０で利得を変化させるこ
とにより、駆動用トランジスタ４１および制御用トラン
ジスタ４２のソース電位が変化し、システム出力端１１
３の直流電圧が変化したとし、ても、フィード・々ツク
ループにより利得可変回路１１０の電源用トランジスタ
４３の電流が制御されることによって、動作点の変動が
抑えられ、システム系が安定する。また、このような利
得制御による直流動作点の変動だけでなく、温度変化お
よびプロセス・ぐラメータ等に起因する変動分もフィー
ドバックループにより打ち消されるようになる。
とにより、駆動用トランジスタ４１および制御用トラン
ジスタ４２のソース電位が変化し、システム出力端１１
３の直流電圧が変化したとし、ても、フィード・々ツク
ループにより利得可変回路１１０の電源用トランジスタ
４３の電流が制御されることによって、動作点の変動が
抑えられ、システム系が安定する。また、このような利
得制御による直流動作点の変動だけでなく、温度変化お
よびプロセス・ぐラメータ等に起因する変動分もフィー
ドバックループにより打ち消されるようになる。
上述したように本発明の利得可変回路によれば、非常に
少ない数の素子を用い、直流電圧の制御だけで自由にア
ナログ信号入力に対する利得を変化させることができる
。また、使用素子数が少なく、配線も少なくて周波数特
性の劣化が少なく、映像信号帯域以上の広帯域の信号に
対しても利得制御が可能になる。、また、上記利得可変
回路をアナログ回路網に使用してフィードバックループ
を形成することにより、利得制御を行なっても回路網出
力の動作電圧が一定になり、回路網システム系の動作点
の動きを最少とすることができ、非常に線形性の良い安
定なシステムを実施することができる。
少ない数の素子を用い、直流電圧の制御だけで自由にア
ナログ信号入力に対する利得を変化させることができる
。また、使用素子数が少なく、配線も少なくて周波数特
性の劣化が少なく、映像信号帯域以上の広帯域の信号に
対しても利得制御が可能になる。、また、上記利得可変
回路をアナログ回路網に使用してフィードバックループ
を形成することにより、利得制御を行なっても回路網出
力の動作電圧が一定になり、回路網システム系の動作点
の動きを最少とすることができ、非常に線形性の良い安
定なシステムを実施することができる。
第１図および第２図はそれぞれ従来の利得可変（ロ）路
を示す回路図、第３図は本発明の利得可変回路の一実施
例の基本構成を示す回路図、第４図および第５図はそれ
ぞれ第３図の回路の具体例を示す回路図、第６図（ａ）
および第６図（ｂ）はそれぞれ第３図の回路における負
荷素子の変形例を示す回路図、第７図は本発明に係る他
の実施例の基本構成を示す回路図、第８図および第９図
はそれぞれ第７図の回路の具体例を示す月略図、第１０
図（−）および第１０図伽）／ｆｉそれぞれ第８図およ
び第９図の回路における可変抵抗素子の変形例を示す回
路図、第１１図は第４図の回路の応用例に係る利得制御
増幅システムをＬす構成説明図である。 ３０−・・ソース接地回路、３１．４１．５１゜７１．
８１．９１・・・駆動用ＭＯ８）ランジスタ、３２．６
１．６２・・・負荷素子、３３ 、４２ 、５２・・・
ｆｆｆｌＪ御用ＭＯ８）ランノスタ、３４．７１・・・
可変電源、４３．５３・・・定電流源用トランジスタ、
７０・・・ソース接地回路、７２，１３２．９２・・・
負荷用ＭＯ８）ランソスタ、７３・・・可変抵抗素子、
８３．９３．ＩＯＺ、ＩＯＺ・・・可変抵抗用ＭＯＳト
ランジスタ、Ｉｌｌ・・・差動増幅器、１１２・・・増
幅回路、ＺＺ（・・・検出回路、ＶＤＤ 、 ’Ｉｓｓ
’・・電源電圧。 出願人代理人 弁理士 鈴 江 武 彦第５図 第
６図
を示す回路図、第３図は本発明の利得可変回路の一実施
例の基本構成を示す回路図、第４図および第５図はそれ
ぞれ第３図の回路の具体例を示す回路図、第６図（ａ）
および第６図（ｂ）はそれぞれ第３図の回路における負
荷素子の変形例を示す回路図、第７図は本発明に係る他
の実施例の基本構成を示す回路図、第８図および第９図
はそれぞれ第７図の回路の具体例を示す月略図、第１０
図（−）および第１０図伽）／ｆｉそれぞれ第８図およ
び第９図の回路における可変抵抗素子の変形例を示す回
路図、第１１図は第４図の回路の応用例に係る利得制御
増幅システムをＬす構成説明図である。 ３０−・・ソース接地回路、３１．４１．５１゜７１．
８１．９１・・・駆動用ＭＯ８）ランジスタ、３２．６
１．６２・・・負荷素子、３３ 、４２ 、５２・・・
ｆｆｆｌＪ御用ＭＯ８）ランノスタ、３４．７１・・・
可変電源、４３．５３・・・定電流源用トランジスタ、
７０・・・ソース接地回路、７２，１３２．９２・・・
負荷用ＭＯ８）ランソスタ、７３・・・可変抵抗素子、
８３．９３．ＩＯＺ、ＩＯＺ・・・可変抵抗用ＭＯＳト
ランジスタ、Ｉｌｌ・・・差動増幅器、１１２・・・増
幅回路、ＺＺ（・・・検出回路、ＶＤＤ 、 ’Ｉｓｓ
’・・電源電圧。 出願人代理人 弁理士 鈴 江 武 彦第５図 第
６図
Claims (6)
- （１）第１電源と第２電源との間に互いに直列に接続さ
れ直流信号に交流信号が重畳されたアナログ信号がダー
トに印加される駆動用ＭＯ８）ランジスタおよび負荷素
子と、上記駆動用ＭＯＳトランジスタあるいは負荷素子
に並列接続され直流制御電圧に応じて抵抗値が制御され
る可変抵抗素子とを具備し、前記駆動用トランジスタと
負荷素子との接続点から出力信号を導出することを特徴
とする利得可変回路。 - （２）前記駆動用ＭＯ８）ランジスタおよび負荷素子は
ソースホロワ回路を形成し、上記可変抵抗素子は上記駆
動用ＭＯ８）ランソスタに並列接続されダートに直流制
御電圧が印加される制御用ＭＯ８）ランジスタであるこ
とを特徴とする特許 - （３） 前記負荷素子は抵抗素子あるいは定電流源用
ＭＯＳ ｝ランジスタであることを特徴とする前記特許
請求の範囲第２項記載の利得可変回路。 - （４）前記駆動用ＭＯＳ ｝ランジスタおよび負荷素子
はソース接地回路を形成し、上記負荷素子に並列に前記
可変抵抗素子が接続されてなることを特徴とする前記特
許請求の範囲第１項記載の利得可変回路。 - （５）前記負荷素子はダートに所定ｔＥＥが与えられた
負荷用ＭＯＳ ｝ンンジスタであり、前記可変抵抗素子
はダートに直流制御電圧が印加された可変抵抗用ＭＯＳ
｝ランジスタであるζとを特徴とする前記特許請求の
範囲第４項記載の利得可変回路。 - （６）前記ソースホロワ回路の負荷素子は電流源用ＭＯ
Ｓ トランジスタであり、このソースホロワ回路の後段
にアナログ信号処理回路を接続し、このアナログ信号処
理回路の出力信号の直流成分を検出回路により検出し、
この検出出方と所定の基準電圧との差電圧を検出し、と
の差電圧により前記ソースホロワ回路の電流源用ＭＯＳ
｝ランジスタのｒ−）に印加することによって、前記
アナログ信号処理回路の出力信号の直流成分を安定化す
るフィードバラクルージ全形成してなることを特徴とす
る特許 ２項記載の利得可変回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP698283A JPS59132214A (ja) | 1983-01-19 | 1983-01-19 | 利得可変回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP698283A JPS59132214A (ja) | 1983-01-19 | 1983-01-19 | 利得可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132214A true JPS59132214A (ja) | 1984-07-30 |
Family
ID=11653382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP698283A Pending JPS59132214A (ja) | 1983-01-19 | 1983-01-19 | 利得可変回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290808A (ja) * | 1985-06-19 | 1986-12-20 | Tokyo Keiki Co Ltd | 電流制御回路 |
| JP2010093762A (ja) * | 2008-10-10 | 2010-04-22 | Canon Inc | Ｐｌｌ回路 |
| JP2017169015A (ja) * | 2016-03-16 | 2017-09-21 | 日本電信電話株式会社 | 可変利得増幅器 |
-
1983
- 1983-01-19 JP JP698283A patent/JPS59132214A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290808A (ja) * | 1985-06-19 | 1986-12-20 | Tokyo Keiki Co Ltd | 電流制御回路 |
| JPH0573084B2 (ja) * | 1985-06-19 | 1993-10-13 | Tokimec Inc | |
| JP2010093762A (ja) * | 2008-10-10 | 2010-04-22 | Canon Inc | Ｐｌｌ回路 |
| JP2017169015A (ja) * | 2016-03-16 | 2017-09-21 | 日本電信電話株式会社 | 可変利得増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1794882B1 (en) | Programmable low noise amplifier and method | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| JP3486072B2 (ja) | 可変利得増幅器 | |
| US7612614B2 (en) | Device and method for biasing a transistor amplifier | |
| US3946327A (en) | Amplifier employing complementary field-effect transistors | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| WO2005119908A1 (en) | High pass filter using insulated gate field effect transistors | |
| EP1435693B1 (en) | Amplification circuit | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| JPS59132214A (ja) | 利得可変回路 | |
| JP3442613B2 (ja) | 可変利得増幅器 | |
| US7417483B2 (en) | Wide-band wide-swing CMOS gain enhancement technique and method therefor | |
| US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
| JPH06204762A (ja) | 演算増幅器及びその駆動方法 | |
| US6774726B2 (en) | Amplifier with a MOS output stage | |
| JP2560134B2 (ja) | 利得調整可能な差動増幅器 | |
| JP3043546B2 (ja) | 差動増幅半導体集積回路 | |
| JP3443382B2 (ja) | 増幅回路 | |
| JPH11205048A (ja) | 半導体回路 | |
| JPH07142942A (ja) | 差動増幅器 | |
| JPH05299950A (ja) | 差動増幅器 | |
| JP2003188655A (ja) | 増幅回路 | |
| JPH0551206B2 (ja) | ||
| JPS59226508A (ja) | 増幅装置 |