JPH05299950A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH05299950A JPH05299950A JP9797592A JP9797592A JPH05299950A JP H05299950 A JPH05299950 A JP H05299950A JP 9797592 A JP9797592 A JP 9797592A JP 9797592 A JP9797592 A JP 9797592A JP H05299950 A JPH05299950 A JP H05299950A
- Authority
- JP
- Japan
- Prior art keywords
- source
- pair
- diodes
- constant
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力バイアスが常に安定して可変のリミット
機能を発揮する差動増幅器を提供する。 【構成】 ゲートに入力信号が印加され、ドレインに負
荷抵抗が接続された、差動対を構成するための一対の電
界効果トランジスタと、アノードが上記差動対を構成す
るための一対の電界効果トランジスタのソースに接続さ
れ、カソードが共通接続された一対のダイオードと、ド
レインが上記ダイオードのカソードに接続され、ソース
が定電流源に接続され、ゲートに電圧制御信号が印加さ
れる電界効果トランジスタと、ゲートに一定電圧が印加
され、ドレインが上記差動対を構成する一対の電界効果
トランジスタのソースに夫々接続され、ソースが共に上
記定電流源に接続された一対の電界効果トランジスタと
を有する構成とした。
機能を発揮する差動増幅器を提供する。 【構成】 ゲートに入力信号が印加され、ドレインに負
荷抵抗が接続された、差動対を構成するための一対の電
界効果トランジスタと、アノードが上記差動対を構成す
るための一対の電界効果トランジスタのソースに接続さ
れ、カソードが共通接続された一対のダイオードと、ド
レインが上記ダイオードのカソードに接続され、ソース
が定電流源に接続され、ゲートに電圧制御信号が印加さ
れる電界効果トランジスタと、ゲートに一定電圧が印加
され、ドレインが上記差動対を構成する一対の電界効果
トランジスタのソースに夫々接続され、ソースが共に上
記定電流源に接続された一対の電界効果トランジスタと
を有する構成とした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に適用する
と好適な差動増幅器に関し、特に、過大な入力信号に対
してリミット機能を有する差動増幅器に関する。
と好適な差動増幅器に関し、特に、過大な入力信号に対
してリミット機能を有する差動増幅器に関する。
【０００２】
【従来の技術】差動増幅器は、コモンモード雑音の抑圧
特性に優れ、例えば各種センサで検出された微小信号
や、長距離の伝送路を介して伝送されることによって減
衰された信号を、信号処理可能な振幅レベルまで増幅す
る等の装置に好適である。
特性に優れ、例えば各種センサで検出された微小信号
や、長距離の伝送路を介して伝送されることによって減
衰された信号を、信号処理可能な振幅レベルまで増幅す
る等の装置に好適である。
【０００３】しかしながら、上記適用例を含めて一般的
には、入力信号の最大振幅は不明であるので、過大振幅
の入力信号を増幅して次段側の各種回路へ出力すると、
次段側の回路に更に過大な信号が印加されるために、所
定の特性が得られなくなったり、故障等の問題を招く。
には、入力信号の最大振幅は不明であるので、過大振幅
の入力信号を増幅して次段側の各種回路へ出力すると、
次段側の回路に更に過大な信号が印加されるために、所
定の特性が得られなくなったり、故障等の問題を招く。
【０００４】そこで、従来は、差動増幅器の電圧利得を
制御することによって過大振幅の出力信号の発生を抑制
（リミット）する手段が講じられていた。
制御することによって過大振幅の出力信号の発生を抑制
（リミット）する手段が講じられていた。
【０００５】かかる従来の手段の典型例を図２に基いて
述べると、入力信号ＶI1，ＶI2が供給される差動対を構
成する電界効果トランジスタ（以下、ＦＥＴという）Ｑ
1 ，Ｑ2 と、これらのＦＥＴ Ｑ1 ，Ｑ2 の共通ソース
接点と低電圧電源ＶSSの間に接続される電流設定回路Ｉ
C と、これらのＦＥＴ Ｑ1 ，Ｑ2 の各ドレイン接点と
電源ＶDDに接続される負荷抵抗Ｒ1 ，Ｒ2 を有し、電流
設定回路ＩC の設定電流値を制御信号ＳC によって任意
に制御することにより、差動増幅器の利得を調整し、こ
の利得調整によって出力信号Ｖo1及びＶo2の振幅を抑制
するようになっていた。このようなリミッタ機能付きの
差動増幅器は、電流設定回路ＩC の設定電流値を調整す
るだけで、任意の振幅抑制を実現することができるの
で、簡便な手段であった。
述べると、入力信号ＶI1，ＶI2が供給される差動対を構
成する電界効果トランジスタ（以下、ＦＥＴという）Ｑ
1 ，Ｑ2 と、これらのＦＥＴ Ｑ1 ，Ｑ2 の共通ソース
接点と低電圧電源ＶSSの間に接続される電流設定回路Ｉ
C と、これらのＦＥＴ Ｑ1 ，Ｑ2 の各ドレイン接点と
電源ＶDDに接続される負荷抵抗Ｒ1 ，Ｒ2 を有し、電流
設定回路ＩC の設定電流値を制御信号ＳC によって任意
に制御することにより、差動増幅器の利得を調整し、こ
の利得調整によって出力信号Ｖo1及びＶo2の振幅を抑制
するようになっていた。このようなリミッタ機能付きの
差動増幅器は、電流設定回路ＩC の設定電流値を調整す
るだけで、任意の振幅抑制を実現することができるの
で、簡便な手段であった。
【０００６】
【発明が解決しようとする課題】しかしながら、この様
な差動増幅器にあっては、上記電流設定回路ＩC の設定
電流によって、差動対（ＦＥＴ Ｑ1 ，Ｑ2 ）の直流バ
イアスが設定されるので、かかる設定電流を変化させる
と、出力接点Ｘ1 ，Ｘ2 の出力バイアス点が変動してし
まうという問題があった。特に、半導体装置に適用する
場合には、コンデンサを形成することが困難となるので
結合コンデンサを介して出力信号Ｖo1，Ｖo2を次段回路
へ出力する回路構成とすることができず、したがって、
直結型の回路構成にする必要があるが、従来例の差動増
幅器は上記出力バイアスの変動を伴うので、半導体装置
への適用には不適当であった。特に、ＧａＡｓＭＥＳＦ
ＥＴを適用することでビデオ信号等を高速処理するため
の増幅器を実現する場合、動作電源電圧範囲が狭いの
で、このようなバイアスレベルの変動が問題であった。
な差動増幅器にあっては、上記電流設定回路ＩC の設定
電流によって、差動対（ＦＥＴ Ｑ1 ，Ｑ2 ）の直流バ
イアスが設定されるので、かかる設定電流を変化させる
と、出力接点Ｘ1 ，Ｘ2 の出力バイアス点が変動してし
まうという問題があった。特に、半導体装置に適用する
場合には、コンデンサを形成することが困難となるので
結合コンデンサを介して出力信号Ｖo1，Ｖo2を次段回路
へ出力する回路構成とすることができず、したがって、
直結型の回路構成にする必要があるが、従来例の差動増
幅器は上記出力バイアスの変動を伴うので、半導体装置
への適用には不適当であった。特に、ＧａＡｓＭＥＳＦ
ＥＴを適用することでビデオ信号等を高速処理するため
の増幅器を実現する場合、動作電源電圧範囲が狭いの
で、このようなバイアスレベルの変動が問題であった。
【０００７】本発明はこのような問題点に鑑みて成され
たものであり、出力バイアスが常に安定して可変のリミ
ット機能を発揮する差動増幅器を提供することを目的と
する。
たものであり、出力バイアスが常に安定して可変のリミ
ット機能を発揮する差動増幅器を提供することを目的と
する。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ゲートに入力信号が印加され、ドレ
インに負荷抵抗が接続された、差動対を構成するための
一対の電界効果トランジスタと、アノードが上記差動対
を構成するための一対の電界効果トランジスタのソース
に接続され、カソードが共通接続された一対のダイオー
ドと、ドレインが上記ダイオードのカソードに接続さ
れ、ソースが定電流源に接続され、ゲートに電圧制御信
号が印加される電界効果トランジスタと、ゲートに一定
電圧が印加され、ドレインが上記差動対を構成する一対
の電界効果トランジスタのソースに夫々接続され、ソー
スが共に上記定電流源に接続された一対の電界効果トラ
ンジスタとを有する構成とした。
るために本発明は、ゲートに入力信号が印加され、ドレ
インに負荷抵抗が接続された、差動対を構成するための
一対の電界効果トランジスタと、アノードが上記差動対
を構成するための一対の電界効果トランジスタのソース
に接続され、カソードが共通接続された一対のダイオー
ドと、ドレインが上記ダイオードのカソードに接続さ
れ、ソースが定電流源に接続され、ゲートに電圧制御信
号が印加される電界効果トランジスタと、ゲートに一定
電圧が印加され、ドレインが上記差動対を構成する一対
の電界効果トランジスタのソースに夫々接続され、ソー
スが共に上記定電流源に接続された一対の電界効果トラ
ンジスタとを有する構成とした。
【０００９】
【作用】かかる構成の差動増幅器によれば、定電流源に
接続される電界効果トランジスタを流れる全電流値は、
該定電流源に設定される一定電流と等しくなり、ダイオ
ードによって電流が流れる方向が常に一定に決められる
ので、差動対を構成する電界効果トランジスタに流れる
直流のバイアス電流は常に一定値となり、出力のバイア
ス変動が解消される。
接続される電界効果トランジスタを流れる全電流値は、
該定電流源に設定される一定電流と等しくなり、ダイオ
ードによって電流が流れる方向が常に一定に決められる
ので、差動対を構成する電界効果トランジスタに流れる
直流のバイアス電流は常に一定値となり、出力のバイア
ス変動が解消される。
【００１０】
【実施例】以下、本発明による差動増幅器の一実施例を
図面と共に説明する。まず、構成を図１に基いて説明す
ると、かかる差動増幅器は、ＧａＡｓＭＥＳＦＥＴから
成るＦＥＴ Ｑ1 〜Ｑ5 と、負荷抵抗Ｒ1 ，Ｒ2 と、シ
ョットキバリアダイオードＤ1 ，Ｄ2 と、定電流源ＩC
及び参照電圧源（図示せず）で構成されている。
図面と共に説明する。まず、構成を図１に基いて説明す
ると、かかる差動増幅器は、ＧａＡｓＭＥＳＦＥＴから
成るＦＥＴ Ｑ1 〜Ｑ5 と、負荷抵抗Ｒ1 ，Ｒ2 と、シ
ョットキバリアダイオードＤ1 ，Ｄ2 と、定電流源ＩC
及び参照電圧源（図示せず）で構成されている。
【００１１】即ち、入力信号ＶI1，ＶI2が入力される差
動対を構成するＦＥＴ Ｑ1 ，Ｑ2の夫々のドレインが
等しい抵抗値の負荷抵抗Ｒ1 ，Ｒ2 を介して電源ＶDDに
接続し、負荷抵抗Ｒ1 ，Ｒ2 の一端から出力信号ＶO1と
ＶO2が得られる。ＦＥＴ Ｑ1 ，Ｑ2 の夫々のソースに
は、図示するように、カソードが共通に接続されたダイ
オードＤ1 ，Ｄ2 のアノードが接続し、ダイオード
Ｄ1 ，Ｄ2 の共通カソードが電流源ＩC を介して低電圧
源ＶSSに接続している。
動対を構成するＦＥＴ Ｑ1 ，Ｑ2の夫々のドレインが
等しい抵抗値の負荷抵抗Ｒ1 ，Ｒ2 を介して電源ＶDDに
接続し、負荷抵抗Ｒ1 ，Ｒ2 の一端から出力信号ＶO1と
ＶO2が得られる。ＦＥＴ Ｑ1 ，Ｑ2 の夫々のソースに
は、図示するように、カソードが共通に接続されたダイ
オードＤ1 ，Ｄ2 のアノードが接続し、ダイオード
Ｄ1 ，Ｄ2 の共通カソードが電流源ＩC を介して低電圧
源ＶSSに接続している。
【００１２】又、ＦＥＴ Ｑ1 のソースはＦＥＴ Ｑ3
のドレイン・ソース路を介して電流源ＩC に接続し、Ｆ
ＥＴ Ｑ2 のソースはＦＥＴ Ｑ4 のドレイン・ソース
路を介して定電流源ＩC に接続している。尚、ＦＥＴ
Ｑ1 とＱ2 は共に特性の等しい電界効果トランジスタで
あり、ダイオードＤ1 とＤ2 も共に特性の等しいダイオ
ードである。
のドレイン・ソース路を介して電流源ＩC に接続し、Ｆ
ＥＴ Ｑ2 のソースはＦＥＴ Ｑ4 のドレイン・ソース
路を介して定電流源ＩC に接続している。尚、ＦＥＴ
Ｑ1 とＱ2 は共に特性の等しい電界効果トランジスタで
あり、ダイオードＤ1 とＤ2 も共に特性の等しいダイオ
ードである。
【００１３】そして、ＦＥＴ Ｑ3 とＱ4 は共に特性が
等しく、且つ夫々のゲートには上記参照電圧源からの一
定電圧の参照電圧ＶRFが印加されることにより、夫々の
ドレイン・ソース間を流れる電流Ｉ3 とＩ4 が共に等し
い値に設定されている。
等しく、且つ夫々のゲートには上記参照電圧源からの一
定電圧の参照電圧ＶRFが印加されることにより、夫々の
ドレイン・ソース間を流れる電流Ｉ3 とＩ4 が共に等し
い値に設定されている。
【００１４】ＦＥＴ Ｑ5 のゲートには電圧制御のため
の制御信号ＳC が印加され、制御信号ＳC の電圧レベル
を調整して、ＦＥＴ Ｑ5 のゲート・ソース間電圧ＶGS
を変化させることにより、ＦＥＴ Ｑ5 のドレイン・ソ
ース間を流れる電流Ｉ5 を変化させることができるよう
になっている。
の制御信号ＳC が印加され、制御信号ＳC の電圧レベル
を調整して、ＦＥＴ Ｑ5 のゲート・ソース間電圧ＶGS
を変化させることにより、ＦＥＴ Ｑ5 のドレイン・ソ
ース間を流れる電流Ｉ5 を変化させることができるよう
になっている。
【００１５】次にかかる差動増幅器の動作を説明する。
尚、使用の態様に応じて、２入力信号ＶI1とＶI2を印加
して使用する場合と、例えば一方の入力ＶI2を予め一定
の基準電圧に固定しておき、被増幅信号として入力信号
ＶI1を印加して使用する場合があるが、いづれの場合も
特性は同じであるので、一括して説明する。
尚、使用の態様に応じて、２入力信号ＶI1とＶI2を印加
して使用する場合と、例えば一方の入力ＶI2を予め一定
の基準電圧に固定しておき、被増幅信号として入力信号
ＶI1を印加して使用する場合があるが、いづれの場合も
特性は同じであるので、一括して説明する。
【００１６】まず、参照電圧ＶRFに対してＦＥＴ
Ｑ3 ，Ｑ4 の各ドレイン・ソース路を長れる電流を
Ｉ3 ，Ｉ4 、制御信号ＳC による設定電圧に対してＦＥ
Ｔ Ｑ5 のドレイン・ソース間を流れる電流をＩ5 、定
電流源の設定電流をＩC とすると、 ＩC ＝Ｉ3 ＋Ｉ4 ＋Ｉ5 ＝２・Ｉ3 ＋Ｉ5 ＝２・Ｉ4 ＋Ｉ5 …(1) の関係が成立している。
Ｑ3 ，Ｑ4 の各ドレイン・ソース路を長れる電流を
Ｉ3 ，Ｉ4 、制御信号ＳC による設定電圧に対してＦＥ
Ｔ Ｑ5 のドレイン・ソース間を流れる電流をＩ5 、定
電流源の設定電流をＩC とすると、 ＩC ＝Ｉ3 ＋Ｉ4 ＋Ｉ5 ＝２・Ｉ3 ＋Ｉ5 ＝２・Ｉ4 ＋Ｉ5 …(1) の関係が成立している。
【００１７】入力信号ＶI1とＶI2が共に等しい電圧（即
ち、ＶI1＝ＶI2）である場合には、ＦＥＴ Ｑ1 のドレ
イン・ソース路を流れる電流Ｉ1 と、ＦＥＴ Ｑ2 のド
レイン・ソース路を流れる電流Ｉ2 は共に等しい値とな
る。
ち、ＶI1＝ＶI2）である場合には、ＦＥＴ Ｑ1 のドレ
イン・ソース路を流れる電流Ｉ1 と、ＦＥＴ Ｑ2 のド
レイン・ソース路を流れる電流Ｉ2 は共に等しい値とな
る。
【００１８】 Ｉ1 ＝Ｉ3 ＋Ｉ5 ／２＝ＩC ／２ …(2) Ｉ2 ＝Ｉ4 ＋Ｉ5 ／２＝ＩC ／２ …(3) したがって、出力信号ＶO1とＶO2の直流バイアス電圧Ｖ
DCO1とＶDCO2は、 ＶDCO1＝ＶDD−Ｒ1 ・（Ｉ3 ＋Ｉ5 ／２） ＝ＶDD−Ｒ1 ・ＩC ／２ …(4) ＶDCO2＝ＶDD−Ｒ2 ・（Ｉ4 ＋Ｉ5 ／２） ＝ＶDD−Ｒ2 ・ＩC ／２ …(5) であり、ＶDCO1＝ＶDCO2という関係となる。
DCO1とＶDCO2は、 ＶDCO1＝ＶDD−Ｒ1 ・（Ｉ3 ＋Ｉ5 ／２） ＝ＶDD−Ｒ1 ・ＩC ／２ …(4) ＶDCO2＝ＶDD−Ｒ2 ・（Ｉ4 ＋Ｉ5 ／２） ＝ＶDD−Ｒ2 ・ＩC ／２ …(5) であり、ＶDCO1＝ＶDCO2という関係となる。
【００１９】次に、制御信号ＳC の電圧を変化させて、
ＦＥＴ Ｑ5 のドレイン・ソース間を流れる電流がΔＩ
5 ＝Ｉ5 ＋δｉに変化したとすると、上記式(1) から明
らかなように、ＦＥＴ Ｑ3 とＱ4 のドレイン・ソース
間を流れる電流Ｉ3 とＩ4 は共に等しい値となり、 Ｉ3 ＝Ｉ4 ＝（ＩC −ΔＩ5 ）／２ ＝｛ＩC −（Ｉ5 ＋δｉ）｝／２ …(6) の関係が成り立つ。又、ＦＥＴ Ｑ1 のドレイン・ソー
ス路を流れる電流Ｉ1と、ＦＥＴ Ｑ2 のドレイン・ソ
ース路を流れる電流Ｉ2 は、上記式(2)(3)から、 Ｉ1 ＝Ｉ3 ＋（Ｉ5 ＋δｉ）／２ ＝｛ＩC −（Ｉ5 ＋δｉ）｝／２＋（Ｉ5 ＋δｉ）／２ ＝ＩC ／２ …(7) Ｉ2 ＝Ｉ4 ＋（Ｉ5 ＋δｉ）／２ ＝｛ＩC −（Ｉ5 ＋δｉ）｝／２＋（Ｉ5 ＋δｉ）／２ ＝ＩC ／２ …(8) となり、制御信号ＳC の電圧が変化しても、出力信号の
直流バイアス電圧ＶDCO1とＶDCO2は常に一定となる。
ＦＥＴ Ｑ5 のドレイン・ソース間を流れる電流がΔＩ
5 ＝Ｉ5 ＋δｉに変化したとすると、上記式(1) から明
らかなように、ＦＥＴ Ｑ3 とＱ4 のドレイン・ソース
間を流れる電流Ｉ3 とＩ4 は共に等しい値となり、 Ｉ3 ＝Ｉ4 ＝（ＩC −ΔＩ5 ）／２ ＝｛ＩC −（Ｉ5 ＋δｉ）｝／２ …(6) の関係が成り立つ。又、ＦＥＴ Ｑ1 のドレイン・ソー
ス路を流れる電流Ｉ1と、ＦＥＴ Ｑ2 のドレイン・ソ
ース路を流れる電流Ｉ2 は、上記式(2)(3)から、 Ｉ1 ＝Ｉ3 ＋（Ｉ5 ＋δｉ）／２ ＝｛ＩC −（Ｉ5 ＋δｉ）｝／２＋（Ｉ5 ＋δｉ）／２ ＝ＩC ／２ …(7) Ｉ2 ＝Ｉ4 ＋（Ｉ5 ＋δｉ）／２ ＝｛ＩC −（Ｉ5 ＋δｉ）｝／２＋（Ｉ5 ＋δｉ）／２ ＝ＩC ／２ …(8) となり、制御信号ＳC の電圧が変化しても、出力信号の
直流バイアス電圧ＶDCO1とＶDCO2は常に一定となる。
【００２０】次に、入力信号ＶI1とＶI2が異なった値と
なる場合、例えば電圧関係がＶI1＜ＶI2となり、それに
伴って、電流Ｉ1 がＩ1 −δｉc 、電流Ｉ2 がＩ2 ＋δ
ｉcとなった場合には、ＦＥＴ Ｑ3 ，Ｑ4 ，Ｑ5 を流
れる電流Ｉ3 ，Ｉ4 ，Ｉ5 は常に、制御信号ＳC で設定
される一定値のままとなるので、上記電流変化量−δｉ
c と＋δｉc は、ダイオードＤ1 ，Ｄ2 に流れる電流の
変化となる。したがって、出力信号ＶO1，ＶO2は、上記
式(4)(5)から、 ＶO1＝ＶDD−Ｒ1 ・（ＩC ／２−δｉc ） …(9) ＶO2＝ＶDD−Ｒ2 ・（ＩC ／２＋δｉc ） …(10) となる。
なる場合、例えば電圧関係がＶI1＜ＶI2となり、それに
伴って、電流Ｉ1 がＩ1 −δｉc 、電流Ｉ2 がＩ2 ＋δ
ｉcとなった場合には、ＦＥＴ Ｑ3 ，Ｑ4 ，Ｑ5 を流
れる電流Ｉ3 ，Ｉ4 ，Ｉ5 は常に、制御信号ＳC で設定
される一定値のままとなるので、上記電流変化量−δｉ
c と＋δｉc は、ダイオードＤ1 ，Ｄ2 に流れる電流の
変化となる。したがって、出力信号ＶO1，ＶO2は、上記
式(4)(5)から、 ＶO1＝ＶDD−Ｒ1 ・（ＩC ／２−δｉc ） …(9) ＶO2＝ＶDD−Ｒ2 ・（ＩC ／２＋δｉc ） …(10) となる。
【００２１】一方、電圧関係がＶI1＞ＶI2となり、それ
に伴って、電流Ｉ1 がＩ1 ＋δｉc、電流Ｉ2 がＩ2 −
δｉc となった場合には、ＦＥＴ Ｑ3 ，Ｑ4 ，Ｑ5 を
流れる電流Ｉ3 ，Ｉ4 ，Ｉ5 は常に、制御信号ＳC で設
定される一定値のままとなるので、上記電流変化量＋δ
ｉc と−δｉc は、ダイオードＤ1 ，Ｄ2 に流れる電流
の変化となる。したがって、出力信号ＶO1，ＶO2は、上
記式(4)(5)から、 ＶO1＝ＶDD−Ｒ1 ・（ＩC ／２＋δｉc ） …(11) ＶO2＝ＶDD−Ｒ2 ・（ＩC ／２−δｉc ） …(12) となる。
に伴って、電流Ｉ1 がＩ1 ＋δｉc、電流Ｉ2 がＩ2 −
δｉc となった場合には、ＦＥＴ Ｑ3 ，Ｑ4 ，Ｑ5 を
流れる電流Ｉ3 ，Ｉ4 ，Ｉ5 は常に、制御信号ＳC で設
定される一定値のままとなるので、上記電流変化量＋δ
ｉc と−δｉc は、ダイオードＤ1 ，Ｄ2 に流れる電流
の変化となる。したがって、出力信号ＶO1，ＶO2は、上
記式(4)(5)から、 ＶO1＝ＶDD−Ｒ1 ・（ＩC ／２＋δｉc ） …(11) ＶO2＝ＶDD−Ｒ2 ・（ＩC ／２−δｉc ） …(12) となる。
【００２２】ここで、上記式(4)(5)と(9) 〜(12)を比較
考察すると、直流バイアス電圧ＶDC O1とＶDCO2に対応す
る電圧（ＶDD−Ｒ1 ・ＩC ／２）は常に等しく、入力信
号ＶI1，ＶI2の変化によって生じる電流変化量＋δ
ｉc ，−δｉc に対応する電圧変化Ｒ1 ・δｉc と−Ｒ
1 ・δｉc が実質的に増幅された後の出力となる。した
がって、制御信号ＳC に基いて電流Ｉ5 ，Ｉ3 ，Ｉ4 を
変化させても、常に直流バイアスは一定に保たれること
となり、従来のような直流バイアスの変動が解消される
こととなる。
考察すると、直流バイアス電圧ＶDC O1とＶDCO2に対応す
る電圧（ＶDD−Ｒ1 ・ＩC ／２）は常に等しく、入力信
号ＶI1，ＶI2の変化によって生じる電流変化量＋δ
ｉc ，−δｉc に対応する電圧変化Ｒ1 ・δｉc と−Ｒ
1 ・δｉc が実質的に増幅された後の出力となる。した
がって、制御信号ＳC に基いて電流Ｉ5 ，Ｉ3 ，Ｉ4 を
変化させても、常に直流バイアスは一定に保たれること
となり、従来のような直流バイアスの変動が解消される
こととなる。
【００２３】尚、かかる差動増幅器の電圧増幅利得Ｇvd
は、制御信号ＳC に基いて電流値Ｉ5 を変化させても、
ＦＥＴ Ｑ1 ，Ｑ2 のバイアス電流は一定値（ＩＣ／
２）に保たれるので、制御信号ＳC によってリミッタ値
を変化地でも、一定値を保つ。
は、制御信号ＳC に基いて電流値Ｉ5 を変化させても、
ＦＥＴ Ｑ1 ，Ｑ2 のバイアス電流は一定値（ＩＣ／
２）に保たれるので、制御信号ＳC によってリミッタ値
を変化地でも、一定値を保つ。
【００２４】又、この実施例の差動増幅器は、ＧａＡｓ
半導体プロセスによって形成されるので、ビデオ信号を
増幅する等の高速処理を可能とする。
半導体プロセスによって形成されるので、ビデオ信号を
増幅する等の高速処理を可能とする。
【００２５】
【発明の効果】以上説明したように本発明によれば、制
御信号に基いて差動対の電圧利得を制御しても、定電流
源に接続される電界効果トランジスタを流れる全電流値
は、該定電流源に設定される一定電流と等しくなり、ダ
イオードによって電流が流れる方向が常に一定に決めら
れるので、差動対を構成する電界効果トランジスタに流
れる直流のバイアス電流は常に一定値となり、出力バイ
アスが一定に保たれる。そして、制御信号に基いて差動
対の電圧利得を制御することによって、リミッタ機能が
得られるので、大幅な振幅変化を有する入力信号に対し
て優れた差動増幅器を提供することができる。
御信号に基いて差動対の電圧利得を制御しても、定電流
源に接続される電界効果トランジスタを流れる全電流値
は、該定電流源に設定される一定電流と等しくなり、ダ
イオードによって電流が流れる方向が常に一定に決めら
れるので、差動対を構成する電界効果トランジスタに流
れる直流のバイアス電流は常に一定値となり、出力バイ
アスが一定に保たれる。そして、制御信号に基いて差動
対の電圧利得を制御することによって、リミッタ機能が
得られるので、大幅な振幅変化を有する入力信号に対し
て優れた差動増幅器を提供することができる。
【図１】従来の差動増幅器を示す回路図である。
【図２】本発明による差動増幅器の一実施例を示す回路
図である。
図である。
Ｑ1 〜Ｑ5 …電界効果トランジスタ、Ｄ1 ，Ｄ2 …ダイ
オード、Ｒ1 ，Ｒ2 …負荷抵抗、ＩC …定電流源。
オード、Ｒ1 ，Ｒ2 …負荷抵抗、ＩC …定電流源。
Claims (3)
- 【請求項１】 ゲートに入力信号が印加され、ドレイン
に負荷抵抗が接続された、差動対を構成するための一対
の電界効果トランジスタと、 アノードが上記差動対を構成するための一対の電界効果
トランジスタのソースに接続され、カソードが共通接続
された一対のダイオードと、 ドレインが上記ダイオードのカソードに接続され、ソー
スが定電流源に接続され、ゲートに電圧制御信号が印加
される電界効果トランジスタと、 ゲートに一定電圧が印加され、ソースが上記差動対を構
成する一対の電界効果トランジスタのソースに夫々接続
され、ドレインが共に上記定電流源に接続された一対の
電界効果トランジスタと、 を有することを特徴とする差動増幅器。 - 【請求項２】 前記一対のダイオードが、ショットキバ
リアダイオードであることを特徴とする請求項１の差動
増幅器。 - 【請求項３】 前記電界効果トランジスタ、負荷抵抗、
ダイオードがＧａＡｓ半導体プロセスによって形成され
ることを特徴とする請求項１の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9797592A JPH05299950A (ja) | 1992-04-17 | 1992-04-17 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9797592A JPH05299950A (ja) | 1992-04-17 | 1992-04-17 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299950A true JPH05299950A (ja) | 1993-11-12 |
Family
ID=14206671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9797592A Pending JPH05299950A (ja) | 1992-04-17 | 1992-04-17 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004500757A (ja) * | 1999-12-01 | 2004-01-08 | トムソン ライセンシング ソシエテ アノニム | 非線形プロセッサ |
| JP2010223885A (ja) * | 2009-03-25 | 2010-10-07 | Rohm Co Ltd | 温度補償回路ならびに加速度または角速度センサ |
-
1992
- 1992-04-17 JP JP9797592A patent/JPH05299950A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004500757A (ja) * | 1999-12-01 | 2004-01-08 | トムソン ライセンシング ソシエテ アノニム | 非線形プロセッサ |
| JP2010223885A (ja) * | 2009-03-25 | 2010-10-07 | Rohm Co Ltd | 温度補償回路ならびに加速度または角速度センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139078B1 (en) | Amplifier transistor circuit | |
| US3947778A (en) | Differential amplifier | |
| US4247824A (en) | Linear amplifier | |
| US5045806A (en) | Offset compensated amplifier | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| JP2665025B2 (ja) | 増幅器回路 | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US5675290A (en) | Microwave amplifier circuit | |
| KR0177511B1 (ko) | 선형 cmos 출력단 | |
| US4737732A (en) | Low voltage operational amplifier having a substantially full range output voltage | |
| EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
| EP1435693B1 (en) | Amplification circuit | |
| JP3713324B2 (ja) | カレントミラー回路および信号処理回路 | |
| US6710657B2 (en) | Gain control circuit with well-defined gain states | |
| US20020067213A1 (en) | Cascode amplifying circuit and folded cascode amplifying circuit | |
| US6803819B2 (en) | Variable gain amplifier having improved gain slope characteristic and linearity | |
| JPH05299950A (ja) | 差動増幅器 | |
| US4480231A (en) | Circuit for reducing offset voltage drift in differential amplifiers | |
| US5864228A (en) | Current mirror current source with current shunting circuit | |
| JP3618189B2 (ja) | 安定化カレントミラー回路 |