JP2014519265A - 電流バッファ - Google Patents

電流バッファ Download PDF

Info

Publication number
JP2014519265A
JP2014519265A JP2014511403A JP2014511403A JP2014519265A JP 2014519265 A JP2014519265 A JP 2014519265A JP 2014511403 A JP2014511403 A JP 2014511403A JP 2014511403 A JP2014511403 A JP 2014511403A JP 2014519265 A JP2014519265 A JP 2014519265A
Authority
JP
Japan
Prior art keywords
frequency
input
current
output
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014511403A
Other languages
English (en)
Other versions
JP5801477B2 (ja
Inventor
キム、ナムソ
バーク、ジョセフ・パトリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014519265A publication Critical patent/JP2014519265A/ja
Application granted granted Critical
Publication of JP5801477B2 publication Critical patent/JP5801477B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641Measuring at the loading circuit of the differential amplifier
    • H03F3/45659Controlling the loading circuit of the differential amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45306Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45521Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45612Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

電流フィルタリング電流バッファ増幅器は、入力電流に結合され、この入力電流を受信するように構成された第1のポートおよび第2の入力ポートと、負荷に結合され、この負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、受信された入力電流を出力電流として第1および第2の出力ポートに転送するように構成されたバッファと、ここで、バッファは、入力インピーダンスと出力インピーダンスとを有しており、出力インピーダンスは、入力インピーダンスよりも高く、バッファは、第1および第2の増幅器を備え、第1の増幅器は、共通モードフィードバック増幅器である、第1および第2の入力ポートに結合され、第1および第2の増幅器に結合されたフィルタと、ここで、フィルタは、複素インピーダンスを有しており、受信された入力電流をノッチフィルタリングするように構成される、を含む。

Description

バッファ増幅器(別名バッファ)は、ある回路から別の回路に電気インピーダンス変換を提供する電子デバイスである。電圧バッファおよび電流バッファという2つ主なタイプのバッファが存在する。典型的に、電流バッファ増幅器は、低い出力インピーダンスレベルを有する第1の回路から、高い入力インピーダンスレベルを有する第2の回路に電流を転送するために使用される。挿入されたバッファ増幅器は、第2の回路が、許容できないない形で第1の回路に負荷をかけないようにして、その所望の動作に干渉しないようにする。
理想的な電流バッファでは、入力抵抗がゼロであり、一方で出力抵抗は無限である(理想的な電流ソースのインピーダンスは無限である)。理想的なバッファの他の特性(properties)には典型的に、信号振幅に関わらない完全な線形性(perfect linearity)と、入力信号の速度に関わらない瞬間出力応答とが含まれる。電流バッファ増幅器について、電流が変更なく転送される場合(電流利得は1である)、この増幅器は、出力電流が入力電流に「追随」または追跡するため、単一利得バッファまたは電流フォロア(current follower)と呼ばれる。電流バッファ増幅器の電流利得は、(ほぼ)不変(unity)である。既存の電流バッファ増幅器は、電流バッファリングを提供する一方で、電流フィルタリングは提供しない。また、既存の電流バッファ増幅器は通常、出力において、ほぼ完全な線形性を提供しない可能性がある。
図1は、ユニポーラトランジスタ102、104、112、114、116、および118(例えば、FETコモンゲート接続型トランジスタ)、差分増幅器106および110、位相シフト増幅器108、並びに抵抗120および122を備える従来の電流バッファ増幅器100を示す。差分増幅器106および110は、コモンモード信号を抑制するために使用されるコモンモードフィードバック(CMFB)増幅器である。トランジスタ112および114のドレインは、図1で示されるように、増幅器106および108の入力に接続される。バッファ増幅器の2つの入力ポートは、それぞれ、トランジスタ112および114のドレインに接続される。正の入力ポートは、増幅器108の負の入力ポート、トランジスタ102のソース、および増幅器106の負の入力ポートに接続される。負の入力ポートは、増幅器108の正の入力ポート、トランジスタ106のソース、および増幅器106の正の入力ポートに接続される。入力電流inは、電流バッファ増幅器100から出力電流outとして第2の回路(図示せず)に転送される、第1の回路(図示せず)からの出力電流である。nn及びnnの両方が供給された場合、CMFB増幅器106は、nn入力信号を増幅し、FETトランジスタ102、104、112、および114は、信号を反転させ(180°位相)、コモン信号を差し引くだろう。差分信号について、CMFBは動作しないだろう。このケースにおいて、入力電流inは通過するだろう。このように、入力インピーダンスgm1は低く保たれ、出力インピーダンスgm2は高く保たれる。
理想的に言えば、電流バッファ増幅器は、出力信号強度が入力信号強度に正比例して変化する完全な直線である。線形デバイスにおいて、入力信号の強度がどうであろうと、出力/入力信号振幅の比は常に同じである。図2のグラフ200は、周波数の関数として、理想的な電流転送利得を示す。
しかしながら、実際、図2に示される理想的な線形性のタイプは達成することが難しい。増幅器が通常の条件下で線形性を示す場合であっても、オーバードライブにより入力信号が強すぎる場合、それは非線形になるであろう。増幅カーブは、入力信号振幅が臨界点を超えて増加するにつれ水平スロープに向かって曲がり、それによって、出力に歪みが生成される。振幅/変調(AM)、無線送信、およびハイファイオーディオのようなアナログアプリケーションにおいて、線形性は重要である。これらのアプリケーションにおける非線形性は、利得の変動が、アナログ入力波形に関してアナログ出力波形の形に影響を及ぼすため、信号の歪みに帰着する。したがって、電流が出力で電圧へと変換される場合、図1に示された電流バッファ増幅器では線形性の問題が生じうる。
電流フィルタリング電流バッファ増幅器の例には、入力電流に結合され、その入力電流を受信するように構成された第1のポートおよび第2の入力ポートと、負荷に結合され、その負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、受信された入力電流を出力電流として第1および第2の出力ポートに転送するように構成されたバッファと、ここで、バッファは、入力インピーダンスと出力インピーダンスとを有しており、出力インピーダンスは入力インピーダンスよりも高く、バッファは、第1および第2の増幅器を備え、第1の増幅器は共通モードフィードバック増幅器である、第1および第2の入力ポートに結合され、第1および第2の増幅器に結合されたフィルタと、ここで、フィルタは、複素インピーダンスを有しており、受信された入力電流をノッチフィルタ(notch filter)にかけるように構成される、が含まれる。
そのような増幅器の実現は、以下の特徴のうちの1つ以上を備えうる。フィルタは、抵抗および容量を有するRC回路を含み、フィルタは、第1および第2の増幅器の両方の正および負の入力に結合されている。抵抗は、第1および第2の抵抗を備え、第1の抵抗は、第1の入力ポートと、第1および第2の増幅器の負の入力との間に結合され、第2の抵抗は、第2の入力ポートと、第1および第2の増幅器の正の入力との間に結合される。容量は、第1の抵抗と第2の抵抗との間に接続される。容量は、第1および第2の増幅器の正の入力と接地との間に結合された第1の容量と、第1および第2の増幅器の負の入力と接地との間に結合された第2の容量とを含む。増幅器はさらに、バッファに結合されており、バッファのトランジスタのコモンゲート電圧をブーストして、増幅器の通過帯域および増幅器の阻止帯域における転送利得を抑止するように構成されたブースタを備える。ブースタ部は、第3の容量を通して第1の入力ポートに結合された第1のブースタ回路と、第4の容量を通して第2の入力ポートに結合された第2のブースタ回路とを含み、第3および第4の容量は、増幅器の阻止帯域における周波数の電流を、それぞれ第1および第2のブースタ回路に通すように構成される。
第1と第2の回路との間の電流をバッファする方法の一例は、第1の回路の出力に入力インピーダンスを、第2の回路の入力に出力インピーダンスを提供することと、ここで、出力インピーダンスは、入力インピーダンスよりも高い、第1の出力振幅が第1の電流の第1の入力振幅の少なくとも半分となるように第1の周波数を下回る周波数を有する第1の回路から受信された第1の電流が第2の回路に転送され、第2の出力振幅が第2の電流の第2の入力振幅の10分の1未満となるように第2の周波数を上回る周波数を有する第1の回路から受信された第2の電流が第2の回路に転送されるように第1の回路から受信された電流をローパスフィルタリングおよびノッチフィルタリングすることによって第1の回路から受信された電流を第2の回路に転送することと、を含み、但し、第2の周波数は、第1の周波数の約2倍未満である。
そのような方法の実現は、以下の特徴のうちの1つ以上を備えうる。ノッチフィルタリングは、局所最小の転送利得を、第1の周波数の約1.3倍から第1の周波数の約1.7倍の間の局所最小周波数で生じさせる。方法はさらに、第1の周波数よりも下か局所最小周波数よりも上のうちの少なくとも1つで転送利得を抑止することを備える。
電流バッファの例には、入力電流に結合され、その入力電流を受信するように構成された第1のポートおよび第2の入力ポートと、負荷に結合され、その負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、受信された入力電流を出力電流として第1および第2の出力ポートに転送するように構成されたバッファ部と、ここで、バッファ部は、入力インピーダンスと出力インピーダンスとを含み、出力インピーダンスは、入力インピーダンスよりも高い、増幅器が、第1および第2の入力ポートから第1および第2の出力ポートへの受信された入力電流のために、第1の周波数までの周波数について、第1の転送利得値を上回る転送利得を有し、第1の周波数よりも高い第2の周波数を上回る周波数について、第2の転送利得値を下回る転送利得を有し、第2の周波数よりも高い第3の周波数において、第3の転送利得値の転送利得を有し、第3の周波数よりも高い第4の周波数において第4の転送利得値の転送利得を有する、ように、受信された入力電流をフィルタリングするために、第1および第2の入力ポート、第1および第2の出力ポート、およびバッファ部に結合されたフィルタ手段と、ここで、第3の転送利得値は、第2の転送利得値よりも低く、第4の転送利得値は、第3の転送利得値よりも高い、が含まれる。
そのようなバッファの実現は、以下の特徴のうちの1つ以上を備えうる。フィルタ手段は、第1の転送利得値が約−3dBであり、第2の転送利得値が約−10dBであり、第2の周波数が第1の周波数の約1.2倍になるように構成される。第3の周波数は、第2の周波数の約1.5倍である。フィルタ手段は、RC回路を備え、それは、抵抗および容量を含み、第1および第2の入力ポートと第1および第2の出力ポートとの間に結合される。抵抗および容量の値は、第3の周波数を決定する。
本明細書で説明されるアイテムおよび/または技法は、以下のケイパビリティのうちの1つ以上のケイパビリティを提供しうる。電流フィルタリング電流バッファ増幅器は、従来の電流バッファ増幅器と比べて、調整可能なノッチフィルタリング、低減された通過帯域ピーキング、改善された線形性を提供しうる。費用がかからず、調整しやすく、広域を有しており、かつ、許容可能な入力回路および出力回路のダイバーシティおよびレンジを高める電流バッファ増幅器が提供されうる。増幅器は、例えば、ポータブルコンピュータ、モバイル電話、携帯情報端末、等、を含むモバイル電子デバイスなどの、低い入力インピーダンスおよび高い出力インピーダンスを有する回路を用いる電子デバイスでの使用のために提供される。
図1は、従来の電流バッファ増幅器の回路図である。 図2は、周波数の関数として、理想的な電流転送利得を示すグラフである。 図3は、電流フィルタリング電流バッファ増幅器の回路図である。 図4は、図3に示された電流フィルタリング電流バッファ増幅器についての、周波数の関数としての入力インピーダンスのグラフである。 図5は、図3に示された電流フィルタリング電流バッファ増幅器についての、周波数の関数としての電流転送利得である。 図6は、図3に示された電流フィルタリング電流バッファ増幅器のための様々な抵抗および容量値を有する周波数の関数としてのメイン共通ゲートのトータル入力インピーダンスのグラフである。 図7は、図3に示された電流フィルタリング電流バッファ増幅器の入力/出力転送関数のグラフである。
説明される特徴は一般的に、電流バッファリングのための1つ以上の改善された方法および/または装置に関する。説明される方法および装置のさらなる適用性は、次の詳細な説明、特許請求の範囲、および図面から明らかとなるであろう。詳細な説明および具体的な例は、詳細な説明の精神および範囲内の様々な変更および修正が当業者にとって明らかとなるため、説明を目的としてのみ与えられている。このように、以下の説明は実例を提供するものであり、特許請求の範囲において示される範囲、適用性、または構成を限定するものではない。本開示の範囲および精神から逸脱することなく、説明される要素の機能および配置に対して変更がなされうる。様々な実例が、必要に応じて、様々なプロシージャあるいはコンポーネントを省略、置換、または追加しうる。例えば、説明される方法は、説明されるものとは異なる順序で実行されることができ、様々な動作が追加、省略、あるいは組み合わせられうる。さらに、特定の実例に関して説明される特徴は、その他の実例と組み合わせられうる。
図3は、調整可能なノッチフィルタリングおよび低減された帯域通過ピーキングを提供するように構成された電流フィルタリング電流バッファ増幅器300の例示的な回路図を示す。増幅器300は、減衰をほとんどまたはまったく伴わず、恐らくは利得を伴って、特定の範囲内の周波数を有する信号を通し、その範囲外の周波数を有する信号を拒否する(すなわち、顕著に減衰させる)だろう。増幅器300は、図1に示された電流バッファ100と類似はしても異なるバッファ部301を含む。バッファ部301は、トランジスタ302、304、312、314、316、318、抵抗320、322、および、増幅器306、308、310を含む。加えて、バッファ増幅器300は、コモンゲートブースト回路340、350を含んでおり、それらは、モノポーラトランジスタ342、352を含み、それぞれトランジスタ302、302のためにコモンゲート電圧をブーストするように構成される。コモンゲートブースト回路340、350は、高周波数信号を吸収することによって、高い周波数で低いインピーダンスを提供し、それは、入力インピーダンスが高くなりすぎるのを防ぐ(抑止する)ようにし、通過帯域ピーキング(すなわち、通過帯域における最大利得)を減らすようにする。
図3に示された例示的な増幅器300において、ブースト回路340は、ノードVに接続されたコモンゲートであり、ブースト回路350は、ノードVに接続されたコモンゲートである。ブースト回路340のノードVは、トランジスタ342のドレインと、接地に接続されている電流ソース343との間に接続される。同様に、ブースト回路350のノードVは、トランジスタ352のドレインと、接地に接続されている電流ソース345との間に接続される。ブースト回路340、350はそれぞれ、容量370、372を介して、バッファ部301の正の入力ノード371および負の入力ノード373に接続される。入力ノード371、373は、トランジスタ312、314のドレイン、トランジスタ302、304のゲート、および接地に接続されている電流ソース380、382に接続される。正の入力電流ライン380は、入力ノード371に接続され、入力電流iin を搬送する。負の入力電流ライン382は、入力ノード373に接続され、入力電流iin を搬送する。
バッファ部301は、正の入力ノード371と負の入力ノード373との間に接続されたRC回路360を含む。RC回路360は、各々抵抗Rの2つの抵抗362、364および容量Cの容量366を含む。RC回路360は、示されるように、抵抗364と直列に接続された容量366と直列に接続された抵抗362を有し、すべてが、ノード371とノード373との間で直列に接続される。抵抗362と容量366の両方に接続されたノード365はまた、増幅器306、308の負の入力ポートに接続される。抵抗364と容量366に接続されたノード367はまた、増幅器306、308の正の入力ポートに接続される。このように、入力ノード371は、抵抗362を介して、容量366と、増幅器306、308の各々の負の入力ポートとに接続され、入力ノード373は同様に、抵抗364を介して、容量366と、増幅器306、308の各々の正の入力ポートとに接続される。容量366は、増幅器306、308の各々の正の入力ポートと負の入力ポートとの間に接続される。ノード371とノード373との間に、抵抗364に直列である容量366に直列である抵抗362を有するRC回路360が図3には示されているが、代替的な物理構成も可能である。例えば、ノード371は、抵抗362を介して、接地に接続された容量に接続され、ノード373は、抵抗364を介して、接地に接続された別の物理的に離れた容量に接続されうる。しかしながら、電気的な観点から、これは、図3に示されたRC回路360に等価的である。
RC回路360は、図4−5で示され、下で説明されるように、入力信号の電流ノッチフィルタリングを提供するように機能する。ノッチフィルタリングは、容量366の容量値Cを変更することによって、調整されうる。回路300のバッファ部301の入力ノード371および372にブースト回路340および350を接続する容量370、372の容量Cが使用され、ノード365および367において入力される共通モード信号の周波数を変更することによって低い周波数がブロックされる。ブースト回路3430、350がない場合、高い周波数信号は、トランジスタ312、314からの高いインピーダンスに直面し、バッファ301に影響を与える。しかしながら、ブースト回路340、350は、高い周波数で低いインピーダンスを提供し、よって、増幅器300が低い周波数電流を出力に通すようにし、高い周波数電流が出力に到達しないようにする。
動作中、電流フィルタリング電流バッファ増幅器300は、電流フィルタリングを用いて2つの回路間で電流バッファリングを提供する。ここで、図4−6に示されるように、フィルタリングは、低い周波数を通すことと、高い周波数をノッチフィルタリングすることとを備える。
図4および5について、グラフ400は、周波数の関数として入力インピーダンスを示し、グラフ500は、電流バッファ増幅器300のための周波数の関数として電流転送利得を示す。プロット402は、図3において矢印390および392によって示されるノードVおよびVを見たインピーダンスを周波数の関数として示す。プロット404は、図3において矢印394によって示されるノードVを見たインピーダンス(gm11)を周波数の関数として示す。プロット406は、組み合わせられた入力インピーダンスを示す。図4に示されるように、インピーダンス404、すなわちgm1は、低い周波数でピークになり、高い周波数で低下する。周波数の関数として電流転送利得を示すグラフ500のプロット502は、低い周波数fpeakにおいて、ピーク利得Gpeakの局所的/相対的ピーク504が存在することを示す。通過帯域0Hzから通過閾値周波数fPT1にかけて、利得は、点線(0DB)よりも上であるため正であり、それは、信号が通され、いくつかの転送利得が提供されたこと、を示す。代替的に、通過帯域は、信号を通すとみなされる許容可能な程度に低いこれらの信号の減衰を伴って、通過閾値利得GPT(例えば、−3dB)に対応するより高い通過閾値周波数fPT2に拡張しうる。より高い周波数において、信号は、フィルタリングされて減衰し、他のレベルが許容されうるが、約−10dBの停止閾値利得GSTに到達し、調整可能な値である停止閾値周波数fSTで使用される回路値の回路特性によって決定され、カーブ502の「ノッチ」506において、対応する周波数fnotchで局所的/相対的な最小利得Gnotchに到達しうる。RC回路360によって提供されたノッチフィルタリングを用いて、増幅器300の利得は、RC回路360を有さない増幅器300によって提供される利得の利得カーブ510によって示されるように、RC回路360が無い場合よりも低い周波数で停止閾値利得GSTに到達しうる。さらに、「並列CGがある場合」とラベル付けされたプロット502の一部507、および、「並列CGが無い場合」とラベル付けされたプロット508によって示されるように、並列コモンゲートブースト回路340および350がバッファ部301に接続されている場合の利得は、ノッチ周波数を上回る周波数において、回路340および350が接続されていない場合よりも低い。
相対的/局所的な最小利得Gnotchにおける周波数fnotchは、ノッチフィルタ特性の中心周波数にほぼ等しくなる。局所的な最小利得に対応する周波数fnotchは、ノッチフィルタ特性の中心周波数でありうるか、ローパスフィルタ特性によって提供される利得ロールオフにより、わずかに高い周波数にシフトされうる。ノッチフィルタ特性の中心周波数と、局所的な最小利得周波数fnotchとの差分量は、ノッチフィルタ特性の中心周波数での、および、ノッチフィルタ特性の中心周波数の近くでの利得特性(例えば、利得ロールオフのレート)に依存することとなる。周波数fnotchは、ノッチ周波数fnotchを上回る(少なくとも上回る、および、近い/隣接する)周波数において、利得が局所的な最小利得Gnotchよりも高いため、局所的な最小利得に対応する。
図6は、様々なRおよびCの値を有する周波数の関数としてのメインコモンゲートのトータル入力インピーダンスZinを示すグラフ600を示す。Zinは、以下のように算出されうる:
Figure 2014519265
Figure 2014519265
Figure 2014519265
ここにおいて、s=jwである。Coutは、フィードバック増幅器308の出力容量である。Routは、フィードバック増幅器308の出力抵抗である。gm2は、フィードバック増幅器308の相互コンダクタンスである。fは、グラフ600で示されるカーブのピーク周波数である。グラフ600で示される異なるプロットは、RおよびCの異なる経験的値に対応しうる。
図7のグラフ700は、電流バッファ増幅器300の入力/出力転送関数700を示す。グラフ700は、周波数の関数として、バッファ増幅器300の電流転送利得の大きさをdB値で示す。図7に示されているように、ブースト回路340および350が利用された場合、ピーキングは減る、すなわち、図7に示されているピークは低くなる。図7に示される転送値HCFCB(f)は以下のように算出されうる。
Figure 2014519265
Figure 2014519265
ここにおいて、Cgs1は、トランジスタ312および314のゲートとソースとの間の寄生容量である。図7に示される異なるカーブは、異なる経験的値に対応しうる。
図3、5、および7について、増幅器300、および、特にバッファ301は、ピーク504およびノッチ506の所望の特性、および、ピーク504とノッチ506の所望の関係を提供するように構成される。ピーク利得Gpeak、ピーク利得周波数fpeak、ノッチ利得Gnotch、およびノッチ利得周波数fnotchは、増幅器の設計に依存して様々な値を有しうる。例えば、図7に関して、ピーク利得Gpeakは、約10dB(本明細書では、約9dBから約12dB)であり、ピーク利得周波数fpeakは、約12MHzと約30MHzとの間(本明細書では、約10MHzから約32Mhz)であり、ノッチ利得Gnotchは、約−20dB(本明細書では約−18dBから約−21dB)であり、ノッチ利得周波数fnotchは、約25MHzと約60MHzとの間(本明細書では約23MHzから約63MHz)でありうる。よって、ノッチ利得周波数fnotchとピーク利得周波数fpeakとの比は、約2対1(本明細書では、約1.9対1〜約2.1対1)でありうる。ノッチ利得周波数fnotchと3dBの通過閾値周波数fPT2との比は、好ましくは、約1.3対1と約1.7対1との間であり、本明細書では約1.5対1(約1.4対1〜約1.6対1)でありうる。ノッチ利得周波数fnotchと0dBの通過閾値周波数fPT1との比は、約1.65対1(本明細書では、約1.55対1〜1.75対1)でありうる。停止閾値周波数fST(停止閾値利得GSTが−10dBである場合)と−3dBの通過閾値周波数fPT2との比は、好ましくは、約2対1より低くなりうる、本明細書では約1.2対1でありうる(本明細書では、約1.15対1〜約1.25対1)。
本開示の先の説明は、本開示を製造または使用することをいずれの当業者にも可能にさせるために提供されている。本開示に対する様々な変更は、当業者にとって容易に明らかであろう、また、本明細書で定義される包括的な原理は、本開示の範囲または精神から逸脱することなく他の変更に適用されうる。本開示は、本明細書で説明される例および設計に限定されないが、本明細書で開示される原理および新規の特徴と一致して幅広い範囲が与えられる。

Claims (15)

  1. 電流フィルタリング電流バッファ増幅器であって、
    入力電流に結合され、前記入力電流を受けるように構成された第1のポートおよび第2の入力ポートと、
    負荷に結合され、前記負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、
    受けた前記入力電流を、出力電流として、前記第1および第2の出力ポートに転送するように構成されたバッファと、ここで、前記バッファは、入力インピーダンスおよび出力インピーダンスを有し、前記出力インピーダンスは、前記入力インピーダンスよりも高く、前記バッファは、第1および第2の増幅器を含み、前記第1の増幅器は、共通モードフィードバックア増幅器である、
    前記第1および第2の入力ポートに結合され、前記第1および第2の増幅器に結合されたフィルタと、ここで、前記フィルタは、複素インピーダンスを有しており、受けた前記入力電流をノッチフィルタリングするように構成される、
    を備える、増幅器。
  2. 前記フィルタは、抵抗および容量を有するRC回路を含み、前記フィルタは、前記第1および第2の増幅器の両方の正および負の入力に結合される、請求項1に記載の増幅器。
  3. 前記抵抗は、第1および第2の抵抗を備え、前記第1の抵抗は、前記第1の入力ポートと、前記第1および第2の増幅器の負の入力との間に結合され、前記第2の抵抗は、前記第2の入力ポートと、前記第1および第2の増幅器の正の入力との間に結合される、請求項2に記載の増幅器。
  4. 前記容量は、前記第1の抵抗と前記第2の抵抗との間に結合される、請求項3に記載の増幅器。
  5. 前記容量は、前記第1および第2の増幅器の前記正の入力と接地との間に結合された第1の容量と、前記第1および第2の増幅器の前記負の入力と前記接地との間に結合された第2の容量とを備える、請求項4に記載の増幅器。
  6. 前記バッファに結合されており、前記バッファのトランジスタのコモンゲート電圧をブーストして、前記増幅器の通過帯域および前記増幅器の阻止帯域における転送利得を抑止するように構成されたブースタをさらに備える、請求項1に記載の増幅器。
  7. 前記ブースタ部は、第3の容量を介して前記第1の入力ポートに結合された第1のブースタ回路と、第4の容量を介して前記第2の入力ポートに結合された第2のブースタ回路とを備え、前記第3および第4の容量は、前記増幅器の前記阻止帯域における周波数の電流をそれぞれ前記第1および第2のブースタ回路に通すように構成される、請求項6に記載の増幅器。
  8. 第1の回路と第2の回路との間で電流をバッファリングする方法であって、
    前記第1の回路の出力に入力インピーダンスを、前記第2の回路の入力に出力インピーダンスを提供することと、ここで、前記出力インピーダンスは、前記入力インピーダンスよりも高い、
    第1の出力振幅が、前記第1の電流の第1の入力振幅の少なくとも半分になるように、第1の周波数を下回る周波数を有する前記第1の回路から受けた第1の電流が前記第2の回路に転送され、
    第2の出力振幅が前記第2の電流の第2の入力振幅の10分の1未満になるように、第2の周波数を上回る周波数を有する前記第1の回路から受けた第2の電流が、前記第2の回路に転送される、
    ように、前記第1の回路から受けた電流をローパスフィルタリングおよびノッチフィルタリングすることによって、前記第1の回路から受信された前記電流を前記第2の回路に転送することと、
    ここにおいて、前記第2の周波数は、前記第1の周波数の約2倍未満である、を備える方法。
  9. 前記ノッチフィルタリングすることは、転送利得の局所最小を、前記第1の周波数の約1.3倍から前記第1の周波数の約1.7倍の間の局所最小周波数で生じさせる、請求項8に記載の方法。
  10. 前記第1の周波数よりも下または前記局所最小周波数よりも上のうちの少なくとも1つで転送利得を抑止することをさらに備える、請求項9に記載の方法。
  11. 電流バッファであって、
    入力電流に結合され、前記入力電流を受信するように構成された第1のポートおよび第2の入力ポートと、
    負荷に結合され、前記負荷に電流を提供するように構成された第1の出力ポートおよび第2の出力ポートと、
    受けた前記入力電流を、出力電流として、前記第1および第2の出力ポートに転送するように構成されたバッファ部と、ここで、前記バッファ部は、入力インピーダンスおよび出力インピーダンスを有し、前記出力インピーダンスは、前記入力インピーダンスよりも高い、
    増幅器が、前記第1および第2の入力ポートから前記第1および第2の出力ポートへの受けた入力電流のために、第1の周波数までの周波数について第1の転送利得値を上回る転送利得を有し、前記第1の周波数よりも高い第2の周波数を上回る周波数について、第2の転送利得値を下回る転送利得を有し、前記第2の周波数よりも高い第3の周波数において第3の転送利得値の転送利得を有し、前記第3の周波数よりも高い第4の周波において第4の転送利得値の転送利得を有する、ように、前記受信された入力電流をフィルタリングするために、前記第1および第2の入力ポート、前記第1および第2の出力ポート、および前記バッファ部に結合されたフィルタ手段と、ここで、前記第3の転送利得値は、前記第2の転送利得値よりも低く、前記第4の転送利得値は、前記第3の転送利得値よりも高い、
    を備える、バッファ。
  12. 前記フィルタ手段は、前記第1の転送利得値が約−3dBであり、前記第2の転送利得値が約−10dBであり、前記第2の周波数が前記第1の周波数の約1.2倍になるように、構成される、請求項11に記載のバッファ。
  13. 前記第3の周波数は、前記第2の周波数の約1.5倍である、請求項11に記載のバッファ。
  14. 前記フィルタ手段は、抵抗および容量を含み、前記第1および第2の入力ポートと前記第1および第2の出力ポートとの間に結合されたRC回路を備える、請求項11に記載のバッファ。
  15. 前記抵抗および容量の値は、前記第3の周波数を決定する、請求項14に記載のバッファ。
JP2014511403A 2011-05-13 2012-05-09 電流バッファ Expired - Fee Related JP5801477B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/107,754 US8604876B2 (en) 2011-05-13 2011-05-13 Current buffer
US13/107,754 2011-05-13
PCT/US2012/037134 WO2012158431A1 (en) 2011-05-13 2012-05-09 Current buffer

Publications (2)

Publication Number Publication Date
JP2014519265A true JP2014519265A (ja) 2014-08-07
JP5801477B2 JP5801477B2 (ja) 2015-10-28

Family

ID=46148984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511403A Expired - Fee Related JP5801477B2 (ja) 2011-05-13 2012-05-09 電流バッファ

Country Status (6)

Country Link
US (1) US8604876B2 (ja)
EP (1) EP2707949A1 (ja)
JP (1) JP5801477B2 (ja)
KR (1) KR101625727B1 (ja)
CN (1) CN103534936B (ja)
WO (1) WO2012158431A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9977446B2 (en) * 2016-05-18 2018-05-22 Linear Technology Corporation Inverting amplifier receiving negative feedback voltage in voltage regulator
CN106330114B (zh) * 2016-08-15 2019-03-19 深圳市瀚堃实业有限公司 放大电路及频率补偿的方法
KR101912032B1 (ko) 2017-01-24 2018-10-25 주식회사 인터메트릭스 전류 버퍼의 출력 전류를 디지털 코드로 변환하는 장치 및 방법
US10044377B1 (en) * 2017-02-06 2018-08-07 Huawei Technologies Co., Ltd. High swing transmitter driver with voltage boost
US11128260B2 (en) * 2019-03-22 2021-09-21 Panasonic Intellectual Property Management Co., Ltd. Trans impedance amplifier capacitance isolation stage
CN112000169B (zh) * 2020-09-02 2022-03-11 恒烁半导体(合肥)股份有限公司 一种电流缓冲器电路及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162240A (ja) * 1993-10-15 1995-06-23 Hewlett Packard Co <Hp> 演算増幅器のための改良された利得向上方法
JPH08288761A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 差動増幅&出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法
US6346856B1 (en) * 2000-05-16 2002-02-12 Intersil Americas Inc. Ultra linear high frequency transconductor structure
JP2002164746A (ja) * 2000-11-24 2002-06-07 Nippon Precision Circuits Inc カスコード増幅回路及びフォールデッド・カスコード増幅回路
US20040239369A1 (en) * 2003-05-30 2004-12-02 International Business Machines Corporation Programmable peaking receiver and method
JP2010519857A (ja) * 2007-02-23 2010-06-03 クゥアルコム・インコーポレイテッド 集積フィルタを備えた増幅器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748040A (en) 1995-07-17 1998-05-05 Crystal Semiconductor Corporation Fully differential high gain cascode amplifier
KR100317176B1 (ko) 1997-11-28 2002-01-16 니시무로 타이죠 필터회로
US6636098B1 (en) * 2001-12-05 2003-10-21 Rambus Inc. Differential integrator and related circuitry
KR100687706B1 (ko) * 2003-12-26 2007-02-27 한국전자통신연구원 Dc 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터
US7116172B2 (en) * 2004-11-03 2006-10-03 Texas Instruments Incorporated High-swing folded cascode having a novel gain-boost amplifier
DE102006004952A1 (de) * 2006-02-01 2007-08-16 Atmel Germany Gmbh Differenzverstärker ind Funksystem mit Differenzverstärker
EP1833162A1 (en) * 2006-03-06 2007-09-12 Seiko Epson Corporation Low noise amplifiers for low-power impulse radio ultra-wideband receivers
CN101617469A (zh) * 2007-02-23 2009-12-30 高通股份有限公司 具有集成式滤波器的放大器
KR20090090928A (ko) * 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162240A (ja) * 1993-10-15 1995-06-23 Hewlett Packard Co <Hp> 演算増幅器のための改良された利得向上方法
JPH08288761A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 差動増幅&出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法
US6346856B1 (en) * 2000-05-16 2002-02-12 Intersil Americas Inc. Ultra linear high frequency transconductor structure
JP2002164746A (ja) * 2000-11-24 2002-06-07 Nippon Precision Circuits Inc カスコード増幅回路及びフォールデッド・カスコード増幅回路
US20040239369A1 (en) * 2003-05-30 2004-12-02 International Business Machines Corporation Programmable peaking receiver and method
JP2010519857A (ja) * 2007-02-23 2010-06-03 クゥアルコム・インコーポレイテッド 集積フィルタを備えた増幅器

Also Published As

Publication number Publication date
KR20140013075A (ko) 2014-02-04
WO2012158431A1 (en) 2012-11-22
EP2707949A1 (en) 2014-03-19
US8604876B2 (en) 2013-12-10
CN103534936B (zh) 2016-07-06
CN103534936A (zh) 2014-01-22
JP5801477B2 (ja) 2015-10-28
KR101625727B1 (ko) 2016-05-30
US20120286869A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP5801477B2 (ja) 電流バッファ
US8604879B2 (en) Matched feedback amplifier with improved linearity
US8344810B2 (en) CMOS amplifier with integrated tunable band-pass function
US8410846B2 (en) Variable gain amplifier
JP2005345469A (ja) 測定プローブ用広帯域入力減衰回路
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
TW202107838A (zh) 具有雜訊消除之寬帶低雜訊放大器
WO2022170816A1 (zh) 一种功率放大器的偏置电路、装置及设备
JP3556577B2 (ja) インピーダンス変換回路
JP6314572B2 (ja) ひずみ補正回路
NL8204024A (nl) Operationele versterker.
TW201713032A (zh) 前置放大器
US8773199B2 (en) Compensation technique for feedback amplifiers
JP5375680B2 (ja) 単相差動変換器
US8604871B2 (en) High gain amplifier method using low-valued resistances
WO2022241627A1 (zh) 一种前馈放大电路、音频放大器和音频播放装置
JP6755467B2 (ja) 増幅手段を備える電子回路の切替回路および電子回路
JP6470213B2 (ja) 可変利得増幅器
Palani et al. A 4.6 mW, 22dBm IIP3 all MOSCAP based 34–314MHz tunable continuous time filter in 65nm
KR101480622B1 (ko) 가상 접지 신호를 이용한 전치 보상기
JP5695015B2 (ja) バッファ回路
RU2628243C1 (ru) Дифференциатор для обработки аналоговых сигналов (варианты)
JP2006005637A (ja) 可変利得増幅器
KR101462158B1 (ko) 선형화 기법을 적용한 증폭 셀 및 이를 이용한 능동 인덕터
CN117595832A (zh) 有源巴伦设计

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150826

R150 Certificate of patent or registration of utility model

Ref document number: 5801477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees