JP6314572B2 - ひずみ補正回路 - Google Patents

Description

本発明は、携帯電話や無線ＬＡＮなどの無線端末で使用される送信装置などにおいて用いられる電力増幅器のひずみ補正回路に関するものである。

携帯電話や無線ＬＡＮ（Local Area Network）などの無線端末にて使用される送信装置では、電力増幅器の高出力化と高効率化が重要である。電力増幅器の高効率化の技術の一つに、非特許文献１に示されたフィードバック制御を用いたひずみ補正技術がある。これは電力増幅器にて発生したひずみを検知して、動的に打ち消す技術である。このひずみの検出方法としては、電力増幅器への入力信号と出力信号レベルが等しくなるようにレベル調整した後で、両信号の包絡線を比較し差分をとることでひずみを検出することが一般的である。

このひずみ補正技術の説明のためのブロック図を図５に示す。図５において、４０１は振幅比較部、４０２は可変利得部、４０３は電力増幅器、４０４は減衰器、４０５は入力信号、４０６は出力信号、４０８は検出回路、４０９は基準信号、４１０は帰還信号、４１２はコンパレータ、である。

電力増幅器４０３の出力信号４０６の一部は、減衰器４０４によってレベル調整された後、振幅比較部４０１に入力される。振幅比較部４０１は、入力信号４０５を一部分岐した基準信号１０９と、電力増幅器４０３の出力信号を一部分岐した帰還信号４１０との差分を検出し、可変利得部４０２を制御する。例えば、電力増幅器４０３によって信号がひずみ、出力振幅が下がった場合には、可変利得部４０２の利得を上げて、信号レベルを一定に保つことで、ひずみを補正する。逆に、出力振幅が上がった場合には、可変利得部４０２の利得を下げて、信号レベルを一定に保つことで、ひずみを補正する。

S. Kousai, et al., "A 28.3 mW PA-Closed Loop for Linearity and Efficiency Improvement Integrated in a +27.1 dBm WCDMA CMOS Power Amplifier," IEEE J. Solid-State Circuits, vol. 47, no. 12, pp. 2964-2973, Dec. 2012.（ＷＣＤＭＡは登録商標。）

図６は、図５に示した従来のひずみ補正回路の動作を説明する図である。図６において、４０７はひずみ成分、４１３は帰還信号の利得誤差量である。
電力増幅器４０３によるひずみを、ひずみ成分４０７として図中に示すようにモデル化している。このとき、出力信号４０６のひずみ量は、次式で示される。
ひずみ量［ｄＢ］ ＝ ΔＥ／（１＋Ａ） ・・・（１）
ここでΔＥは、電力増幅器４０３のひずみによる、入力信号４０５の基本波成分の利得変化量［ｄＢ］である。Ａはループ利得[真数］である。ループ利得とは、出力信号４０７のレベルが１ｄＢ分だけ歪んだ場合に、フィードバックループによって制御される利得量［ｄＢ］、すなわち開ループ利得を意味する。式（１）の意味するところは、ループ利得が大きいほどひずみが抑圧されるという、ひずみ補正技術として期待される動作そのものである。

しかしながら、現実にフィードバックループを構成するとデバイスの製造バラつきに起因する問題が発生する。以下にそのメカニズムを説明する。

デバイスの製造バラつきとして、たとえば減衰器４０４の利得偏差に注目する。減衰器４０４の利得偏差は、振幅比較部４０１における基準信号４０９と帰還信号４１０に電力差が生じることを意味する。この電力差をΔＥ１［ｄＢ］と定義する。またループ利得Ａの内訳を、コンパレータ４１２の電圧利得 Ｇｃｏｍｐ[Ｖ／Ｖ］、可変利得部４０２の感度 Ｇｖｇａ［ｄＢ／Ｖ］、帰還側及び基準側の検出回路４０８の検出感度をＧｄｅｔ［Ｖ／ｄＢ］とする。このとき、ループ利得Ａ[無次元]は式（２）で示される。
Ａ＝Ｇｃｏｍｐ＊Ｇｖｇａ＊Ｇｄｅｔ ・・・（２）

また、製造バラつきによる外乱も考慮した閉ループ時の利得は式（３）で示される。
Ｇｃｌｏｓｅ＝Ｇｏｐｅｎ
＋ΔＥ ・１／（１＋Ａ）
＋ΔＥ１・Ａ／（１＋Ａ） ・・・（３）
式（３）中のＧｃｌｏｓｅは閉ループ時の電力利得［ｄＢ］、Ｇｏｐｅｎは開ループ時の電力利得［ｄＢ］である。ここで、一般的な検出回路４０８の検出感度Ｇｄｅｔ［Ｖ／ｄＢ］は、検出回路４０８への信号強度が低いほど、検出感度が落ちる傾向にあり、ループ利得Ａも信号強度に依存して変化することとなる。すなわち包絡線が時間的に変動する変調波を扱う場合には、ループ利得Ａも時間的に変化する。

このようにループ利得Ａが時間的に変動した場合の、閉ループ時の利得の振る舞いについて考察する。説明をわかりやすくするために、信号強度が強い瞬間は検出感度Ｇｄｅｔ［Ｖ／ｄＢ］が無限大となり、信号強度が弱い瞬間は検出感度Ｇｄｅｔ［Ｖ／ｄＢ］がゼロとなることを想定する。このとき、式（２）からもわかるように、ループ利得Ａもゼロと無限大の間を変化する。

式（３）の右辺第２項は電力増幅器４０３のひずみ成分がループ利得Ａに応じて、抑圧されることを示す。信号強度が弱い瞬間（検出感度＝ゼロ）にはＡがゼロとなり、第２項はΔＥとなる。信号強度が強い瞬間（検出感度＝無限大）にはＡが無限大となり、第２項はゼロとなる。すなわち、時間的に変動する信号強度に応じて第２項が、ゼロとΔＥの間を変動する。しかしながら、ΔＥが電力増幅器４０３のひずみ成分であることを考慮すれば、信号強度が弱い瞬間にはひずみ量も小さいことが想定され、ΔＥ自体が小さくなり、極限ではゼロとなる。すなわちループ利得の時間的変動の、式（３）中の右辺第１項への影響は少ないと言える。

一方で、式（３）中の右辺第３項をみると、信号強度が弱い瞬間（検出感度＝ゼロ）にはＡがゼロとなり、第３項はゼロとなる。信号強度が強い瞬間（検出感度＝無限大）にはＡが無限大となり、第３項はΔＥ１となる。前述した第２項と異なり、製造バラつきに起因する利得偏差ΔＥ１は、信号強度には依存しない。したがって、信号強度の時間的変動によって、ΔＥ１からゼロまでの利得変動がそのまま引き起こされ、追加のひずみ要因となってしまう。このことは、本来のひずみ補正技術の効果を制限することにつながる。

本発明は、上記のような課題を解決するためになされたものであって、デバイスの製造バラつきなどに起因する帰還経路の利得偏差によってもたらされるひずみ抑圧効果の制限を取り去り、よりひずみの少ない電力増幅器を提供することを目的とする。

この発明に係るひずみ補正回路は、
利得制御信号に応じて入力信号を増幅または減衰する可変利得部と、
前記可変利得部の出力を増幅する電力増幅部と、
前記電力増幅部の出力の一部を分岐した信号の包絡線強度に応じた帰還側検出信号を出力する帰還側検出回路と、
前記入力信号の一部を分岐した信号の包絡線強度に応じた基準側検出信号を出力する基準側検出回路と、
前記帰還側検出信号と前記基準側検出信号の差分に応じた前記利得制御信号を出力する比較回路と、
前記帰還側検出信号と前記基準側検出信号の前記差分から直流成分を除去する直流オフセット除去回路と、
を備えたことを特徴とするものである。

この発明によれば、デバイスの製造バラつきなどに起因する帰還経路の利得偏差によってもたらされるひずみ抑圧効果の制限を取り去り、よりひずみの少ない電力増幅を実現できるという効果がある。

この発明の実施の形態１によるひずみ補正回路を示す構成図 この発明の実施の形態１によるひずみ補正回路の動作を説明する図 この発明の実施の形態２によるひずみ補正回路の振幅比較器の回路を示す構成図 この発明の実施の形態３によるひずみ補正回路のループフィルタの回路を示す構成図 従来のひずみ補正回路を示す構成図 従来のひずみ補正回路の動作を説明する図

実施の形態１．
以下図面を用いて本発明の実施の形態１を説明する。
図１は実施の形態１に係るひずみ補正回路の構成を示す図である。図１において、１０１は振幅比較部、１０２は可変利得部、１０３は電力増幅部である電力増幅器、１０４は減衰部である減衰器、１０５は入力信号、１０６は出力信号、１０８はループフィルタであるローパスフィルタ、１０９は基準信号、１１０は帰還信号、１１１はそれぞれ帰還側検出回路と基準側検出回路である振幅検出回路、１１２は比較回路である振幅比較器、１１４は基準直流電圧信号端子である基準ＤＣ（Direct Current）信号端子、１１５はＤＣオフセットアンプ、である。ローパスフィルタ１０８とＤＣオフセットアンプ１１５とで直流オフセット除去回路を構成している。

電力増幅器１０３が、ＲＦ（Radio Frequency）の入力信号１０５を所定の利得だけ増幅して、ＲＦの出力信号１０６として出力することで、図１の回路は基本的な増幅器としての機能を実現する。そこに、可変利得部１０２と、帰還信号１１０の振幅調整を行う減衰器１０４と、振幅検出回路１１１、および振幅比較器１１２が配置され、これらが負帰還ループを構成している。

図２は、図１の回路の動作を説明するための図であり、１０７はひずみ成分、１１３は帰還信号の利得誤差量である。なお、図１と同一符号は同一又は相当部分を表す。

電力増幅器１０３に大信号が入力した時、電力増幅器１０３がひずみを発生すると、図２にモデル化するように、ひずみ成分１０７であるΔＥが電力増幅器１０３の出力に混入する。このひずみ成分１０７は、入力信号１０５を分岐したものである基準信号１０９には存在しない。帰還信号１１０は、電力増幅器１０３の出力信号を一部分岐したものであり、減衰器１０４を介して振幅比較部１０１に入力する。振幅比較部１０１において、基準信号１０９と帰還信号１１０は、それぞれ振幅検出回路１１１に入力し、それぞれの振幅が検出される。そしてそれぞれの振幅検出結果に基づき、振幅比較部１０１の振幅比較器１１２において、基準信号１０９と、ひずみ成分１０７を含む帰還信号１１０の振幅が比較される。振幅比較部１０１は、この比較結果に基づいて可変利得部１０２を制御する。可変利得部１０２は振幅比較器１１２からの制御信号に応じて利得が可変する可変利得回路である。このため、ひずみ成分１０７はループにより抑圧される。これが基本的なひずみ補正技術の動作である。

さらに本発明において特徴となる構成に関して説明する。図１に示すように、振幅比較器１１２の出力の一部は、ローパスフィルタ１０８を介して基準ＤＣ信号端子１１４に印加される基準ＤＣ信号の電圧と比較され、ＤＣ成分のみを増幅するＤＣオフセットアンプ１１５に接続されている。ＤＣオフセットアンプ１１５の出力は振幅比較器１１２に負帰還ループを構成するように入力される。この時のローパスフィルタ１０８の信号通過帯域は、入力信号１０５に用いられる信号帯域に比べて十分に低い値に設定される。このループは直流（ＤＣ）オフセット除去回路の構成であり、振幅比較器１１２の出力に現れるＤＣオフセット成分を抑圧する機能を持つ。

次に本発明による効果を、図２を用いて具体的に説明する。帰還経路の振幅調整を担う減衰器１０４の減衰量が、デバイスの製造バラつきにより変化した場合を考える。この減衰量のバラつきによる外乱を、誤差量１１３とモデル化する。この誤差量１１３を図に示すようにΔＥ１［ｄＢ］とする。この製造バラつきによる外乱も考慮した閉ループ時の利得は前述したように式（３）で示される。

Ｇｃｌｏｓｅ＝Ｇｏｐｅｎ
＋ΔＥ ・１／（１＋Ａ）
＋ΔＥ１・Ａ／（１＋Ａ） ・・・（３）
式（３）中のＧｃｌｏｓｅは閉ループ時の電力利得［ｄＢ］、Ｇｏｐｅｎは開ループ時の電力利得［ｄＢ］、ΔＥ［ｄＢ］は電力増幅器１０３のひずみ成分１０７、ΔＥ１［ｄＢ］は減衰器１０４の減衰量の誤差量、Ａ［真数］はループ利得である。

一般的な検出回路１１１の検出感度は、検出回路１１１への信号強度が低いほど、検出感度が落ちる傾向にある。このため、ループ利得Ａも信号強度に依存して変化することとなる。すなわち包絡線が時間的に変動するような変調波を扱う場合には、ループ利得Ａも時間的に変化する。このようにループ利得Ａが時間的に変動した場合の、閉ループ時の利得の振る舞いについて示す。説明を簡易にするために、信号強度が強い瞬間は前述の式（２）における検出感度Ｇｄｅｔ［Ｖ／ｄＢ］が無限大となり、信号強度が弱い瞬間は検出感度Ｇｄｅｔ［Ｖ／ｄＢ］がゼロとなると仮定をする。実際のＧｄｅｔはゼロにならない場合もあり、また実際には無限大とはならないが、ゼロや無限大になると仮定しても実際の回路の現象をよく説明することができる。この仮定により、式（２）からわかるように、ループ利得Ａも信号強度の強弱によって、ゼロと無限大の間を変化する。

式（３）中の右辺第３項は、製造バラつきに起因する誤差量ΔＥ１による利得変動量を意味する。この右辺第３項に注目すると、信号強度が弱い瞬間（検出感度＝ゼロ）には、ループ利得Ａがゼロとなるため、第３項はゼロとなる。また、信号強度が強い瞬間（検出感度＝無限大）には、ループ利得Ａが無限大となるため、第３項はΔＥ１となる。したがって、式（３）中の右辺第３項は、信号強度の時間的変動によって、ΔＥ１からゼロまでの利得変動を引き起こす。よってこれが、あらたなひずみ要因となってしまう。このことは、本来のひずみ補正技術の効果を制限することにつながる。

しかしながら、本発明に示すＤＣオフセット除去ループにより振幅比較器１１２の出力電圧は常に基準ＤＣ信号端子１１４の電圧と等しくなるように制御される。すなわち、誤差量ΔＥ１によらずに、可変利得部１０２の通過利得は、基準ＤＣ信号端子１１４に印加する基準ＤＣ信号によって決定される。このことは、式（３）中でいうところの、誤差量であるΔＥ１が、直流オフセット除去回路によって吸収されることを意味する。すなわち、誤差量ΔＥ１が見かけ上ゼロになることと等価である。したがって、式（３）の右辺第３項で示される時間的変動による新たなひずみ混入が、本実施例により解消され、誤差量ΔＥ１による従来の問題点を解決することが可能となる。

以上のように、本発明の実施の形態１のひずみ補正回路によれば、デバイスの製造バラつきに起因する帰還経路の利得偏差によってもたらされるひずみ抑圧効果の制限を取り去ることができ、ひずみの少ない電力増幅を得ることができる効果がある。

なお、本実施の形態１の動作の説明では、減衰器１０４の減衰量が、デバイスの製造バラつきにより変化した場合を考えて説明を行ったが、減衰器１０４以外による製造バラつきであっても、本発明の効果が同様に得られる。
振幅比較器（コンパレータ）１１２の電圧利得、可変利得部１０２の感度、検出回路１０８の検出感度など、帰還ループ内における任意の箇所に振幅誤差が発生した場合であっても、同様の動作が得られる。

本実施の形態１に示した可変利得部１０２は、必ずしも信号を増幅するものでなくてもよい。可変する利得は負の利得、すなわち減衰量であってもよい。この場合は信号の減衰量が可変となる。このように可変利得部１０２は、制御信号に応じて利得が可変する回路であれば、その利得は、正の利得であっても負の利得であっても、両者を共に含むものであってもよい。

また、本実施の形態１に示した減衰器１０４は必ずしも設ける必要はない。ひずみ補正回路が、振幅比較器１１２に入力する基準信号１０９と帰還信号１１０の検出信号が同レベルになるように制御されればよいので、減衰器１０４以外の箇所でレベルを調整することもでき、また特段の調整手段を設けなくてもあらかじめ同レベルになるような設計を行うこともできる。

実施の形態２．
以下図面を用いて本発明の実施の形態２を説明する。
本実施の形態２のひずみ補正回路の全体構成は図１と同様のものである。本実施の形態２のひずみ補正ループにおけるＤＣオフセット除去ループのトランジスタレベルでの回路図を図３に示す。

図３は、図１中の振幅比較器１１２、ローパスフィルタ１０８、基準ＤＣ信号端子１１４、ＤＣオフセットアンプ１１５を、トランジスタレベルでの回路図にしたものである。図３の回路は、一般的なＤＣオフセット除去の回路構成をベースにしており、入力が差動で出力が単相となる振幅比較器のときの例である。ただし、ＤＣオフセット除去の機能があれば、他の回路構成でも構わない。図３において、２０１は電源、２０２はグランド（ＧＮＤ）、２０３はＮＭＯＳトランジスタ、２０４はＰＭＯＳトランジスタ、２０５は抵抗、２０６は可変容量、２０７は電流源、２０８は振幅比較器入力端子、２０９は振幅比較器出力端子、２１０は基準ＤＣ入力端子、２１１は振幅比較器、２１２はループフィルタであるローパスフィルタ、２１３はＤＣオフセットアンプ、である。

本実施の形態における図３の回路と、図１の回路との対応を取ると次のようになる。
振幅比較器２１１は振幅比較器１１２に対応し、ＤＣオフセットアンプ２１３はＤＣオフセットアンプ１１５に対応し、ローパスフィルタ２１２はローパスフィルタ１０８に対応する。基準ＤＣ入力端子２１０は基準ＤＣ信号端子１１４に対応し、振幅比較器出力端子２０９は振幅比較器１１２から可変利得部１０２に出力する端子に対応する。

また、２つの振幅比較器入力端子２０８は２つの振幅検出回路１１１から振幅比較器１１２に入力するそれぞれの入力端子に対応する。この際に、基準信号１０９に対応する端子と、帰還信号１１０に対応する端子との対応は、ひずみ補正のループに負帰還がかかる極性となるように適宜選べばよい。ＤＣオフセットアンプ１１５と振幅比較器２１１を接続する信号線のうち図２の最も上に示す信号線はＤＣオフセットアンプ１１５から振幅比較器１１２に帰還する信号線に対応する。図１においては、この信号線は２本であり、図３においては１本であり、この点が異なっているが、図３の回路を変形して、帰還信号線を図１のように２本とすることもできる。帰還信号線が１本でも２本でも、どちらの回路を用いてもよい。

図３において、可変容量２０６は、抵抗２０５とともにローパスフィルタ２１２を形成する。ここで、可変容量２０６の容量値を変えることでローパスフィルタ２１２のカットオフ周波数を変更することができる。ローパスフィルタのカットオフ周波数を変更することで、ＤＣオフセット除去ループ全体として形成される１次のハイパスフィルタ特性のカットオフ周波数も変更される。

本ひずみ補正ループが変調波を扱う場合は、ひずみ成分も時間的に変動する。このひずみ成分の内で周波数成分が低いものは、結果としてこのハイパスフィルタ特性によって抑圧されてしまう。すなわち、低周波で発生するひずみ成分に対しては、ひずみ補正ループが効かない可能性がある。そこで、カットオフ周波数が十分に低くなるようにローパスフィルタのカットオフ周波数を下げることが望ましい。

しかしながら、カットオフ周波数を下げることは、ハイパスフィルタとしての時間的な過渡応答速度を下げてしまう。この悪影響がでる一つの例として、扱う変調波が時分割にオンとオフを繰り返すような変調方式がある。この場合、本来急峻に立ち上がるべき信号の立ち上がり時間に影響を与えてしまい、通信信号の品質の劣化につながる。

そこで、カットオフ周波数を可変とできるように、図３中に示すように、容量を可変容量２０６とする。これにより、例えば変調波がオフ状態からオン状態となり、急峻な立ち上がりが必要な場合には、可変容量２０６の容量値を小さくして時定数を減らし、カットオフ周波数を高くして、ループの応答速度を早める。一方で、一定時間後には可変容量２０６の容量を大きくして、ループを安定させる。

以上の説明では簡単のため、可変容量２０６の容量値を２段階に切り替えるようにしたが、必要に応じてより多段階に切り替えても効果がある。このようにＤＣオフセット除去ループの応答速度を可変にすることにより、ＤＣオフセット除去ループの応答速度が遅いために、信号の立ち上がりが遅くなるという課題を解消できる。

なお、以上の実施の形態では、ローパスフィルタ２１２を１次のフィルタとし、ＤＣオフセット除去ループ全体として形成されるハイパスフィルタ特性も１次となるものを示したが、本発明ではこれに限らず、ＤＣオフセット除去ループに負帰還がかかる条件を満たせば、任意の次数の特性を有していてもよい。

実施の形態３．
以下に、図面を用いて本発明の実施の形態３を説明する。
本実施の形態３のひずみ補正回路の全体構成は図１と同様のものである。本実施の形態では、ループフィルタ１０８の構成が変わる。実施の形態３に適用されるループフィルタ１０８の回路構成を図４に示す。図４において、３０１は抵抗、３０２は容量、３０３はグランド、３０４はスイッチ、である。

ループフィルタ１０８は、スイッチ３０４を設けることにより、任意のタイミングでＯＮとＯＦＦが切り替え可能である。スイッチ３０４は外部信号によってＯＮとＯＦＦを切り替えることができる。スイッチ３０４がＯＮの時には通常のＤＣオフセット除去動作を行う。また、ＯＦＦ時にはＤＣオフセット除去動作を停止しつつ、容量３０２にＯＮ時の電圧を保持することができる。

このように、スイッチ３０４を設けることにより、一時的にＤＣオフセット除去のループを遮断し、ＤＣオフセット除去動作を停止することができる。また、容量３０２を設けることにより、ＤＣオフセット除去動作が一時的に停止されても、比較回路の出力信号のＤＣ電位を保持することができる。

したがって、本構成をとることで、ひずみ補正ループにおける、振幅比較器１１２のＤＣオフセットは除去しつつ、低周波で混入するひずみ成分にもループ動作によるひずみ抑圧を適用することが可能となる。

実施の形態４．
以下に、図１を用いて本発明の実施の形態４を説明する。
例えば基準ＤＣ信号端子１１４から印加する基準ＤＣ信号の電圧を外部から制御可能とする。図１中のＤＣオフセット除去ループはその基本動作として、振幅比較器１１２の出力ＤＣ電位が基準ＤＣ信号１１４の電位に等しくなる点で収束する。したがって、基準ＤＣ信号の電圧を変化することにより、可変利得部１０２への制御信号が変化するため、可変利得部１０２の利得が変化する。よって、追加の可変利得部を用いずに、入力信号１０５から出力信号１０６への通過利得を制御することができる。

このように、基準ＤＣ信号端子１１４に印加する基準ＤＣ信号の電圧を変化することにより、電力増幅器１０３からの出力電力を変化させることができる。この機能は、パワーコントロールなど、電力増幅器１０３の出力電力を、用途や電波状況に応じて制御する場合において有効となる。

以上のように本発明によるひずみ補正回路では、デバイスの製造バラつきなどに起因する帰還経路の利得偏差によってもたらされるひずみ抑圧効果の制限を取り去り、よりひずみの少ない電力増幅を実現できるという効果がある。

１０１ 振幅比較部、１０２ 可変利得部、１０３ 電力増幅器、１０４ 減衰器、１０５ 入力信号、１０６ 出力信号、１０７ ひずみ成分、１０８ ローパスフィルタ（ループフィルタ）、１０９ 基準信号、１１０ 帰還信号、１１１ 振幅検出回路（振幅検出器）、１１２ 振幅比較器、１１３ 帰還信号の利得誤差量、１１４ 基準ＤＣ信号、１１５ ＤＣオフセットアンプ、２０１ 電源、２０２ ＧＮＤ、２０３ ＮＭＯＳトランジスタ、２０４ ＰＭＯＳトランジスタ、２０５ 抵抗、２０６ 可変容量、２０７ 電流源、２０８ 振幅比較器入力端子、２０９ 振幅比較器出力端子、２１０ 基準ＤＣ入力端子、２１１ 振幅比較器、２１２ ループフィルタ、２１３ ＤＣオフセットアンプ、３０１ 抵抗、３０２ 容量、３０３ ＧＮＤ、３０４ スイッチ、４０１ 振幅比較部、４０２ 可変利得部、４０３ 電力増幅器、４０４ 減衰器、４０５ 入力信号、４０６ 出力信号、４０７ ひずみ成分、４０８ 検出回路（振幅検出器）、４０９ 基準信号、４１０ 帰還信号、４１２ コンパレータ（振幅比較器）、４１３ 帰還信号の利得誤差量

Claims (5)

1. 利得制御信号に応じて入力信号を増幅または減衰する可変利得部と、
   前記可変利得部の出力を増幅する電力増幅部と、
   前記電力増幅部の出力の一部を分岐した信号の包絡線強度に応じた帰還側検出信号を出力する帰還側検出回路と、
   前記入力信号の一部を分岐した信号の包絡線強度に応じた基準側検出信号を出力する基準側検出回路と、
   前記帰還側検出信号と前記基準側検出信号の差分に応じた前記利得制御信号を出力する比較回路と、
   前記帰還側検出信号と前記基準側検出信号の前記差分から直流成分を除去する直流オフセット除去回路と、
   を備えたことを特徴とするひずみ補正回路。
2. 前記入力信号の一部を分岐した信号を減衰する減衰部を備えたことを特徴とする請求項１に記載のひずみ補正回路。
3. 前記直流オフセット除去回路は、直流成分除去におけるカットオフ周波数を変化させることができる、
   ことを特徴とする請求項１または請求項２に記載のひずみ補正回路。
4. 前記直流オフセット除去回路は、外部信号によって直流成分除去動作が停止可能であり、前記直流成分除去動作の停止時に前記比較回路の出力信号の直流電位が前記直流成分除去動作の停止前の値に保持される、
   ことを特徴とする請求項１から請求項３のいずれか１項に記載のひずみ補正回路。
5. 前記直流オフセット除去回路は、前記比較回路の出力信号の直流電位を変化させるための基準直流電圧信号端子を備える、
   ことを特徴とする請求項１から請求項４のいずれか１項に記載のひずみ補正回路。

Images