KR102029554B1 - 엔벨로프 바이어스 회로 및 파워 증폭 장치 - Google Patents

엔벨로프 바이어스 회로 및 파워 증폭 장치 Download PDF

Info

Publication number
KR102029554B1
KR102029554B1 KR1020170178413A KR20170178413A KR102029554B1 KR 102029554 B1 KR102029554 B1 KR 102029554B1 KR 1020170178413 A KR1020170178413 A KR 1020170178413A KR 20170178413 A KR20170178413 A KR 20170178413A KR 102029554 B1 KR102029554 B1 KR 102029554B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
control signal
vcc
operating voltage
Prior art date
Application number
KR1020170178413A
Other languages
English (en)
Other versions
KR20190045791A (ko
Inventor
하종옥
김정훈
조병학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/993,971 priority Critical patent/US10505498B2/en
Priority to JP2018116339A priority patent/JP6798086B2/ja
Priority to CN201811092328.5A priority patent/CN109698677B/zh
Publication of KR20190045791A publication Critical patent/KR20190045791A/ko
Application granted granted Critical
Publication of KR102029554B1 publication Critical patent/KR102029554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로는, 제1 제어신호에 응답하여, 제1 입력단을 통해 입력되는 ET 동작 전압과 제2 입력단을 통해 입력되는 RF 신호에서 검출한 엔벨로프 신호중에서 하나를 선택하여 검출 신호를 출력하는 검출 회로; 상기 검출 회로로부터 입력되는 상기 검출 신호를 증폭하여 증폭 신호를 출력하는 증폭 회로; 및 상기 증폭 회로로부터 입력되는 증폭 신호에 기초해서 ET 바이어스 전류를 생성하는 바이어스 출력 회로; 를 포함한다.

Description

엔벨로프 바이어스 회로 및 파워 증폭 장치{ENVELOPE BIAS CIRCUIT AND POWER AMPLIFYING APPARATUS}
본 발명은 엔벨로프 바이어스 회로 및 파워 증폭 장치에 관한 것이다.
일반적으로, PAM(Power Amplifyer Module)의 전류 소모를 줄이기 위한 방법으로, APT (Average Power Tracking) 또는 ET (Envelope Tracking)가 이용될 수 있다.
APT 방법은 평균 출력 파워에 따라 전원전압(VCC)을 조절하여 효율을 높이는 방법이고, ET (Envelope Tracking)는 RF 신호의 엔벨로프(envelope)에 따라 PA의 전원 전압을 제어하여 효율을 높이는 방법이다.
ET 방법은 RF 신호중 진폭이 작은 부분에 대해서는 PA 전원 전압을 낮추어 평균적인 전류 소모를 줄이고, 반대로 RF 신호중 진폭이 큰 부분에 대해서는 PA 전원 전압을 높여 선형성이 열화 되지 않도록 하는 방법이다.
또한, APT 방법은 일정 시간 동안의 엔벨로프 신호(Envelope Signal)의 평균 값을 추종하는 VCC를 제공하는 방법이고, 이에 비해, ET 방법은 엔벨로프 신호의 순시치를 추종하는 VCC를 제공하므로, 이를 위한 ET 모듈레이터(modulator)가 별로도 필요하다.
한편, 기존의 파워 증폭 장치는 전류의 소모를 줄이기 위해 ET 바이어스 회로를 포함할 수 있는데, 기존의 ET 바이어스 회로는 RF 신호의 엔벨로프에 기초하는 구조로 이루어져 있거나, 또는 ET 동작 전압(ET_VCC)에 기초해서 ET 바이어스 신호를 제공하는 구조로 이루어져 있다.
그런데, 기존 ET 바이어스 회로에서는, RF 신호의 엔벨로프 및 ET 동작 전압(ET VCC)을 모두 이용할 수 없기 때문에, 다양한 구조로 구현되는 다양한 파워 증폭 장치에 대한 적용범위가 제한적이라는 문제점이 있다.
일본 공개특허 제2015-185863호 공보
본 발명의 일 실시 예는, RF 신호의 엔벨로프 또는 ET 동작 전압중 하나를 선택적으로 이용하여 파워 증폭기(PA) (Power Amplifier)의 바이어스 신호를 제공할 수 있는 엔벨로프 바이어스 회로 및 파워 증폭 장치를 제공한다.
본 발명의 일 실시 예에 따르면, 제1 제어신호에 응답하여, 제1 입력단을 통해 입력되는 ET 동작 전압과 제2 입력단을 통해 입력되는 RF 신호에서 검출한 엔벨로프 신호중에서 하나를 선택하여 검출 신호를 출력하는 검출 회로; 상기 검출 회로로부터 입력되는 상기 검출 신호를 증폭하여 증폭 신호를 출력하는 증폭 회로; 및 상기 증폭 회로로부터 입력되는 증폭 신호에 기초해서 ET 바이어스 전류를 생성하는 바이어스 출력 회로; 를 포함하는 엔벨로프 트래킹 바이어스 회로가 제안된다.
상기 검출 회로는, 상기 제1 제어신호의 VCC 제어신호에 응답하여, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 증폭하여 증폭된 ET 동작 전압을 제공하는 ET VCC 검출 회로; 및 상기 제1 제어신호의 RF 제어신호에 응답하여, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 엔벨로프를 검출하여 엔벨로프 신호를 제공하는 RF 엔벨로프 검출 회로; 를 포함할 수 있다.
상기 ET VCC 검출 회로는, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 반전 증폭 회로; 를 포함할 수 있다.
상기 ET VCC 검출 회로는, 상기 제1 입력단에 접속되어, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 기설정된 크기로 감쇄시키는 제1 감쇄기; 상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및 상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 비반전 증폭하고, 상기 VCC 제어신호의 제2 VCC 제어신호에 응답하여 상기 비반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제2 비반전 증폭 회로; 를 포함할 수 있다.
상기 ET VCC 검출 회로는, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및 기준 동작 전압을 버퍼링하고, 상기 제1 VCC 제어신호에 응답하여 상기 기준 동작 전압의 출력을 스위칭하는 버퍼 회로; 를 포함할 수 있다.
상기 RF 엔벨로프 검출 회로는, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로를 포함하는 정류 회로; 및 상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로를 포함하는 버퍼 회로; 를 포함할 수 있다.
상기 RF 엔벨로프 검출 회로는, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로와, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 파지티브 엔벨로프를 검출하는 파지티브 정류회로를 포함하는 정류 회로; 및 상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로와, 상기 파지티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제2 버퍼드 스위치 회로를 포함하는 버퍼 회로; 를 포함할 수 있다.
또한, 본 발명의 일 실시 예에 따르면, 파워 증폭기; 제1 제어신호에 응답하여, 제1 입력단을 통해 입력되는 ET 동작 전압과 제2 입력단을 통해 입력되는 RF 신호에서 검출한 엔벨로프 신호중에서 하나를 선택하여 검출 신호를 출력하는 검출 회로; 상기 검출 회로로부터 입력되는 상기 검출 신호를 증폭하여 증폭 신호를 출력하는 증폭 회로; 및 상기 증폭 회로로부터 입력되는 증폭 신호에 기초해서 ET 바이어스 전류를 생성하여 상기 파워 증폭기에 공급하는 바이어스 출력 회로; 를 포함하는 파워 증폭 장치가 제안된다.
상기 검출 회로는, 상기 제1 제어신호의 VCC 제어신호에 응답하여, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 증폭하여 증폭된 ET 동작 전압을 제공하는 ET VCC 검출 회로; 및 상기 제1 제어신호의 RF 제어신호에 응답하여, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 엔벨로프를 검출하여 엔벨로프 신호를 제공하는 RF 엔벨로프 검출 회로; 를 포함할 수 있다.
상기 ET VCC 검출 회로는, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 반전 증폭 회로; 를 포함할 수 있다.
상기 ET VCC 검출 회로는, 상기 제1 입력단에 접속되어, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 기설정된 크기로 감쇄시키는 제1 감쇄기; 상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및 상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 비반전 증폭하고, 상기 VCC 제어신호의 제2 VCC 제어신호에 응답하여 상기 비반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제2 비반전 증폭 회로; 를 포함할 수 있다.
상기 ET VCC 검출 회로는, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및 기준 동작 전압을 버퍼링하고, 상기 제1 VCC 제어신호에 응답하여 상기 기준 동작 전압의 출력을 스위칭하는 버퍼 회로; 를 포함할 수 있다.
상기 RF 엔벨로프 검출 회로는, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로를 포함하는 정류 회로; 및 상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로를 포함하는 버퍼 회로; 를 포함할 수 있다.
상기 RF 엔벨로프 검출 회로는, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로와, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 파지티브 엔벨로프를 검출하는 파지티브 정류회로를 포함하는 정류 회로; 및 상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로와, 상기 파지티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제2 버퍼드 스위치 회로를 포함하는 버퍼 회로; 를 포함할 수 있다.
본 발명의 일 실시 예에 의하면, RF 신호의 엔벨로프 또는 ET VCC중 하나를 선택적으로 이용하여 파워 증폭기(PA) (Power Amplifier)의 바이어스 신호를 제공할 수 있으므로, 파워 증폭기(PA) 특성에 적합한 ET 바이어스를 제공할 수 있다.
이와 같이 RF 신호와 ET VCC를 모두 사용 가능할 수 있어서 범용성이 넓고, ET 바이어스 신호의 전류 또는 전압으로 제공할 수 있도록 설계하여 파워 증폭기(PA)IC에서 적용 범위가 확대될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제1 실시 예를 보이는 도면이다.
도 2는 본 발명의 일 실시 예에 따른 파워 증폭 장치의 블록 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 검출 회로의 일 예시도이다.
도 4는 도 3의 ET VCC 검출 회로의 일 예시도이다.
도 5는 도 3의 ET VCC 검출 회로의 다른 일 예시도이다.
도 6은 도 3의 ET VCC 검출 회로의 다른 일 예시도이다.
도 7은 도 3의 RF 엔벨로프 검출 회로의 일 예시도이다
도 8은 도 3의 RF 엔벨로프 검출 회로의 다른 일 예시도이다
도 9는 도 8의 RF 엔벨로프 검출 회로의 신호 파형 예시도이다.
도 10은 ET VCC 검출 회로 및 RF 엔벨로프 검출 회로의 입력 및 출력신호 파형 예시도이다.
도 11은 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제2 실시 예를 보이는 도면이다.
도 12는 도 11의 엔벨로프 트래킹 바이어스 회로의 신호 파형 예시도이다.
도 13은 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제3 실시 예를 보이는 도면이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제1 실시 예를 보이는 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로는, 파워 증폭기(50)에 ET 바이어 신호를 제공하기 위해, 검출 회로(100), 증폭 회로(200) 및 바이어스 출력 회로(300)를 포함할 수 있다. 상기 엔벨로프 트래킹 바이어스 회로는, 바이어스 제어 회로(400)를 더 포함할 있다.
도 2는 본 발명의 일 실시 예에 따른 파워 증폭 장치의 블록 예시도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 파워 증폭 장치는, 파워 증폭기(50), 검출 회로(100), 증폭 회로(200), 및 바이어스 출력 회로(300)를 포함할 수 있다. 도 1 및 도 2를 참조하면, 상기 파워 증폭 장치는, 바이어스 제어 회로(400) 및 엔벨로프 모듈레이터(500)를 더 포함할 있다.
상기 바이어스 제어 회로(400)는, 파워 증폭기(50)(PA)의 특성 파라메타를 포함하고, 상기 특성 파라메타에 기초하여 상기 제1 제어신호(SC1)를 제공할 수 있거나, 상기 제1 제어신호(SC1) 및 상기 제2 제어신호(SC2)를 제공할 수 있거나, 상기 제1 제어신호(SC1), 상기 제2 제어신호(SC2) 및 상기 제3 제어신호(SC3)를 제공할 수 있다.
상기 제1 제어신호(SC1)는 RF신호 모드 또 ET_VCC 모드중 하나의 모드를 선택하기 위한 제어신호가 될 수 있다. 상기 제2 제어신호(SC2)는 이득 제어 신호가 될 수 있고, 차동 신호 또는 싱글 신호를 선택하기 위한 제어신호일 수 있다. 상기 제3 제어신호(SC3)는 바이어스 신호의 레벨을 조절하기 위한 제어신호가 될 수 있다.
일 예로, 상기 특성 파라메타는 파워 증폭기(PA)의 동작 특성에 따라 결정될 수 있으며, 해당 파워 증폭기의 동작 특성은, 해당 파워 증폭 회로에 대한 주파수 밴드, 이득, 출력파워, 밴드폭 및 파워 모드중 적어도 하나가 될 수 있다
상기 검출 회로(100)는, 제1 제어신호(SC1)에 응답하여, 제1 입력단(IN1)을 통해 입력되는 ET 동작 전압(ET_VCC)과 제2 입력단(IN2)을 통해 입력되는 RF 신호(SRF)에서 검출한 엔벨로프 신호중에서 하나를 선택하여 검출 신호(S100)를 출력할 수 있다. 일 예로, 상기 검출 회로(100)는, RF 신호(SRF) 및 ET 동작 전압(ET_VCC)을 동시에 입력받는 경우에는 둘 중에서 하나를 선택할 수 있거나, RF 신호(SRF) 및 ET 동작 전압(ET_VCC)중에서 어느 하나를 입력받을 수 있다.
상기 증폭 회로(200)는, 상기 검출 회로(100)로부터 입력되는 상기 검출 신호(S100)를 증폭하여 증폭 신호(S200)를 출력할 수 있다. 일 예로, 상기 증폭 회로(200)는, 상기 바이어스 제어 회로(400)로부터의 제2 제어신호(SC2)에 응답하여 증폭 이득을 가변하여, 상기 검출 신호(S100)를 가변된 증폭 이득을 이용하여 차동 증폭할 수 있다. 일 예로, 상기 증폭 회로(200)가 직류 옵셋 제거 회로를 포함할 수 있고, 이 경우에는 상기 검출 신호(S100)의 직류 옵셋을 제거할 수 있다.
상기 바이어스 출력 회로(300)는, 상기 증폭 회로(200)로부터 입력되는 증폭 신호(S200)에 기초해서 ET 바이어스 전류(Iet_bias)를 생성할 수 있다. 일 예로, 상기 바이어스 출력 회로(300)는, 상기 바이어스 제어 회로(400)로부터의 제3 제어신호(SC3)에 응답하여, 상기 증폭 신호(S200)에 기초하여 전류 소싱 또는 전류 싱킹을 통해 조절된 ET 바이어스 전류(Iet_bias) 또는 ET 바이어스 전압(Vet_bias)을 생성할 수 있다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 파워 증폭 장치는, RF 신호(SRF)와 엔벨로프 모듈레이터(500)에서 제공되는 ET 동작 전압(ET_VCC)을 동시에 검출 회로(100)를 포함할 수 있다. 일 예로, 엔벨로프 모듈레이터(500)를 포함하지 않는 경우에는 RF 신호(SRF)를 제공받는 검출 회로(100)를 포함할 수 있다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 검출 회로의 일 예시도이다.
도 3을 참조하면, 상기 검출 회로(100)는, ET VCC 검출 회로(110) 및 RF 엔벨로프 검출 회로(120)를 포함할 수 있다.
상기 ET VCC 검출 회로(110)는, 상기 제1 제어신호(SC1)의 VCC 제어신호(EN_VCC)에 응답하여, 상기 제1 입력단(IN1)을 통해 입력되는 상기 ET 동작 전압(ET_VCC)을 증폭하여 증폭된 ET 동작 전압(S110)을 검출 신호(S100)로서 제공할 수 있다. 일 예로, 엔벨로프 모듈레이터(500)를 사용하는 파워 증폭 장치(도 2 참조)인 경우, 상기 ET VCC 검출 회로(110)는, 상기 엔벨로프 모듈레이터(500)에서 파워 증폭기(50)(PA)로 제공되는 ET 동작 전압(ET_VCC)을 입력받을 수 있다.
상기 RF 엔벨로프 검출 회로(120)는, 상기 제1 제어신호(SC1)의 RF 제어신호(EN_RF)에 응답하여, 상기 제2 입력단(IN2)을 통해 입력되는 상기 RF 신호(SRF)에서 엔벨로프를 검출하여 엔벨로프 신호(S120)를 검출 신호(S100)로서 제공할 수 있다. 일 예로, 상기 RF 신호(SRF)는 파워 증폭기(50)에 입력되는 RF 신호 또는 파워 증폭기(50)에서 출력되는 RF 신호가 될 수 있다.
도 3과 관련해서, 상기 바이어스 제어 회로(400)는 상기 제1 제어신호(SC1)에 포함된 VCC 제어신호(EN_VCC) 및 RF 제어신호(EN_RF)를 제공할 수 있고, 예를 들어, RF신호 모드일 경우에는 액티브 레벨의 RF 제어신호(EN_RF)를 제공할 수 있고, ET_VCC 모드일 경우에는 액티브 상태의 VCC 제어신호(EN_VCC)를 제공할 수 있다.
도 4는 도 3의 ET VCC 검출 회로의 일 예시도이다.
도 4를 참조하면, 상기 ET VCC 검출 회로(110)는 반전 증폭 회로(111)를 포함할 수 있다.
상기 반전 증폭 회로(111)는, 상기 제1 입력단(IN1)을 통해 입력되는 상기 ET 동작 전압(ET_VCC)을 반전 증폭하고, 상기 VCC 제어신호(EN_VCC)에 응답하여 상기 반전 증폭된 ET 동작 전압(S110)의 출력을 스위칭할 수 있다.
일 예로, 상기 반전 증폭 회로(111)는 제1 연산증폭기(A11), 제1 스위치(SW11) 및 두 저항(R11,R12)을 포함할 수 있다. 상기 두 저항(R11,R12)중 하나의 저항(R11)은 상기 제1 연산증폭기(A11)의 반전 입력단에 접속되고, 상기 두 저항(R11,R12)중 다른 하나의 저항(R12)은 상기 제1 연산증폭기(A11)의 반전 입력단과 상기 제1 연산증폭기(A11)의 출력단 사이에 접속되고, 두 저항(R11,R12)은 상기 제1 연산증폭기(A11)의 반전 증폭 이득(-R12/R11)을 결정한다.
상기 제1 연산증폭기(A11)는 비반전 입력단으로 기준 전압(REF_VCC)을 입력받고, 반전 입력단으로 입력되는 ET 동작 전압(ET_VCC)을 상기 반전 증폭 이득으로 반전 증폭하여 상기 반전 증폭된 ET 동작 전압(S110)을 제1 연산증폭기(A11)의 출력단을 통해 출력할 수 있다.
상기 제1 스위치(SW11)는 제1 연산증폭기(A11)의 출력단에 접속되어, 상기 VCC 제어신호(EN_VCC)에 응답하여 온상태(예, ET_VCC 모드) 또는 오프상태(예, RF신호 모드)로 될 수 있고, 제1 스위치(SW11)가 온상태일 경우 상기 반전 증폭된 ET 동작 전압(S110)을 출력할 수 있고, 제1 스위치(SW11)가 오프상태일 경우 상기 반전 증폭된 ET 동작 전압(S110)을 출력하지 않을 수 있다.
도 5는 도 3의 ET VCC 검출 회로의 다른 일 예시도이다.
도 5를 참조하면, 상기 ET VCC 검출 회로(110)는, 제1 감쇄기(112), 제1 반전 증폭 회로(113) 및 제2 비반전 증폭 회로(114)를 포함할 수 있다.
상기 제1 감쇄기(112)는, 상기 제1 입력단(IN1)에 접속되어, 상기 제1 입력단(IN1)을 통해 입력되는 상기 ET 동작 전압(ET_VCC)을 기설정된 크기로 감쇄시킬 수 있다. 일 예로, 상기 ET VCC 검출 회로(110)는, 비교적 큰 전압레벨의 상기 ET 동작 전압(ET_VCC)을 입력받게 되므로 제1 감쇄기(112)를 통해 후단에서 왜곡없이 처리 가능한 전압레벨로 감쇄시킬 필요가 있다.
상기 제1 반전 증폭 회로(113)는, 상기 제1 감쇄기(112)를 통한 입력되는 ET 동작 전압(ET_VCC)을 반전 증폭하고, 상기 VCC 제어신호(EN_VCC)의 제1 VCC 제어신호(EN_VCC1)에 응답하여 상기 반전 증폭된 ET 동작 전압(S110_1)의 출력을 스위칭할 수 있다.
일 예로, 상기 제1 반전 증폭 회로(113)는 제1 연산증폭기(A11), 제1 스위치(SW11) 및 두 저항(R11,R12)을 포함할 수 있다. 상기 제1 반전 증폭 회로(113)는 도 4에 도시된 반전 증폭 회로(111)와 동일한 동작을 수행하여, 상기 반전 증폭된 ET 동작 전압(S110_1)을 출력하거나, 상기 반전 증폭된 ET 동작 전압(S110_1)을 출력하지 않을 수 있다.
상기 제2 비반전 증폭 회로(114)는, 상기 제1 감쇄기(112)를 통한 입력되는 ET 동작 전압(ET_VCC)을 비반전 증폭하고, 상기 VCC 제어신호(EN_VCC)의 제2 VCC 제어신호(EN_VCC2)에 응답하여 상기 비반전 증폭된 ET 동작 전압(S110_2)의 출력을 스위칭할 수 있다.
일 예로, 상기 비반전 증폭 회로(114)는 제2 연산증폭기(A12), 제2 스위치(SW12) 및 두 저항(R13,R14)을 포함할 수 있다. 상기 두 저항(R13,R14)중 하나의 저항(R13)은 상기 제2 연산증폭기(A12)의 반전 입력단에 접속되고, 상기 두 저항(R11,R12)중 다른 하나의 저항(R14)은 상기 제2 연산증폭기(A12)의 반전 입력단과 상기 제2 연산증폭기(A12)의 출력단 사이에 접속되고, 두 저항(R13,R14)은 상기 제2 연산증폭기(A12)의 비반전 증폭 이득(1+R14/R13)을 결정한다.
상기 제2 연산증폭기(A12)는 반전 입력단으로 기준 전압(REF_VCC)을 입력받고, 제1 감쇄기(112)를 통해 비반전 입력단으로 입력되는 ET 동작 전압(ET_VCC)을 상기 비반전 증폭 이득으로 비반전 증폭하여 상기 비반전 증폭된 ET 동작 전압(S110_2)을 제2 연산증폭기(A12)의 출력단을 통해 출력할 수 있다.
상기 제2 스위치(SW12)는 제2 연산증폭기(A12)의 출력단에 접속되어, 상기 제2 VCC 제어신호(EN_VCC2)에 응답하여 온상태 또는 오프상태로 될 수 있고, 제2 스위치(SW12)가 온상태일 경우 상기 비반전 증폭된 ET 동작 전압(S110_2)을 출력할 수 있고, 제2 스위치(SW12)가 오프상태일 경우 상기 비반전 증폭된 ET 동작 전압(S110_2)을 출력하지 않을 수 있다.
일 예로, 상기 반전 증폭된 ET 동작 전압(S110_1)과 상기 비반전 증폭된 ET 동작 전압(S110_2)은 위상이 서로 반대인 차동 전압 신호(differential voltage signal)가 될 수 있다. 예를 들어, 증폭 회로(200)가 차동 증폭 구조인 경우에는 상기 제1 제어신호(SC1)의 VCC 제어신호(EN_VCC)에 의해, 상기 반전 증폭된 ET 동작 전압(S110_1)과 상기 비반전 증폭된 ET 동작 전압(S110_2)이 모두 출력될 수 있고, 증폭 회로(200)가 싱글 증폭 구조인 경우에는 상기 반전 증폭된 ET 동작 전압(S110_1)과 상기 비반전 증폭된 ET 동작 전압(S110_2)중에서 어느 하나가 출력될 수 있다.
도 5와 관련해서, 상기 바이어스 제어 회로(400)는 상기 VCC 제어신호(EN_VCC)에 포함되는 제1 VCC 제어신호(EN_VCC1) 및 제2 VCC 제어신호(EN_VCC2)를 제공할 수 있다. 예를 들어, 싱글 모드일 경우에는 상기 제1 VCC 제어신호(EN_VCC1) 및 제2 VCC 제어신호(EN_VCC2)중 사전에 설정된 어느 하나의 신호를 액티브 레벨을 갖는 신호로 제공할 수 있고, 차동 모드일 경우에는 상기 제1 VCC 제어신호(EN_VCC1) 및 제2 VCC 제어신호(EN_VCC2) 각각을 액티브 레벨을 갖는 신호로 제공할 수 있다.
도 6은 도 3의 ET VCC 검출 회로의 다른 일 예시도이다.
도 6을 참조하면, 상기 ET VCC 검출 회로(110)는, 제1 반전 증폭 회로(115) 및 버퍼 회로(116)를 포함할 수 있다.
상기 제1 반전 증폭 회로(115)는, 상기 제1 입력단(IN1)을 통해 입력되는 상기 ET 동작 전압(ET_VCC)을 반전 증폭하고, 상기 VCC 제어신호(EN_VCC)의 제1 VCC 제어신호(EN_VCC1)에 응답하여 상기 반전 증폭된 ET 동작 전압(S110_1)의 출력을 스위칭할 수 있다.
상기 버퍼 회로(116)는, 기준 동작 전압(REF_VCC)을 버퍼링하고, 상기 제2 VCC 제어신호(EN_VCC2)에 응답하여 상기 기준 동작 전압(REF_VCC)의 출력을 스위칭할 수 있다.
일 예로, 상기 제1 반전 증폭 회로(115)는 제1 연산증폭기(A11), 제1 스위치(SW11) 및 두 저항(R11,R12)을 포함할 수 있다. 상기 제1 반전 증폭 회로(115)는 도 4에 도시된 반전 증폭 회로(111)와 동일한 동작을 수행하여, 상기 반전 증폭된 ET 동작 전압(S110_1)을 출력하거나, 상기 반전 증폭된 ET 동작 전압(S110_1)을 출력하지 않을 수 있다.
상기 버퍼 회로(116)는 상기 제2 VCC 제어신호(EN_VCC2)에 응답하여 기준 동작 전압(REF_VCC)을 출력할 수 있거나 출력하지 않을 수 있다. 일 예로, 상기 버퍼 회로(116)는 버퍼 증폭기(B11) 및 스위치(SW12)를 포함할 수 있다. 상기 버퍼 증폭기(B11)는 입력되는 기준 동작 전압(REF_VCC)을 버퍼 증폭기(B11)의 출력단으로 전달하고, 스위치(SW12)는 상기 제2 VCC 제어신호(EN_VCC2)에 응답하여 기준 동작 전압(REF_VCC)을 스위칭할 수 있다.
예를 들어, 증폭 회로(200)가 차동 증폭 구조인 경우에는 상기 제1 제어신호(SC1)의 VCC 제어신호(EN_VCC)에 의해, 상기 반전 증폭된 ET 동작 전압(S110_1)과 상기 기준 동작 전압(REF_VCC)이 모두 출력될 수 있고, 증폭 회로(200)가 싱글 증폭 구조인 경우에는 상기 기준 동작 전압(REF_VCC)은 출력되지 않고, 상기 반전 증폭된 ET 동작 전압(S110_1)만 출력될 수 있다.
도 6과 관련해서, 상기 바이어스 제어 회로(400)는 상기 VCC 제어신호(EN_VCC)에 포함되는 제1 VCC 제어신호(EN_VCC1) 및 제2 VCC 제어신호(EN_VCC2)를 제공할 수 있다. 예를 들어, 싱글 모드일 경우에는 상기 제1 VCC 제어신호(EN_VCC1)를 액티브 레벨을 갖는 신호로 제공할 수 있고, 차동 모드일 경우에는 상기 제1 VCC 제어신호(EN_VCC1) 및 제2 VCC 제어신호(EN_VCC2) 각각을 액티브 레벨을 갖는 신호로 제공할 수 있다.
도 7은 도 3의 RF 엔벨로프 검출 회로의 일 예시도이다.
도 7을 참조하면, 상기 RF 엔벨로프 검출 회로(120)는, 네가티브 정류회로(121_1)를 포함하는 정류 회로(121)와, 제1 버퍼드 스위치 회로(122_1)를 포함하는 버퍼 회로(122)를 포함할 수 있다.
상기 네가티브 정류회로(121_1)는, 상기 제2 입력단(IN2)을 통해 입력되는 상기 RF 신호(SRF)에서 네가티브 엔벨로프를 검출할 수 있다. 일 예로, 네가티브 정류회로(121_1)는, 제2 입력단(IN2)에 접속된 직류 블록킹 커패시터(CC1)와, 상기 직류 블록킹 커패시터(CC1)에 접속된 캐소드를 갖고 네가티브 정류를 수행하는 제1 다이오드(D11)와, 상기 제1 다이오드(D11)의 애노드와 상기 버퍼 회로(122)의 입력단 사이에 접속된 저항(R22)과, 저항(R22)과 상기 버퍼 회로(122)의 입력단 사이의 접속노드와 바이어스 전압(VBIAS) 단자 사이에 접속된 저항(R22)과, 저항(R22)과 상기 버퍼 회로(122)의 입력단 사이의 접속노드와 접지 사이에 접속된 커패시터(C12)와, 상기 제1 다이오드(D11)의 애노드와 접지 사이에 접속된 커패시터(C11)와, 상기 제1 다이오드(D11)의 캐소드와 접지 사이에 접속된 저항(R24)을 포함할 수 있다.
상기 제1 버퍼드 스위치 회로(122_1)는, 상기 네가티브 정류회로(121_1)에서 출력되는 신호를 버퍼링 및 스위칭할 수 있다. 일 예로, 상기 제1 버퍼드 스위치 회로(122_1)는 상기 네가티브 정류회로(121_1)와 버퍼 회로(122)의 출력단 사이에 접속된 제1 비반전 버퍼(B21)와 제1 버퍼 스위치(SW21)를 포함할 수 있고, 상기 제1 비반전 버퍼(B21)는 네가티브 정류회로(121_1)로부터 입력되는 네가티브 엔벨로프 신호를 상기 제1 비반전 버퍼(B21)의 출력단으로 전달하고, 상기 제1 버퍼 스위치(SW21)는 상기 RF 제어신호(EN_RF)의 제1 RF 제어신호(EN_RF1)에 응답하여, 상기 제1 비반전 버퍼(B21)로부터의 네가티브의 엔벨로프 신호(S120)를 스위칭할 수 있다.
도 7과 관련해서, 상기 바이어스 제어 회로(400)는 상기 RF 제어신호(EN_RF)에 포함되는 제1 RF 제어신호(EN_RF1)를 제공할 수 있다. 예를 들어, RF신호 모드일 경우에는 상기 제1 RF 제어신호(EN_RF1)를 액티브 레벨을 갖는 신호로 제공할 수 있다.
도 8은 도 3의 RF 엔벨로프 검출 회로의 다른 일 예시도이다.
도 8을 참조하면, 상기 RF 엔벨로프 검출 회로(120)는, 네가티브 정류회로(121_1)와 파지티브 정류회로(121_2)를 포함하는 정류 회로(121)를 포함할 수 있고, 제1 버퍼드 스위치 회로(122_1)와 제2 버퍼드 스위치 회로(122_2)를 포함하는 버퍼 회로(122)를 포함할 수 있다.
상기 네가티브 정류회로(121_1)는, 상기 제2 입력단(IN2)을 통해 입력되는 상기 RF 신호(SRF)에서 네가티브 엔벨로프를 검출하여 네가티브 엔벨로프 신호(S120_1)를 출력할 수 있고, 상기 파지티브 정류회로(121_2)는, 상기 제2 입력단(IN2)을 통해 입력되는 상기 RF 신호(SRF)에서 파지티브 엔벨로프를 검출하여 파지티브 엔벨로프 신호(S120_2)를 출력할 수 있다.
상기 제1 버퍼드 스위치 회로(122_1)는, 상기 네가티브 정류회로(121_1)에서 출력되는 신호를 버퍼링 및 스위칭할 수 있고, 상기 제2 버퍼드 스위치 회로(122_2)는 상기 파지티브 정류회로(121_2)에서 출력되는 신호를 버퍼링 및 스위칭할 수 있다.
일 예로, 네가티브 정류회로(121_1) 및 상기 제1 버퍼드 스위치 회로(122_1)는 도 7에서 설명한 동작과 같이 동작하여, 네가티브의 엔벨로프 신호(S120_1)를 출력할 수 있다.
일 예로, 파지티브 정류회로(121_2)는, 제2 입력단(IN2)에 접속된 직류 블록킹 커패시터(CC2)와, 상기 직류 블록킹 커패시터(CC2)에 접속된 애노드를 갖고 파지티브 정류를 수행하는 제2 다이오드(D12)와, 상기 제2 다이오드(D12)의 캐소드와 상기 버퍼 회로(122)의 입력단 사이에 접속된 저항(R25)과, 상기 제2 다이오드(D12)의 애노드와 바이어스 전압(VBIAS) 단자 사이에 접속된 저항(R24)과, 상기 제1 다이오드(D11)의 캐소드와 접지 사이에 접속된 커패시터(C13)와, 상기 저항(R25)과 상기 버퍼 회로(122)의 입력단 사이의 접속노드와 접지 사이에 접속된 커패시터(C14) 및 저항(R26)을 포함할 수 있다.
일 예로, 상기 제2 버퍼드 스위치 회로(122_2)는 상기 파지티브 정류회로(121_2)와 버퍼 회로(122)의 출력단 사이에 접속된 제2 비반전 버퍼(B22)와 제2 버퍼 스위치(SW22)를 포함할 수 있다. 상기 제2 비반전 버퍼(B22)는 파지티브 정류회로(121_2)로부터 입력되는 파지티브 엔벨로프 신호를 상기 제2 비반전 버퍼(B22)의 출력단으로 전달할 수 있다. 상기 제2 버퍼 스위치(SW22)는 상기 RF 제어신호(EN_RF)의 제2 RF 제어신호(EN_RF2)에 응답하여, 상기 제2 비반전 버퍼(B22)로부터의 파지티브의 엔벨로프 신호(S120_2)를 스위칭할 수 있다.
도 8과 관련해서, 상기 바이어스 제어 회로(400)는 상기 RF 제어신호(EN_RF)의 제1 RF 제어신호(EN_RF1) 및 제2 RF 제어신호(EN_RF2)를 제공할 수 있다. 예를 들어, 싱글 모드일 경우에는 상기 제1 RF 제어신호(EN_RF1) 및 제2 RF 제어신호(EN_RF2)중 사전에 설정된 어느 하나의 신호를 액티브 레벨을 갖는 신호로 제공할 수 있고, 차동 모드일 경우에는 상기 제1 RF 제어신호(EN_RF1) 및 제2 RF 제어신호(EN_RF2) 각각을 액티브 레벨을 갖는 신호로 제공할 수 있다.
한편, 네가티브 정류를 수행하는 제1 다이오드(D11) 및 파지티브 정류를 수행하는 제2 다이오드(D12) 각각은, 접속 방향이 서로 다른 정류 소자로서, 입력되는 RF 신호(SRF)의 네가티브(negative) 엔벨로프 및 파지티브(positive) 엔벨로프를 검출할 수 있다. 그리고 저항과 커패시터로 이루어지는 RC 필터에 의해서 파지티브 및 네가티브 엔벨로프 신호가 필터링될 수 있다.
도 9는 도 8의 RF 엔벨로프 검출 회로의 신호 파형 예시도이다.
도 9도에는, 도 8의 RF 엔벨로프 검출 회로(120)의 주요 노드의 신호 파형이 도시되어 있다.
상기 네가티브 정류회로(121_1) 및 상기 제1 버퍼드 스위치 회로(122_1)에 의해서, 입력되는 RF 신호(SRF)중 네가티브(negative) 엔벨로프 신호가 검출될 수 있다.
상기 파지티브 정류회로(121_2) 및 상기 제2 버퍼드 스위치 회로(122_2)에 의해서, 입력되는 RF 신호(SRF)중 네가티브(negative) 엔벨로프 신호가 검출될 수 있다.
도 10은 ET VCC 검출 회로 및 RF 엔벨로프 검출 회로의 입력 및 출력신호 파형 예시도이다.
도 10은, 본 발명의 일 실시 예에 따른 엔벨로프 바이어스 회로 또는 파워 증폭 장치가, ET VCC 모드 또는 RF 신호 모드로 동작하는 경우에 대하여, ET VCC 검출 회로(110) 및 RF 엔벨로프 검출 회로(120)의 입력 및 출력신호에 대한 파형 예시를 보이고 있다.
도 10을 참조하면, 본 발명의 일 실시 예에 따른 엔벨로프 바이어스 회로 또는 파워 증폭 장치가 ET VCC 모드에서 동작하는 경우, ET VCC 검출 회로(110)는 인에이블(액티브 상태)되고, RF 엔벨로프 검출 회로(120)는 디스에이블(넌액티브 상태)될 수 있다. 이 경우에는 상기 반전 증폭된 ET 동작 전압(S110_1) 및 상기 비반전 증폭된 ET 동작 전압(S110_2)이 출력될 수 있다.
이와 달리, 본 발명의 일 실시 예에 따른 엔벨로프 바이어스 회로 또는 파워 증폭 장치가 RF 신호 모드로 동작하는 경우, ET VCC 검출 회로(110)는 디스에이블(넌액티브 상태)되고, RF 엔벨로프 검출 회로(120)는 인에이블(액티브 상태)될 수 있다. 이 경우에는 네가티브 엔벨로프 신호(S120_1) 및 파지티브 엔벨로프 신호(S120_2)를 출력할 수 있다.
도 10에 도시된 시물레이션(simulation) 그래프에서는, 처음 1.5usec 까지는 ET 동작 전압(ET_VCC)만 인가되고, ET VCC 검출 회로(110)만 온상태에서 상기 반전 증폭된 ET 동작 전압(S110_1) 및 상기 비반전 증폭된 ET 동작 전압(S110_2)이 출력되는 것을 확인할 수 있다.
이후, 1.5usc부터 3usec 동안에는 RF 신호(SRF)를 인가하여 RF 엔벨로프 검출 회로(120)만 온상태에서 네가티브 엔벨로프 신호(S120_1) 및 파지티브 엔벨로프 신호(S120_2)가 출력되는 것을 확인할 수 있다.
도 10에 도시된 그래프는 증폭 회로(200)가 차동 구조인 경우에 대한 예시로써 이에 한정되지 않는다.
도 11은 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제2 실시 예를 보이는 도면이고, 도 12는 도 11의 엔벨로프 트래킹 바이어스 회로의 신호 파형 예시도이다.
도 11 및 도 12에 도시된 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제2 실시 예를 참조하면, 바이어스 출력 회로(300)는, 제1 바이어스 출력 회로(310)와 제2 바이어스 출력 회로(320)를 포함할 수 있다.
이와 같이 2개의 제1 및 제2 바이어스 출력 회로(310,320)를 포함하는 구조는, 드라이브 증폭기(DA)와 파워 증폭기(PA)와 같이 2개의 파워 증폭기를 포함하는 파워 증폭 회로에 서로 개별적으로 바이어스 신호를 제공할 수 있다.
일 예로, 도 11에 도시된 바와 같이, 제1 바이어스 출력 회로(310)와 제2 바이어스 출력 회로(320) 각각은, 바이어스 제어 회로(400)의 제3 제어신호(SC3)를 통해서 서로 개별적으로 제어될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제3 실시 예를 보이는 도면이다
도 13을 참조하면, 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로의 제3 실시 예에 따른 바이어스 출력 회로(300)는 제1 바이어스 출력 회로(330)와 V/I 변환 회로(350)를 포함할 수 있다.
일 예로, 상기 V/I 변환 회로(350)는 부하 저항(RL)과 버퍼(B31)를 포함할 수 있다. 예를 들어, 상기 제1 바이어스 출력 회로(330)가 ET 바이어스 전류(Iet_bias)를 출력하는 경우, 상기 ET 바이어스 전류(Iet_bias)를 V/I 변환 회로(350)가 ET 바이어스 전압(Vet_bias)으로 변경하여 출력할 수 있다.
이에 따라, 본 발명의 일 실시 예에 따른 엔벨로프 트래킹 바이어스 회로는, 적용되는 파워 증폭 장치의 적용 범위를 확대시킬 수 있다.
100: 검출 회로
200: 증폭 회로
300: 바이어스 출력 회로
400: 바이어스 제어 회로

Claims (14)

  1. 제1 제어신호에 응답하여, 제1 입력단을 통해 입력되는 ET 동작 전압과 제2 입력단을 통해 입력되는 RF 신호에서 검출한 엔벨로프 신호중에서 하나를 선택하여 검출 신호를 출력하는 검출 회로;
    제2 제어신호에 응답하여 증폭이득을 가변하고, 상기 가변되는 증폭이득에 기초하여 상기 검출 회로로부터 입력되는 상기 검출 신호를 증폭하여 증폭 신호를 출력하는 증폭 회로; 및
    상기 증폭 회로로부터 입력되는 증폭 신호에 기초해서 ET 바이어스 전류를 생성하는 바이어스 출력 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  2. 제1항에 있어서, 상기 검출 회로는,
    상기 제1 제어신호의 VCC 제어신호에 응답하여, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 증폭하여 증폭된 ET 동작 전압을 제공하는 ET VCC 검출 회로; 및
    상기 제1 제어신호의 RF 제어신호에 응답하여, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 엔벨로프를 검출하여 엔벨로프 신호를 제공하는 RF 엔벨로프 검출 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  3. 제2항에 있어서, 상기 ET VCC 검출 회로는,
    상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 반전 증폭 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  4. 제2항에 있어서, 상기 ET VCC 검출 회로는,
    상기 제1 입력단에 접속되어, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 기설정된 크기로 감쇄시키는 제1 감쇄기;
    상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및
    상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 비반전 증폭하고, 상기 VCC 제어신호의 제2 VCC 제어신호에 응답하여 상기 비반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제2 비반전 증폭 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  5. 제2항에 있어서, 상기 ET VCC 검출 회로는,
    상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및
    기준 동작 전압을 버퍼링하고, 상기 제1 VCC 제어신호에 응답하여 상기 기준 동작 전압의 출력을 스위칭하는 버퍼 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  6. 제2항에 있어서, 상기 RF 엔벨로프 검출 회로는,
    상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로를 포함하는 정류 회로; 및
    상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로를 포함하는 버퍼 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  7. 제2항에 있어서, 상기 RF 엔벨로프 검출 회로는,
    상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로와, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 파지티브 엔벨로프를 검출하는 파지티브 정류회로를 포함하는 정류 회로; 및
    상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로와, 상기 파지티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제2 버퍼드 스위치 회로를 포함하는 버퍼 회로;
    를 포함하는 엔벨로프 트래킹 바이어스 회로.
  8. 파워 증폭기;
    제1 제어신호에 응답하여, 제1 입력단을 통해 입력되는 ET 동작 전압과 제2 입력단을 통해 입력되는 RF 신호에서 검출한 엔벨로프 신호중에서 하나를 선택하여 검출 신호를 출력하는 검출 회로;
    제2 제어신호에 응답하여 증폭이득을 가변하고, 상기 가변되는 증폭이득에 기초하여 상기 검출 회로로부터 입력되는 상기 검출 신호를 증폭하여 증폭 신호를 출력하는 증폭 회로; 및
    상기 증폭 회로로부터 입력되는 증폭 신호에 기초해서 ET 바이어스 전류를 생성하여 상기 파워 증폭기에 공급하는 바이어스 출력 회로;
    를 포함하는 파워 증폭 장치.
  9. 제8항에 있어서, 상기 검출 회로는,
    상기 제1 제어신호의 VCC 제어신호에 응답하여, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 증폭하여 증폭된 ET 동작 전압을 제공하는 ET VCC 검출 회로; 및
    상기 제1 제어신호의 RF 제어신호에 응답하여, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 엔벨로프를 검출하여 엔벨로프 신호를 제공하는 RF 엔벨로프 검출 회로;
    를 포함하는 파워 증폭 장치.
  10. 제9항에 있어서, 상기 ET VCC 검출 회로는,
    상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 반전 증폭 회로;
    를 포함하는 파워 증폭 장치.
  11. 제9항에 있어서, 상기 ET VCC 검출 회로는,
    상기 제1 입력단에 접속되어, 상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 기설정된 크기로 감쇄시키는 제1 감쇄기;
    상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및
    상기 제1 감쇄기를 통한 입력되는 ET 동작 전압을 비반전 증폭하고, 상기 VCC 제어신호의 제2 VCC 제어신호에 응답하여 상기 비반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제2 비반전 증폭 회로;
    를 포함하는 파워 증폭 장치.
  12. 제9항에 있어서, 상기 ET VCC 검출 회로는,
    상기 제1 입력단을 통해 입력되는 상기 ET 동작 전압을 반전 증폭하고, 상기 VCC 제어신호의 제1 VCC 제어신호에 응답하여 상기 반전 증폭된 ET 동작 전압의 출력을 스위칭하는 제1 반전 증폭 회로; 및
    기준 동작 전압을 버퍼링하고, 상기 제1 VCC 제어신호에 응답하여 상기 기준 동작 전압의 출력을 스위칭하는 버퍼 회로;
    를 포함하는 파워 증폭 장치.
  13. 제9항에 있어서, 상기 RF 엔벨로프 검출 회로는,
    상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로를 포함하는 정류 회로; 및
    상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로를 포함하는 버퍼 회로;
    를 포함하는 파워 증폭 장치.
  14. 제9항에 있어서, 상기 RF 엔벨로프 검출 회로는,
    상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 네가티브 엔벨로프를 검출하는 네가티브 정류회로와, 상기 제2 입력단을 통해 입력되는 상기 RF 신호에서 파지티브 엔벨로프를 검출하는 파지티브 정류회로를 포함하는 정류 회로; 및
    상기 네가티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제1 버퍼드 스위치 회로와, 상기 파지티브 정류회로에서 출력되는 신호를 버퍼링 및 스위칭하는 제2 버퍼드 스위치 회로를 포함하는 버퍼 회로;
    를 포함하는 파워 증폭 장치.
KR1020170178413A 2017-10-24 2017-12-22 엔벨로프 바이어스 회로 및 파워 증폭 장치 KR102029554B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/993,971 US10505498B2 (en) 2017-10-24 2018-05-31 Envelope tracking bias circuit and power amplifying device
JP2018116339A JP6798086B2 (ja) 2017-10-24 2018-06-19 エンベロープトラッキングバイアス回路及び電力増幅装置
CN201811092328.5A CN109698677B (zh) 2017-10-24 2018-09-19 包络跟踪偏置电路、功率放大装置和偏置电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170138695 2017-10-24
KR1020170138695 2017-10-24

Publications (2)

Publication Number Publication Date
KR20190045791A KR20190045791A (ko) 2019-05-03
KR102029554B1 true KR102029554B1 (ko) 2019-10-07

Family

ID=66583044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170178413A KR102029554B1 (ko) 2017-10-24 2017-12-22 엔벨로프 바이어스 회로 및 파워 증폭 장치

Country Status (2)

Country Link
JP (1) JP6798086B2 (ko)
KR (1) KR102029554B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101467231B1 (ko) * 2014-02-19 2014-12-01 성균관대학교산학협력단 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886572A (en) * 1997-07-25 1999-03-23 Motorola, Inc. Method and apparatus for reducing distortion in a power amplifier
JP2006287337A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 無線送信機
JP6097961B2 (ja) * 2011-06-24 2017-03-22 住友電工デバイス・イノベーション株式会社 増幅回路および窒化物半導体装置
US20140266448A1 (en) * 2013-03-14 2014-09-18 Qualcomm Incorporated Adapative power amplifier
CN105009449B (zh) * 2013-03-14 2017-08-08 匡坦斯公司 电源
JP6314572B2 (ja) 2014-03-20 2018-04-25 三菱電機株式会社 ひずみ補正回路
KR101656851B1 (ko) * 2014-08-05 2016-09-12 포항공과대학교 산학협력단 포락선 추적 전원 변조부 및 이를 적용한 전력증폭 시스템
JP6720647B2 (ja) * 2016-03-31 2020-07-08 株式会社富士通ゼネラル 電力増幅装置及びその制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101467231B1 (ko) * 2014-02-19 2014-12-01 성균관대학교산학협력단 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치

Also Published As

Publication number Publication date
JP6798086B2 (ja) 2020-12-09
KR20190045791A (ko) 2019-05-03
JP2019080300A (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
KR101467231B1 (ko) 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
KR101094050B1 (ko) 다중 스위치를 갖는 동적 바이어스 공급장치
KR101467230B1 (ko) 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
JP4589665B2 (ja) 増幅器及びそれを用いた高周波電力増幅器
US7649413B2 (en) High-frequency power amplifier improved in size and cost
US10295576B2 (en) Ratiometric biasing for high impedance capacitive sensing
US9331683B2 (en) Ramp signal generator with noise canceling function
CN102217192A (zh) 可变增益放大器
CN111900940B (zh) 输入级钳位电路及其钳位方法、功率放大器
KR20180114561A (ko) 증폭기 및 이를 이용한 반도체 장치
KR19990072771A (ko) 이득가변증폭회로
GB2612454A (en) Switching in an audio system with multiple playback paths
US10505500B2 (en) Differential amplification device
JPH0447488B2 (ko)
KR102029554B1 (ko) 엔벨로프 바이어스 회로 및 파워 증폭 장치
JP5743978B2 (ja) 電力増幅器および送信器
JP4444174B2 (ja) 周波数変換器及び無線機
US10555269B2 (en) Amplifier circuit having controllable output stage
US20170085251A1 (en) Preamplifier
KR20200018305A (ko) 전력 증폭 회로
KR100770747B1 (ko) 디지털 앰프 및 음성 재생 방법
JP2004349830A (ja) レベルシフト回路
US4520322A (en) Power amplifier having improved power supply circuit
JP2005303823A (ja) 増幅回路
JPS6016103Y2 (ja) 電力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant