JPS6016103Y2 - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPS6016103Y2 JPS6016103Y2 JP17541577U JP17541577U JPS6016103Y2 JP S6016103 Y2 JPS6016103 Y2 JP S6016103Y2 JP 17541577 U JP17541577 U JP 17541577U JP 17541577 U JP17541577 U JP 17541577U JP S6016103 Y2 JPS6016103 Y2 JP S6016103Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power amplifier
- circuit
- output
- clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電力増幅器の出力トランジスタの保護などのた
めに電力増幅器への供給電源の電圧を電力増幅器の使用
条件に応じて変化させる電力増幅器において、前記供給
電源の電圧を低下させても歪なく入力信号を増幅するこ
とができるようにした電力増幅器に関する。
めに電力増幅器への供給電源の電圧を電力増幅器の使用
条件に応じて変化させる電力増幅器において、前記供給
電源の電圧を低下させても歪なく入力信号を増幅するこ
とができるようにした電力増幅器に関する。
従来、電力増幅器の内部温度または出力トランジスタの
温度が規定温度以上に達したとき、または電力増幅器１
の負荷６の値が規定値以下に減少したとき、第１図に示
す如く電力増幅器１への供給電源を電源■、と電源Ｖ２
との和の電圧から、スイッチＳを切替えて電源Ｖ２の電
圧に減少させて出力トランジスタを破壊から保護する回
路がある。
温度が規定温度以上に達したとき、または電力増幅器１
の負荷６の値が規定値以下に減少したとき、第１図に示
す如く電力増幅器１への供給電源を電源■、と電源Ｖ２
との和の電圧から、スイッチＳを切替えて電源Ｖ２の電
圧に減少させて出力トランジスタを破壊から保護する回
路がある。
しかしし此のように電力増幅器への供給電源の電圧を低
下させた場合、その電力増幅器の出力電圧は第２図に示
す如く、斜線に示したピークの部分がクリップされてし
まう場合が生ずる欠点があった。
下させた場合、その電力増幅器の出力電圧は第２図に示
す如く、斜線に示したピークの部分がクリップされてし
まう場合が生ずる欠点があった。
また、この出力電圧がクリップされることは音質上に非
常に悪影響を与える結果となる。
常に悪影響を与える結果となる。
本考案は上記にかんがみてなされたもので、上記欠点を
解消した電力増幅器を提供することを目的とする。
解消した電力増幅器を提供することを目的とする。
本考案の電力増幅器は、出力電圧のクリップを検出する
クリップ検出回路と、電力増幅器への供給電圧の低減を
検出する電圧検出回路と、前記クリップ検出回路および
電圧検出回路の出力を入力とする一致回路と、前記一致
回路の出力により前記電力増幅器への入力を制限する入
力制限回路とを備えたことを特徴とする。
クリップ検出回路と、電力増幅器への供給電圧の低減を
検出する電圧検出回路と、前記クリップ検出回路および
電圧検出回路の出力を入力とする一致回路と、前記一致
回路の出力により前記電力増幅器への入力を制限する入
力制限回路とを備えたことを特徴とする。
以下、本考案を実施例により説明する。
第３図の回路は電力増幅器の一実施例のブロック図を示
す。
す。
第３図において、３および４は出力トランジスタであり
、電源＋Ｖｃｃと−Ｖｃｃとの間に、そのエミッタを共
通に接続して共通負荷端子とし、出力トランジスタ３お
よび４を直列に接続し、前記共通負荷端子に一端を接地
した負荷２を接続して、２電源シングル工ンデツドプツ
シユプル電力増幅器を構成する。
、電源＋Ｖｃｃと−Ｖｃｃとの間に、そのエミッタを共
通に接続して共通負荷端子とし、出力トランジスタ３お
よび４を直列に接続し、前記共通負荷端子に一端を接地
した負荷２を接続して、２電源シングル工ンデツドプツ
シユプル電力増幅器を構成する。
５は入力電圧を増幅して前記２電源シングル工ンデツド
プツシユプル電力増幅器へ出力する電圧増幅器であり、
電源十Ｖｃｃおよび−Ｖｃｃは前記２電源シングル工ン
デツドプツシユプル増幅器の使用条件によって、たとえ
ば負荷２のインピーダンスの減少によりその電圧がそれ
ぞれＩＥ□＋Ｅ２１からＩＥ２１へと切替えられるよう
になっている。
プツシユプル電力増幅器へ出力する電圧増幅器であり、
電源十Ｖｃｃおよび−Ｖｃｃは前記２電源シングル工ン
デツドプツシユプル増幅器の使用条件によって、たとえ
ば負荷２のインピーダンスの減少によりその電圧がそれ
ぞれＩＥ□＋Ｅ２１からＩＥ２１へと切替えられるよう
になっている。
６は出力トランジスタ３の出力電圧がクリップされた事
を検出するクリップ検出回路であり、７は電源＋Ｖｃｃ
の電圧が（Ｅ＊ 十Ｅ２ ）からＥ２に切替って出力ト
ランジスタ３への供給電圧が減少したことを検出する電
圧検出回路であり、たとえば電圧（Ｅ□十Ｅ２）と電圧
Ｅ２との平均電圧を基準電圧とする比較回路とからなっ
ている。
を検出するクリップ検出回路であり、７は電源＋Ｖｃｃ
の電圧が（Ｅ＊ 十Ｅ２ ）からＥ２に切替って出力ト
ランジスタ３への供給電圧が減少したことを検出する電
圧検出回路であり、たとえば電圧（Ｅ□十Ｅ２）と電圧
Ｅ２との平均電圧を基準電圧とする比較回路とからなっ
ている。
８はクリップ検出回路６の出力と電圧検出回路７の出力
とを入力する一致回路であり、たとえば通常のアンド回
路からなっている。
とを入力する一致回路であり、たとえば通常のアンド回
路からなっている。
一致回路８の出力は電圧増幅器５の入力端に接続した入
力制御回路９に入力する。
力制御回路９に入力する。
入力制限回路９は一致回路８の出力を受けて利得を２段
階に切替えるたとえば電力制御可変利得増幅器で構成す
る。
階に切替えるたとえば電力制御可変利得増幅器で構成す
る。
一方、クリップ検出回路６は、たとえば第４図に示す如
く出力トランジスタ３のエミッタと電源十ＶＣＣとの間
に抵抗１２と抵抗１３との直列回路を接続し、抵抗１２
と抵抗１３との共通接続点と電源十Ｖｃｃとの間にクリ
ップ検出用トランジスタ１４のベース、エミッタをそれ
ぞれ接続し、出力トランジスタ３のエミッタと電源＋Ｖ
ｃｃとの間の電圧を分圧してクリップ検出用トランジス
タ１４をオン・オフ制御するように構成し、クリップ検
出用トランジスタ１４のコレクタは抵抗１５を通して接
地するとともに、シュミット回路１６の入力端子に接続
して構成する。
く出力トランジスタ３のエミッタと電源十ＶＣＣとの間
に抵抗１２と抵抗１３との直列回路を接続し、抵抗１２
と抵抗１３との共通接続点と電源十Ｖｃｃとの間にクリ
ップ検出用トランジスタ１４のベース、エミッタをそれ
ぞれ接続し、出力トランジスタ３のエミッタと電源＋Ｖ
ｃｃとの間の電圧を分圧してクリップ検出用トランジス
タ１４をオン・オフ制御するように構成し、クリップ検
出用トランジスタ１４のコレクタは抵抗１５を通して接
地するとともに、シュミット回路１６の入力端子に接続
して構成する。
抵抗１２と抵抗１３との比は、非クリップ状態の最大出
力時の、すなわち前記シングルエンデツドプッシュプル
電力増幅器のダイナミックレンジの上限一杯の出力電圧
の出力時のピーク電圧と電源電圧（Ｅ□＋Ｅ２）との電
圧差を電圧Ａとすれば、抵抗１２と抵抗１３との直列回
路に印加される電圧が電圧Ａを超えたとき、すなわちダ
イナミックレンジ内の動作時にはクリップ検出用トラン
ジスタ１４がオン状態に、また抵抗１２と抵抗１３との
直列回路に印加される電圧が電圧Ａ以下のとき、すなわ
ちダイナミックレンジを超えて動作するときにはクリッ
プ検出用トランジスタ１４がオフ状態になるように選択
する。
力時の、すなわち前記シングルエンデツドプッシュプル
電力増幅器のダイナミックレンジの上限一杯の出力電圧
の出力時のピーク電圧と電源電圧（Ｅ□＋Ｅ２）との電
圧差を電圧Ａとすれば、抵抗１２と抵抗１３との直列回
路に印加される電圧が電圧Ａを超えたとき、すなわちダ
イナミックレンジ内の動作時にはクリップ検出用トラン
ジスタ１４がオン状態に、また抵抗１２と抵抗１３との
直列回路に印加される電圧が電圧Ａ以下のとき、すなわ
ちダイナミックレンジを超えて動作するときにはクリッ
プ検出用トランジスタ１４がオフ状態になるように選択
する。
そこでこのクリップ検出回路６は、出力トランジスタ３
のエミッタと電源電圧との差電圧を検出してクリップを
検出するため、電源十Ｖｃｃの電圧の変動にかかわらず
、出力電圧にクリップの生じた場合は、出力電圧のピー
ク値と電源十Ｖｃｃとの間の電圧は前記電圧Ａより少な
く、クリップ検出用トランジスタ１４はオフ状態となっ
て、シュミット回路１６はその出力を低電位にすること
によってクリップの生じていることを検出する。
のエミッタと電源電圧との差電圧を検出してクリップを
検出するため、電源十Ｖｃｃの電圧の変動にかかわらず
、出力電圧にクリップの生じた場合は、出力電圧のピー
ク値と電源十Ｖｃｃとの間の電圧は前記電圧Ａより少な
く、クリップ検出用トランジスタ１４はオフ状態となっ
て、シュミット回路１６はその出力を低電位にすること
によってクリップの生じていることを検出する。
ここで、第３図に示した一実施例のブロック図の回路に
戻って、たとえば負荷２のインピーダンスの減少または
増幅器内の温度の規定値以上になったことにより、電源
十Ｖｃｃおよび−Ｖｃｃの電圧がＩ （Ｅ□十Ｅ２月
の値からＩＥ２１に切替えた場合、出力トランジスタ３
の出力電圧がクリップし始めると、クリップ検出回路６
は出力を発生し、同時に電圧検出回路７も出力を発生し
ているため、一致回路８は出力を発生し、入力制限回路
９によって電圧増幅器の入力は減衰し、出力トランジス
タ３および４への入力も低下して出力トランジスタ３お
よび４の出力電圧のクリップ状態を解消する。
戻って、たとえば負荷２のインピーダンスの減少または
増幅器内の温度の規定値以上になったことにより、電源
十Ｖｃｃおよび−Ｖｃｃの電圧がＩ （Ｅ□十Ｅ２月
の値からＩＥ２１に切替えた場合、出力トランジスタ３
の出力電圧がクリップし始めると、クリップ検出回路６
は出力を発生し、同時に電圧検出回路７も出力を発生し
ているため、一致回路８は出力を発生し、入力制限回路
９によって電圧増幅器の入力は減衰し、出力トランジス
タ３および４への入力も低下して出力トランジスタ３お
よび４の出力電圧のクリップ状態を解消する。
つぎに本発明の他の実施例を説明する。
第５図は本考案の他の実施例の電力増幅器のブロック図
であり、第３図に示した一実施例の場合と比較して相違
するところは、入力制限回路９に代って、シングルエン
デツドプッシュプル電力増幅器の出力電圧を負帰還回路
１０を通して電圧増幅器５の入力に負帰還するように構
成し、一致回路８の出力により、負帰還制御回路１１を
通して負帰還量を増大するように構成したものである。
であり、第３図に示した一実施例の場合と比較して相違
するところは、入力制限回路９に代って、シングルエン
デツドプッシュプル電力増幅器の出力電圧を負帰還回路
１０を通して電圧増幅器５の入力に負帰還するように構
成し、一致回路８の出力により、負帰還制御回路１１を
通して負帰還量を増大するように構成したものである。
たとえば負帰還制御回路１１は一致回路８の出力により
駆動されるスイッチング素子で、負帰還回路１０内の抵
抗を切替えるものでもよい。
駆動されるスイッチング素子で、負帰還回路１０内の抵
抗を切替えるものでもよい。
尚、第５図に示したブロック図の回路の動作も、第３図
に示した一実施例の場合と同様である。
に示した一実施例の場合と同様である。
以上説明した如く本考案によれば、電力増幅器の使用条
件によって供給電圧を変化させる電力増幅器において、
供給電圧を低減させた場合であって、その出力電圧にク
リップが生じた場合に電力増幅器への入力を制限で、ク
リップを解消することができる。
件によって供給電圧を変化させる電力増幅器において、
供給電圧を低減させた場合であって、その出力電圧にク
リップが生じた場合に電力増幅器への入力を制限で、ク
リップを解消することができる。
このため出力電圧の波形が歪むことはなく、クリップに
より音質への悪影響を防止することができる。
より音質への悪影響を防止することができる。
【図面の簡単な説明】
第１図は使用条件によって供給電圧を切替える構成の電
力増幅器のブロック図。 第２図は第１図の供給電圧切替時の電力増幅器の出力電
圧のクリップの説明図、第３図は本考案の一実施例の電
力増幅器のブロック図。 第４図は第３図中のクリップ検出回路の一実施例の回路
図。 第５図は本考案の他の実施例の電力増幅器のブロック図
。 １；電力増幅器、２；負荷、３および４；出力トランジ
スタ、５；電圧増幅器、６；クリップ検出回路、７；電
圧検出回路、８；一致回路、９；入力制限回路、１０；
負帰還回路、１１；負帰還制御回路、１４；クリップ検
出用トランジスタ、１６；シュミット回路。
力増幅器のブロック図。 第２図は第１図の供給電圧切替時の電力増幅器の出力電
圧のクリップの説明図、第３図は本考案の一実施例の電
力増幅器のブロック図。 第４図は第３図中のクリップ検出回路の一実施例の回路
図。 第５図は本考案の他の実施例の電力増幅器のブロック図
。 １；電力増幅器、２；負荷、３および４；出力トランジ
スタ、５；電圧増幅器、６；クリップ検出回路、７；電
圧検出回路、８；一致回路、９；入力制限回路、１０；
負帰還回路、１１；負帰還制御回路、１４；クリップ検
出用トランジスタ、１６；シュミット回路。
Claims (1)
- 電力増幅器への供給電圧を電力増幅器の使用条件に応じ
て変化させる電力増幅器において、前記電力増幅器の出
力電圧のクリップを検出するクリップ検出回路と、前記
供給電圧の低減を検出する電圧検出回路と、前記クリッ
プ検出回路および電圧検出回路の出力を入力とする一致
回路と、前記一致回路の出力により前記電力増幅器への
入力を制限する入力制限回路とを備えたことを特徴とす
る電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17541577U JPS6016103Y2 (ja) | 1977-12-26 | 1977-12-26 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17541577U JPS6016103Y2 (ja) | 1977-12-26 | 1977-12-26 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5499549U JPS5499549U (ja) | 1979-07-13 |
| JPS6016103Y2 true JPS6016103Y2 (ja) | 1985-05-20 |
Family
ID=29182954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17541577U Expired JPS6016103Y2 (ja) | 1977-12-26 | 1977-12-26 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016103Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314489Y2 (ja) * | 1981-01-20 | 1988-04-22 | ||
| JPS58196704A (ja) * | 1982-05-11 | 1983-11-16 | Nippon Gakki Seizo Kk | 電力増幅器の出力制限回路 |
| JP3967065B2 (ja) * | 2000-06-12 | 2007-08-29 | 三菱電機株式会社 | 増幅回路 |
-
1977
- 1977-12-26 JP JP17541577U patent/JPS6016103Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5499549U (ja) | 1979-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025754A (en) | Envelope modulated amplifier bias control and method | |
| US6229374B1 (en) | Variable gain amplifiers and methods having a logarithmic gain control function | |
| US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
| US5196807A (en) | Amplifying circuit | |
| JP3068642B2 (ja) | 出力の歪みを検知するための回路 | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| KR970705229A (ko) | IF 증폭기/제한기(IF Amplifiers/Limiters) | |
| EP0696845A3 (en) | Variable resistor and gain control circuit and integrated circuit having the variable resistor | |
| US5057790A (en) | High efficiency class A amplifier | |
| EP0385547A1 (en) | Amplifier arrangement with saturation detection | |
| JP3844544B2 (ja) | 光受信回路 | |
| JPS622722B2 (ja) | ||
| CN214799419U (zh) | 单电源运放电路 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JPS6040019Y2 (ja) | 差動増幅器 | |
| JPH0577205B2 (ja) | ||
| GB2178259A (en) | Amplifier with controllable amplification | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JPH0567930A (ja) | 電圧増幅回路 | |
| TW361009B (en) | Variable gain amplifier circuit | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPH0511527U (ja) | ブースタアンプ | |
| US4620108A (en) | Means providing independently controlled superimposed AC and DC voltages | |
| JPS645371Y2 (ja) |