JPH0577205B2 - - Google Patents
Info
- Publication number
- JPH0577205B2 JPH0577205B2 JP22360485A JP22360485A JPH0577205B2 JP H0577205 B2 JPH0577205 B2 JP H0577205B2 JP 22360485 A JP22360485 A JP 22360485A JP 22360485 A JP22360485 A JP 22360485A JP H0577205 B2 JPH0577205 B2 JP H0577205B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter
- transistor
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 241001529544 Riccardia Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
〔発明の利用分野〕
本発明はトランジスタ増幅器に係り、特に出力
段にエミツタフオロア回路を用いた場合における
負荷駆動能力を向上させた増幅回路に関する。 〔発明の背景〕 トランジスタ増幅器に於て、その出力段にエミ
ツタフオロア回路を用いることは多い。この場合
に於ける負荷の駆動能力は、エミツタフオロア段
のエミツタ回路に流し得る電流値で制限される。
多くの場合、エミツタ回路には電流源が用いられ
る。このような従来回路例を第１図に示す。この
回路の負荷駆動能力については、ポール・Ｒ・グ
レイ（PAUL R.GRAY）およびロバート・Ｇ・
メーヤー（ROBERT G.MEYER）著のアナリシ
ス・アンド・デザイン・オブ・アナログ・インテ
グレーテツド・サーキツツ（ANALYSIS AND
DESIGN OF ANALOG INTEGRATED
CIRCUITS）ジヨン・ウイリー・アンド・サン
ズ（JOHN WILEY＆SONS）、1977年の268頁〜
283頁５章に詳しく述べられている。 以下、第１図の動作を要約を示す。第２図は第
１図回路の入出力特性（Vi対VO）を示す。即ち
出力電圧VOは、プラス側では入力Viが ViVCC−V* CE1＋VBE1 の範囲ではトランジスタQ1は飽和する。ここで
V* CE1はQ1の飽和時のコレクタ・エミツタ間電
圧、VBE1はQ1のベース・エミツタ間電圧である。
一方マイナス側では、負荷抵抗RLの値が小さい
と、VOは−IQRL以下には下らない。すなわちQ1
がカツトオフとなる。従つて第１図回路の負荷駆
動能力は、Q1のカツトオフと飽和の両条件の間
となる。この条件から明らかな如く、Q1カツト
オフが実質的な条件となる。例えばQ1のカツト
オフが起る条件では、第３図に示すように、出力
波形は−IQRLのレベルでクランプされる。従つて
エミツタフオロア出力段においては、そのエミツ
タ電流IQを、必要な出力振幅VOに対して IQ＞VO／RL としなければならない。しかし上の条件は、大き
なエミツタ電流を必要とすることから、回路の消
費電力が過大になるという問題がある。とくに、
大振幅を必要とする増幅器に於ても、常に最大拡
幅の信号を扱うわけでなく、むしろ通常は最大振
幅に比べ十分小さい信号を扱うのが普通であるか
ら、非常に効率が悪くなつている。このような場
合、従来からＢ級動作（小振幅信号に対しては電
力消費が少ない）の回路が用いられているが、そ
れには回路の複雑化を伴い、かつ入出力特性の直
線性にも影響を与えるから、例えば大電力を扱う
出力回路以外では容易に実施できない。 〔発明の効果〕 本発明の目的は、微少な回路変更により容易に
その負荷駆動能力を増大しうるエミツタフオロア
段を出力とする増幅回路を得ることにある。 〔発明の概要〕 本発明の基本的考え方は、前記の負荷駆動能力
の条件式IQ＞VO／RLにおいて、出力電圧VOの最大値 に対して常に上記条件を満たすエミツタ電流IQを
確保するのではなく、エミツタフオロアの線形動
作は確保しつつも、VOに応じてIQを変化させるも
のである。 〔発明の実施例〕 以下本発明の一実施例を第４図により説明す
る。第４図でトランジスタQ1は第一のエミツタ
フオロア出力段、Q2は電流源である。トランジ
スタQ2，Q4抵抗R4，R2等はカレントミラー回路
を構成している。トランジスタQ7，Q6段はそれ
ぞれエミツタ接地型の増幅段を構成している。ト
ランジスタQ6のコレクタ電位V6が出力エミツタ
フオロアQ1のベースに導かれる。一方Q6のベー
ス入力、すなわちQ7段のコレクタ電位V7は第２
のエミツタフオロア段Q5のベースに導かれる。
従つて、第一のエミツタフオロアQ1のエミツタ
電位V1と、第二のエミツタフオロアQ5のエミツ
タ電位V5とは、信号に対して逆の位相関係とな
る。Q4の電流をI4とすれば I4＝V5−VBE4／R5＋R4 (1) （VBE4はQ4のベースエミツタ間電圧）であり、
Q2のベースには VBE4＋I4R4 (2) なる電圧が加わり、Q2の電流をI2とすれば VBE4＋I4R4＝VBE2＋I2R2 (3) が成立つ。ここでQ2，Q4のエミツタ面積をそれ
ぞれAE2、AE4とし、かつ両トランジスタの特性
のマツチングが十分とれるように製造すれば、
段にエミツタフオロア回路を用いた場合における
負荷駆動能力を向上させた増幅回路に関する。 〔発明の背景〕 トランジスタ増幅器に於て、その出力段にエミ
ツタフオロア回路を用いることは多い。この場合
に於ける負荷の駆動能力は、エミツタフオロア段
のエミツタ回路に流し得る電流値で制限される。
多くの場合、エミツタ回路には電流源が用いられ
る。このような従来回路例を第１図に示す。この
回路の負荷駆動能力については、ポール・Ｒ・グ
レイ（PAUL R.GRAY）およびロバート・Ｇ・
メーヤー（ROBERT G.MEYER）著のアナリシ
ス・アンド・デザイン・オブ・アナログ・インテ
グレーテツド・サーキツツ（ANALYSIS AND
DESIGN OF ANALOG INTEGRATED
CIRCUITS）ジヨン・ウイリー・アンド・サン
ズ（JOHN WILEY＆SONS）、1977年の268頁〜
283頁５章に詳しく述べられている。 以下、第１図の動作を要約を示す。第２図は第
１図回路の入出力特性（Vi対VO）を示す。即ち
出力電圧VOは、プラス側では入力Viが ViVCC−V* CE1＋VBE1 の範囲ではトランジスタQ1は飽和する。ここで
V* CE1はQ1の飽和時のコレクタ・エミツタ間電
圧、VBE1はQ1のベース・エミツタ間電圧である。
一方マイナス側では、負荷抵抗RLの値が小さい
と、VOは−IQRL以下には下らない。すなわちQ1
がカツトオフとなる。従つて第１図回路の負荷駆
動能力は、Q1のカツトオフと飽和の両条件の間
となる。この条件から明らかな如く、Q1カツト
オフが実質的な条件となる。例えばQ1のカツト
オフが起る条件では、第３図に示すように、出力
波形は−IQRLのレベルでクランプされる。従つて
エミツタフオロア出力段においては、そのエミツ
タ電流IQを、必要な出力振幅VOに対して IQ＞VO／RL としなければならない。しかし上の条件は、大き
なエミツタ電流を必要とすることから、回路の消
費電力が過大になるという問題がある。とくに、
大振幅を必要とする増幅器に於ても、常に最大拡
幅の信号を扱うわけでなく、むしろ通常は最大振
幅に比べ十分小さい信号を扱うのが普通であるか
ら、非常に効率が悪くなつている。このような場
合、従来からＢ級動作（小振幅信号に対しては電
力消費が少ない）の回路が用いられているが、そ
れには回路の複雑化を伴い、かつ入出力特性の直
線性にも影響を与えるから、例えば大電力を扱う
出力回路以外では容易に実施できない。 〔発明の効果〕 本発明の目的は、微少な回路変更により容易に
その負荷駆動能力を増大しうるエミツタフオロア
段を出力とする増幅回路を得ることにある。 〔発明の概要〕 本発明の基本的考え方は、前記の負荷駆動能力
の条件式IQ＞VO／RLにおいて、出力電圧VOの最大値 に対して常に上記条件を満たすエミツタ電流IQを
確保するのではなく、エミツタフオロアの線形動
作は確保しつつも、VOに応じてIQを変化させるも
のである。 〔発明の実施例〕 以下本発明の一実施例を第４図により説明す
る。第４図でトランジスタQ1は第一のエミツタ
フオロア出力段、Q2は電流源である。トランジ
スタQ2，Q4抵抗R4，R2等はカレントミラー回路
を構成している。トランジスタQ7，Q6段はそれ
ぞれエミツタ接地型の増幅段を構成している。ト
ランジスタQ6のコレクタ電位V6が出力エミツタ
フオロアQ1のベースに導かれる。一方Q6のベー
ス入力、すなわちQ7段のコレクタ電位V7は第２
のエミツタフオロア段Q5のベースに導かれる。
従つて、第一のエミツタフオロアQ1のエミツタ
電位V1と、第二のエミツタフオロアQ5のエミツ
タ電位V5とは、信号に対して逆の位相関係とな
る。Q4の電流をI4とすれば I4＝V5−VBE4／R5＋R4 (1) （VBE4はQ4のベースエミツタ間電圧）であり、
Q2のベースには VBE4＋I4R4 (2) なる電圧が加わり、Q2の電流をI2とすれば VBE4＋I4R4＝VBE2＋I2R2 (3) が成立つ。ここでQ2，Q4のエミツタ面積をそれ
ぞれAE2、AE4とし、かつ両トランジスタの特性
のマツチングが十分とれるように製造すれば、
以上説明した如く本発明によれば、入出力特性
の直線性など、エミツタフオロアの線形動作の優
れた特性を活しながら、負荷駆動能力を信号の拡
幅に応じて変化でき、いわゆるAB級の動作を極
めて簡単な回路構成により実現できる。従つて回
路の消費電力を節減でき、とくに同様の回路を多
数組込んだ集積回路において効果を発揮する。な
お本文に於てはバイポーラトランジスタ回路につ
いて述べたが、電界効果形トランジスタにおける
ソースフオロア回路についても同様の状況があり
従つて本発明を適用して同様の効果を得ることが
できる。
の直線性など、エミツタフオロアの線形動作の優
れた特性を活しながら、負荷駆動能力を信号の拡
幅に応じて変化でき、いわゆるAB級の動作を極
めて簡単な回路構成により実現できる。従つて回
路の消費電力を節減でき、とくに同様の回路を多
数組込んだ集積回路において効果を発揮する。な
お本文に於てはバイポーラトランジスタ回路につ
いて述べたが、電界効果形トランジスタにおける
ソースフオロア回路についても同様の状況があり
従つて本発明を適用して同様の効果を得ることが
できる。
第１図は従来装置の一例を示す回路図、第２図
は第１図回路の特性を示す説明図、第３図は第１
図回路の出力波形の一例を示す説明図、第４図は
本発明回路の一実施例を示す回路図、第５図は本
発明回路に於ける出力信号波形ａと出力エミツタ
フオロア段の電流波形ｂ関係を示す図である。 Q1：エミツタフオロア段トランジスタ、Q2：
電流源トランジスタ、RL：負荷抵抗。
は第１図回路の特性を示す説明図、第３図は第１
図回路の出力波形の一例を示す説明図、第４図は
本発明回路の一実施例を示す回路図、第５図は本
発明回路に於ける出力信号波形ａと出力エミツタ
フオロア段の電流波形ｂ関係を示す図である。 Q1：エミツタフオロア段トランジスタ、Q2：
電流源トランジスタ、RL：負荷抵抗。
Claims (1)
- １ 出力エミツタフオロア回路を構成する第一の
トランジスタと、上記第一のトランジスタのエミ
ツタ電流を供給する第二のトランジスタを含むカ
レントミラー形電流源と、前記第一のトランジス
タのベースに接続された電圧増幅段と、前記カレ
ントミラー形電流源の電流を制御する第二のエミ
ツタフオロア回路を有し、該第二のエミツタフオ
ロア回路の入力として、前記電圧増幅段の出力と
は逆位相の関係を有する信号電圧を用いることを
特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22360485A JPS6284607A (ja) | 1985-10-09 | 1985-10-09 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22360485A JPS6284607A (ja) | 1985-10-09 | 1985-10-09 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284607A JPS6284607A (ja) | 1987-04-18 |
| JPH0577205B2 true JPH0577205B2 (ja) | 1993-10-26 |
Family
ID=16800787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22360485A Granted JPS6284607A (ja) | 1985-10-09 | 1985-10-09 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284607A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2556979Y2 (ja) * | 1991-03-01 | 1997-12-08 | 株式会社ニフコ | 線、棒状物のクランプ |
| JP2530779Y2 (ja) * | 1991-06-17 | 1997-03-26 | 日産自動車株式会社 | 電線保持具 |
| JPH0956091A (ja) * | 1995-08-18 | 1997-02-25 | Mitsubishi Electric Corp | 永久磁石式回転電機 |
| JP2007288646A (ja) * | 2006-04-19 | 2007-11-01 | Sharp Corp | バッファ回路及び固体撮像装置 |
-
1985
- 1985-10-09 JP JP22360485A patent/JPS6284607A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284607A (ja) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528516A (en) | Differential amplifier with dynamic thermal balancing | |
| JPH0865134A (ja) | バッファ回路 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPH0577205B2 (ja) | ||
| JPH0521445B2 (ja) | ||
| US4757275A (en) | Wideband closed loop amplifier | |
| US5124586A (en) | Impedance multiplier | |
| US6278299B1 (en) | Voltage to current converter | |
| US5047729A (en) | Transconductance amplifier | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| JPS5941617Y2 (ja) | プツシユプルカスコ−ドエミツタフオロワ | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0339928Y2 (ja) | ||
| JP2782350B2 (ja) | 低歪電流源 | |
| JPS6130327Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPS6040019Y2 (ja) | 差動増幅器 | |
| JPH07321570A (ja) | 演算増幅器 | |
| JPH0547003B2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS60148207A (ja) | クランプ回路付差動増幅回路 |