JPH0547003B2 - - Google Patents
Info
- Publication number
- JPH0547003B2 JPH0547003B2 JP60221270A JP22127085A JPH0547003B2 JP H0547003 B2 JPH0547003 B2 JP H0547003B2 JP 60221270 A JP60221270 A JP 60221270A JP 22127085 A JP22127085 A JP 22127085A JP H0547003 B2 JPH0547003 B2 JP H0547003B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- transistor
- output signal
- biased
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、振幅が変動する入力信号をある一定
の振幅に制限する回路に関するものである。
の振幅に制限する回路に関するものである。
従来、一般的に用いられているこの種の振幅制
限回路は、例えば第３図に示すようなトランジス
タの飽和領域と遮断領域による振幅制限特性を利
用した電流切替形の構成であつた。図中１１，１
２はトランジスタ、１３は結合コンデンサ、１
４，１５はバイアス抵抗、１６，１７は負荷抵
抗、１８はエミツタ抵抗である。またINは入力
信号、OUTは出力信号、Vccは電源電圧、Vrefは
基準電圧を示す。
限回路は、例えば第３図に示すようなトランジス
タの飽和領域と遮断領域による振幅制限特性を利
用した電流切替形の構成であつた。図中１１，１
２はトランジスタ、１３は結合コンデンサ、１
４，１５はバイアス抵抗、１６，１７は負荷抵
抗、１８はエミツタ抵抗である。またINは入力
信号、OUTは出力信号、Vccは電源電圧、Vrefは
基準電圧を示す。
ところが、電流切替形の構成の振幅制限回路
は、入力信号の周波数が比較的低い場合（数10M
Hz程度）には問題なく動作するが、入力信号の周
波数が高く（数100MHz程度に）なると、トラン
ジスタの飽和領域における少数キヤリアの蓄積効
果のための飽和領域から遮断領域に遷移するスピ
ードが信号の周波数に対して無視できなくなるた
め波形歪を生ずる。さらに、少数キヤリアの蓄積
時間は入力信号振幅の変動により変化するため、
振幅制限回路の出力は入力振幅に依存した位相変
動を生じ、高周波領域においてはこのような構成
の振幅制限回路では良好な位相特性を得ることが
できなかつた。
は、入力信号の周波数が比較的低い場合（数10M
Hz程度）には問題なく動作するが、入力信号の周
波数が高く（数100MHz程度に）なると、トラン
ジスタの飽和領域における少数キヤリアの蓄積効
果のための飽和領域から遮断領域に遷移するスピ
ードが信号の周波数に対して無視できなくなるた
め波形歪を生ずる。さらに、少数キヤリアの蓄積
時間は入力信号振幅の変動により変化するため、
振幅制限回路の出力は入力振幅に依存した位相変
動を生じ、高周波領域においてはこのような構成
の振幅制限回路では良好な位相特性を得ることが
できなかつた。
本発明は、入力信号の正側の振幅に対しては能
動領域で動作し、負側の振幅に対しては遮断特性
によつて出力信号振幅をある一定振幅に制限する
ようにバイアスした第１のトランジスタからなる
エミツタ接地形増幅器と、このエミツタ接地形増
幅器の出力信号の正側の振幅に対しては能動領域
で動作し、負側の振幅に対しては遮断特性によつ
て出力信号振幅をある一定振幅に制限するように
バイアスした第２のトランジスタからなるコレク
タ接地形増幅器とを、直流結合することによつて
振幅制限回路を構成したものである。
動領域で動作し、負側の振幅に対しては遮断特性
によつて出力信号振幅をある一定振幅に制限する
ようにバイアスした第１のトランジスタからなる
エミツタ接地形増幅器と、このエミツタ接地形増
幅器の出力信号の正側の振幅に対しては能動領域
で動作し、負側の振幅に対しては遮断特性によつ
て出力信号振幅をある一定振幅に制限するように
バイアスした第２のトランジスタからなるコレク
タ接地形増幅器とを、直流結合することによつて
振幅制限回路を構成したものである。
トランジスタの遮断特性を利用して振幅制限が
行なわれるため、少数キヤリアの蓄積時間の影響
がない。
行なわれるため、少数キヤリアの蓄積時間の影響
がない。
次に、本発明について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す回路図であ
る。第１のトランジスタ１は、バイアス抵抗２，
３、エミツタ抵抗４、負荷抵抗５とともにエミツ
タ接地増幅器を構成している。ここで、トランジ
スタ１は結合コンデンサ６を介して入力する第２
図ａに示すような波形の入力信号ａの正側の振幅
に対しては能動領域で動作し、リニア増幅を行な
う。一方、入力信号ａが負側の振幅のあるレベル
に達すると、トランジスタ１は遮断状態になるよ
うにバイアスされているため、負荷抵抗５には第
２図ｂに示すように入力信号ａの負側のあるレベ
ル以下が振幅制限された形に相当する出力信号ｂ
が得られる。
る。第１のトランジスタ１は、バイアス抵抗２，
３、エミツタ抵抗４、負荷抵抗５とともにエミツ
タ接地増幅器を構成している。ここで、トランジ
スタ１は結合コンデンサ６を介して入力する第２
図ａに示すような波形の入力信号ａの正側の振幅
に対しては能動領域で動作し、リニア増幅を行な
う。一方、入力信号ａが負側の振幅のあるレベル
に達すると、トランジスタ１は遮断状態になるよ
うにバイアスされているため、負荷抵抗５には第
２図ｂに示すように入力信号ａの負側のあるレベ
ル以下が振幅制限された形に相当する出力信号ｂ
が得られる。
次に、第２のトランジスタ７は、コレクタ接地
形増幅器を構成しており、正側の振幅が制限され
た出力信号ｂの正側の振幅に対しては能動領域で
動作し、負荷抵抗８には出力信号ｂの正側の振幅
がそのまま現われる。一方、出力信号ｂの負側の
振幅に対してはそれがあるレベル以下になると遮
断状態になるようにバイアスされているため、出
力信号ｂの負側の振幅のあるレベル以下が振幅制
限され、結局第２図ｃに示すように波形の出力信
号ｃが得られる。
形増幅器を構成しており、正側の振幅が制限され
た出力信号ｂの正側の振幅に対しては能動領域で
動作し、負荷抵抗８には出力信号ｂの正側の振幅
がそのまま現われる。一方、出力信号ｂの負側の
振幅に対してはそれがあるレベル以下になると遮
断状態になるようにバイアスされているため、出
力信号ｂの負側の振幅のあるレベル以下が振幅制
限され、結局第２図ｃに示すように波形の出力信
号ｃが得られる。
このように、入力信号ａの負側の振幅は第１の
トランジスタ１の遮断特性により、また正側の振
幅は第２のトランジスタ７の遮断特性によりそれ
ぞれ振幅制限される。
トランジスタ１の遮断特性により、また正側の振
幅は第２のトランジスタ７の遮断特性によりそれ
ぞれ振幅制限される。
また、波形歪により直流成分が変動すると出力
波形に位相変化を生じるため、段間は直流結合し
ている。
波形に位相変化を生じるため、段間は直流結合し
ている。
以上説明したように本発明の振幅制限回路を構
成することにより、次のような効果を得ることが
できる。
成することにより、次のような効果を得ることが
できる。
まず、トランジスタの遮断特性により振幅制限
を行なうため少数キヤリアの蓄積時間に起因する
位相変動を生じない。また、トランジスタを遮断
領域近傍にバイアスするためコレクタ電流も少な
くすることができ、コレクタエミツタ間電圧
（VCE）が大きくなつてトランジスタの周波数特
性上も有利となる。
を行なうため少数キヤリアの蓄積時間に起因する
位相変動を生じない。また、トランジスタを遮断
領域近傍にバイアスするためコレクタ電流も少な
くすることができ、コレクタエミツタ間電圧
（VCE）が大きくなつてトランジスタの周波数特
性上も有利となる。
さらに本発明の振幅制限回路は、出力段がコレ
クタ接地形増幅器となつているため同様の構成の
振幅制限回路を容易に複数段縦続接続することが
可能であり、広範囲の入力振幅変動に対して振幅
制限が可能となる。
クタ接地形増幅器となつているため同様の構成の
振幅制限回路を容易に複数段縦続接続することが
可能であり、広範囲の入力振幅変動に対して振幅
制限が可能となる。
このように本発明の振幅制限回路は、位相変動
量を軽減できるため、特にデイジタル伝送システ
ムにおいてきわめて有用である。
量を軽減できるため、特にデイジタル伝送システ
ムにおいてきわめて有用である。
第１図は本発明の一実施例を示す回路図、第２
図は第１図の各部の信号波形を示す波形図、第３
図は従来例を示す回路図である。 １……第１のトランジスタ、２，３……バイア
ス抵抗、４……エミツタ抵抗、５，８……負荷抵
抗、６……結合コンデンサ、７……第２のトラン
ジスタ。
図は第１図の各部の信号波形を示す波形図、第３
図は従来例を示す回路図である。 １……第１のトランジスタ、２，３……バイア
ス抵抗、４……エミツタ抵抗、５，８……負荷抵
抗、６……結合コンデンサ、７……第２のトラン
ジスタ。
Claims (1)
- １ 第１のトランジスタからなるエミツタ接地形
増幅器と、このエミツタ接地形増幅器に直流結合
された第２のトランジスタからなるコレクタ接地
形増幅器とを有し、第１のトランジスタは、入力
信号の正側の振幅に対しては能動領域で動作し、
負側の振幅に対しては遮断特性によつて出力信号
振幅をある一定振幅に制限するようにバイアスさ
れ、第２のトランジスタは、エミツタ接地形増幅
器の出力信号の正側の振幅に対しては能動領域で
動作し、負側の振幅に対しては遮断特性によつて
出力信号振幅をある一定振幅に制限するようにバ
イアスされていることを特徴とする振幅制限回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221270A JPS6281806A (ja) | 1985-10-04 | 1985-10-04 | 振幅制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221270A JPS6281806A (ja) | 1985-10-04 | 1985-10-04 | 振幅制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281806A JPS6281806A (ja) | 1987-04-15 |
| JPH0547003B2 true JPH0547003B2 (ja) | 1993-07-15 |
Family
ID=16764143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60221270A Granted JPS6281806A (ja) | 1985-10-04 | 1985-10-04 | 振幅制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281806A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518116A (en) * | 1978-07-26 | 1980-02-08 | Hitachi Ltd | Overinput limiter circuit |
-
1985
- 1985-10-04 JP JP60221270A patent/JPS6281806A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518116A (en) * | 1978-07-26 | 1980-02-08 | Hitachi Ltd | Overinput limiter circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6281806A (ja) | 1987-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648222U (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0547003B2 (ja) | ||
| US6278299B1 (en) | Voltage to current converter | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| US4345214A (en) | Variable emitter degeneration gain-controlled amplifier | |
| US4417292A (en) | Power amplifier protection circuit | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US4123723A (en) | Transistor amplifier circuit | |
| US3519946A (en) | Class a audio amplifier | |
| JPH0577205B2 (ja) | ||
| US3435365A (en) | Monolithically fabricated operational amplifier device with self-drive | |
| JPS6315766B2 (ja) | ||
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| JPH0510408Y2 (ja) | ||
| US4499429A (en) | Variable gain control circuit | |
| JPH0572127B2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS6119548Y2 (ja) | ||
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPS6231523B2 (ja) | ||
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPS6372230A (ja) | 光受信回路 |