JPS63304706A - リミタ増幅回路 - Google Patents
リミタ増幅回路Info
- Publication number
- JPS63304706A JPS63304706A JP62139934A JP13993487A JPS63304706A JP S63304706 A JPS63304706 A JP S63304706A JP 62139934 A JP62139934 A JP 62139934A JP 13993487 A JP13993487 A JP 13993487A JP S63304706 A JPS63304706 A JP S63304706A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- emitter
- circuit
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はリミタ増幅回路に関し、特に負の入力信号に対
する出力振幅のリミットレベルを変更可能な両極性リミ
タ増幅回路に関する。
する出力振幅のリミットレベルを変更可能な両極性リミ
タ増幅回路に関する。
(従来の技術)
第2図は従来の両極性リミタ増幅回路を例示し、このリ
ミタ増幅回路は、エミッタ接地2段直結増幅回路1、こ
の直結増幅回路の帰還バイアス回路2及び定電流源回路
3から構成されている。エミッタ接地2段直結増幅回路
1は、2段に直結された2つのエミッタ接地トランジス
タTr+及びTr4からなり、第2段のトランジスタT
r4のコレクタからベースへ負帰還をかけて第2段のト
ランジスタTraの動作点を安定化するための自己バイ
アス抵抗R2が第2段のトランジスタTraのコレクタ
とベースとの間に接続され、また、負荷抵抗R1が第2
段のトランジスタTraのコレクタと電源との間に接続
されている。帰還バイアス回路2は、第1段のトランジ
スタTr、のベースと第2段のトランジスタTraのエ
ミッタとの間に接続された帰還抵抗R3と、第2段のト
ランジスタTraの工17タに接続されたダイオード接
続のトランジスタTrsとからなっている。定電流源回
路3は、定電流トランジスタTrtと、電源とこの定電
流トランジスタTr、のベースとの間に接、続された可
変抵抗R4及び定電流トランジスタTrzのベースに接
続されたダイオード接続のトランジスタTr、からなる
定電流トランジスタTr。
ミタ増幅回路は、エミッタ接地2段直結増幅回路1、こ
の直結増幅回路の帰還バイアス回路2及び定電流源回路
3から構成されている。エミッタ接地2段直結増幅回路
1は、2段に直結された2つのエミッタ接地トランジス
タTr+及びTr4からなり、第2段のトランジスタT
r4のコレクタからベースへ負帰還をかけて第2段のト
ランジスタTraの動作点を安定化するための自己バイ
アス抵抗R2が第2段のトランジスタTraのコレクタ
とベースとの間に接続され、また、負荷抵抗R1が第2
段のトランジスタTraのコレクタと電源との間に接続
されている。帰還バイアス回路2は、第1段のトランジ
スタTr、のベースと第2段のトランジスタTraのエ
ミッタとの間に接続された帰還抵抗R3と、第2段のト
ランジスタTraの工17タに接続されたダイオード接
続のトランジスタTrsとからなっている。定電流源回
路3は、定電流トランジスタTrtと、電源とこの定電
流トランジスタTr、のベースとの間に接、続された可
変抵抗R4及び定電流トランジスタTrzのベースに接
続されたダイオード接続のトランジスタTr、からなる
定電流トランジスタTr。
用バイアス回路とから成っている。第1段のトランジス
タTr+のベースに正、負に変化する入力信号Viが印
加されると、第2段のトランジスタTr、のコレクタに
正、負に変化するリミットされた出力信号Voが現れる
。
タTr+のベースに正、負に変化する入力信号Viが印
加されると、第2段のトランジスタTr、のコレクタに
正、負に変化するリミットされた出力信号Voが現れる
。
次に、第2図を参照して、この従来の両極性リミタ増幅
回路の動作について説明する。まず、電源がオンにされ
ると電源電圧Vccの印加によって各トランジスタTr
t〜Trsが導通状態となる。定電流源回路3では、第
1段のトランジスタTr+のコレクタ電流が増加した場
合には、定電流トランジスタTrオの電流も増加しその
ベース電位が上昇し、そのため可変抵抗R4を介して定
電流トランジスタTr2へ流入するベース電流が減少し
て当該定電流トランジスタTr、従って、第1段のトラ
ンジスタTr+ を流れるコレクタ電流が減少してもと
に戻ろうとする。逆に、第1段のトランジスタTr、の
コレクタ電流が減少した場合には定電流トランジスタT
ryのコレクタ電流が増加される。このように、定電流
源回路3は可変紙tjtR4の設定値によって決まる一
定のコレクタ電流を第1段のトランジスタTr、に供給
して第2段のトランジスタTraがカットオフになるこ
とを防止しその導通状態を維持させる0次に、帰還バイ
アス回路2では、第1段のトランジスタTrlのコレク
タ電流が何らかの原因で増加しようとする場合には第1
段のトランジスタTrl のコレクタ電位が低下しその
ため第2段のトランジスタTraのエミッタ電位も低下
してダイオード接続トランジスタTrsの電圧降下が減
少し、帰還抵抗R3を流れる電流も減少する。つまり、
第1段のトランジスタTr+のベース電流が減少して第
1段のトランジスタTr+ のコレクタ電流も減少する
。
回路の動作について説明する。まず、電源がオンにされ
ると電源電圧Vccの印加によって各トランジスタTr
t〜Trsが導通状態となる。定電流源回路3では、第
1段のトランジスタTr+のコレクタ電流が増加した場
合には、定電流トランジスタTrオの電流も増加しその
ベース電位が上昇し、そのため可変抵抗R4を介して定
電流トランジスタTr2へ流入するベース電流が減少し
て当該定電流トランジスタTr、従って、第1段のトラ
ンジスタTr+ を流れるコレクタ電流が減少してもと
に戻ろうとする。逆に、第1段のトランジスタTr、の
コレクタ電流が減少した場合には定電流トランジスタT
ryのコレクタ電流が増加される。このように、定電流
源回路3は可変紙tjtR4の設定値によって決まる一
定のコレクタ電流を第1段のトランジスタTr、に供給
して第2段のトランジスタTraがカットオフになるこ
とを防止しその導通状態を維持させる0次に、帰還バイ
アス回路2では、第1段のトランジスタTrlのコレク
タ電流が何らかの原因で増加しようとする場合には第1
段のトランジスタTrl のコレクタ電位が低下しその
ため第2段のトランジスタTraのエミッタ電位も低下
してダイオード接続トランジスタTrsの電圧降下が減
少し、帰還抵抗R3を流れる電流も減少する。つまり、
第1段のトランジスタTr+のベース電流が減少して第
1段のトランジスタTr+ のコレクタ電流も減少する
。
逆に、第1段のトランジスタTr+ のコレクタ電流が
減少しようとする場合には帰還バイアス回路2はこのコ
レクタ電流を増加しよとする。従って、第1段のトラン
ジスタTr、のコレクタ電流の変化が抑制される。
減少しようとする場合には帰還バイアス回路2はこのコ
レクタ電流を増加しよとする。従って、第1段のトラン
ジスタTr、のコレクタ電流の変化が抑制される。
以上述べたような安定状態の下で、まず負の入力信号V
1が第1段のトランジスタTr、のベースに印加される
と、当該第1段のトランジスタTr。
1が第1段のトランジスタTr、のベースに印加される
と、当該第1段のトランジスタTr。
のベース電位が低下しコレクタ電流が減少するが、第1
段のトランジスタTr+のコレクタ電位は第2段のトラ
ンジスタTraのエミッタ・ベース間電圧V□と帰還回
路中のトランジスタTrsのエミッタ・ベース間電圧V
Bで決まる電位の値よりも低下せず、第2段のトランジ
スタT r aのコレクタ電位つまり負の出力信号v0
も第1段のトランジスタTr、のコレクタ電位に等しい
ところでリミットされる0次に、正の人力信号V+が第
1段のトランジスタTr+のベースに印加された場合に
は、帰還バイアス回路は関係しないが、前述した定電流
源回路3によって負荷抵抗R1を流れる電流が制限され
る結果、負荷抵抗R1の電圧降下出力つまり出力信号■
。かリミットされる。この制限電流値は第1段のトラン
ジスタTr+ の適正バイアスと関係するために最適値
が存在する。
段のトランジスタTr+のコレクタ電位は第2段のトラ
ンジスタTraのエミッタ・ベース間電圧V□と帰還回
路中のトランジスタTrsのエミッタ・ベース間電圧V
Bで決まる電位の値よりも低下せず、第2段のトランジ
スタT r aのコレクタ電位つまり負の出力信号v0
も第1段のトランジスタTr、のコレクタ電位に等しい
ところでリミットされる0次に、正の人力信号V+が第
1段のトランジスタTr+のベースに印加された場合に
は、帰還バイアス回路は関係しないが、前述した定電流
源回路3によって負荷抵抗R1を流れる電流が制限され
る結果、負荷抵抗R1の電圧降下出力つまり出力信号■
。かリミットされる。この制限電流値は第1段のトラン
ジスタTr+ の適正バイアスと関係するために最適値
が存在する。
このようにして、正及び負の両極性信号人力Vtが第2
図に示すそれぞれ上限をリミットされた出力信号V0と
して出力される。
図に示すそれぞれ上限をリミットされた出力信号V0と
して出力される。
(発明が解決しようとする問題点)
しかしながら、従来の両極性リミタ増幅回路では、負の
入力信号Viが入力された場合には、1.6v程度の一
定値である「第2段のトランジスタ↑r4のエミッタ・
ベース間電圧va!+ダイオード接続のトランジスタT
rsのエミッタ・ベース間電圧V□」の値で負の出力信
号の振幅がリミットされてしまい変更できないという問
題点があった。
入力信号Viが入力された場合には、1.6v程度の一
定値である「第2段のトランジスタ↑r4のエミッタ・
ベース間電圧va!+ダイオード接続のトランジスタT
rsのエミッタ・ベース間電圧V□」の値で負の出力信
号の振幅がリミットされてしまい変更できないという問
題点があった。
本発明は上述の問題点を解決するためになされたもので
、負の入力信号に対してリミタの負の出力信号の振幅レ
ベルを可変にできるリミタ増幅回路を提供することを目
的とするものである。
、負の入力信号に対してリミタの負の出力信号の振幅レ
ベルを可変にできるリミタ増幅回路を提供することを目
的とするものである。
(問題点を解決するための手段)
上記目的を達成するために本発明においては、ベースに
入力信号を印加される第1段のエミッタ接地トランジス
タ、該トランジスタに直結されコレクタに出力信号を発
生する第2段のエミッタ接地トランジスタ、及び前記第
1段のエミッタ接地トランジスタの前記ベースと前記第
2段のエミッタ接地トランジスタのエミッタとの間に接
続された帰還バイアス回路を有する帰還バイアス形エミ
ッタ接地2段直結回路と、前記第1段のエミッタ接地ト
ランジスタのエミッタに接続され一定電流を供給する定
電流源回路と、前記第2段のエミッタ接地トランジスタ
のコレクタと電源との間に接続された負荷抵抗とを備え
るリミタ増幅回路において、前記第2段のエミッタ接地
トランジスタのエミッタと前記帰還バイアス回路の一端
との間に負の入力信号に対して出力レベルを変化させる
抵抗を接続したことを特徴とするものである。
入力信号を印加される第1段のエミッタ接地トランジス
タ、該トランジスタに直結されコレクタに出力信号を発
生する第2段のエミッタ接地トランジスタ、及び前記第
1段のエミッタ接地トランジスタの前記ベースと前記第
2段のエミッタ接地トランジスタのエミッタとの間に接
続された帰還バイアス回路を有する帰還バイアス形エミ
ッタ接地2段直結回路と、前記第1段のエミッタ接地ト
ランジスタのエミッタに接続され一定電流を供給する定
電流源回路と、前記第2段のエミッタ接地トランジスタ
のコレクタと電源との間に接続された負荷抵抗とを備え
るリミタ増幅回路において、前記第2段のエミッタ接地
トランジスタのエミッタと前記帰還バイアス回路の一端
との間に負の入力信号に対して出力レベルを変化させる
抵抗を接続したことを特徴とするものである。
(作用)
第2段のトランジスタと帰還バイアス回路との間に接続
された抵抗の抵抗値を変えると、当該トランジスタの負
の入力信号に対するリミットレベルが変化する。これに
伴い出力信号の振幅が変化する。
された抵抗の抵抗値を変えると、当該トランジスタの負
の入力信号に対するリミットレベルが変化する。これに
伴い出力信号の振幅が変化する。
(実施例)
以下本発明の一実施例を添付図面に基づいて詳述する。
尚、第2図の回路と同一の回路は同一の符号を付してそ
の説明を省略する。
の説明を省略する。
路を示し、リミタ増幅回路はエミンタ接地2段直結増幅
回路lの第2段のトランジスタTraのエミッタと帰還
バイアス回路2のダイオード接続のトランジスタTrs
のコレクタとの間に抵抗R5が挿入接続されており、他
の回路構成は第2図に示す回路と同一に構成されている
。今、エミツタ2段直結回路1の第1段のトランジスタ
Tr、のベースに負の入力信号Vムが印加されると、当
該第1段のトランジスタTr+のベース電位が低下し、
コレクタ電流が減少し、これに伴い第1段のトランジス
タTr+のコレクタ電位が上昇する。このため第2段の
トランジスタTraのコレクタ・エミッタ間電圧VeE
が小さくなるので第2段のトランジスタTr、のエミッ
タ電流!、が増加するが、出力信号■。の振幅は「ダイ
オード接続のトランジスタTrsのエミッタ・ベース間
電圧V、十第2段のトランジスタTr4のエミッタ・ベ
ース間電圧V WE + I t ・R5Jによって
制限されることとなる。従って、抵抗R5の値を変える
ことにより入力信号V、が負の場合の出力信号■。の振
幅のリミットレベルが(■ア ・R5)の範囲で可変さ
れることとなる。尚、抵抗R5として可変抵抗を使用し
てもよく、この場合には出力信号v0の振幅のリミット
レベルを連続的に可変させることができる。
回路lの第2段のトランジスタTraのエミッタと帰還
バイアス回路2のダイオード接続のトランジスタTrs
のコレクタとの間に抵抗R5が挿入接続されており、他
の回路構成は第2図に示す回路と同一に構成されている
。今、エミツタ2段直結回路1の第1段のトランジスタ
Tr、のベースに負の入力信号Vムが印加されると、当
該第1段のトランジスタTr+のベース電位が低下し、
コレクタ電流が減少し、これに伴い第1段のトランジス
タTr+のコレクタ電位が上昇する。このため第2段の
トランジスタTraのコレクタ・エミッタ間電圧VeE
が小さくなるので第2段のトランジスタTr、のエミッ
タ電流!、が増加するが、出力信号■。の振幅は「ダイ
オード接続のトランジスタTrsのエミッタ・ベース間
電圧V、十第2段のトランジスタTr4のエミッタ・ベ
ース間電圧V WE + I t ・R5Jによって
制限されることとなる。従って、抵抗R5の値を変える
ことにより入力信号V、が負の場合の出力信号■。の振
幅のリミットレベルが(■ア ・R5)の範囲で可変さ
れることとなる。尚、抵抗R5として可変抵抗を使用し
てもよく、この場合には出力信号v0の振幅のリミット
レベルを連続的に可変させることができる。
尚、この実施例では、NPN )ランジスタを用いた場
合について説明したが、PNP トランジスタを用いて
も電源電圧の極性を考慮すれば同様に使用することがで
きる。
合について説明したが、PNP トランジスタを用いて
も電源電圧の極性を考慮すれば同様に使用することがで
きる。
(発明の効果)
以上説明したように本発明によれば、ベースに入力信号
を印加される第1段のエミッタ接地トランジスタ、該ト
ランジスタに直結されコレクタに出力信号を発生する第
2段のエミッタ接地トランジスタ、及び第1段のエミッ
タ接地トランジスタのベースと第2段のエミッタ接地ト
ランジスタのエミッタとの間に接続された帰還バイアス
回路を有する帰還バイアス形エミッタ接地2段直結回路
と、第1段のエミッタ接地トランジスタのエミッタに接
続され一定電流を供給する定電流源回路と、第2段のエ
ミッタ接地トランジスタのコレクタと電源との間に接続
された負荷抵抗とを備えるリミタ増幅回路において、第
2段のエミッタ接地トランジスタのエミッタと帰還バイ
アス回路の一端との間に負の入力信号に対して出力レベ
ルを変化させる抵抗を接続したことにより、前記抵抗の
値を変化させることによって負の人力信号に対してリミ
ットレベルを変化させることができ、これに応じてリミ
タ増幅回路の出力信号の振幅を変化させることができる
という効果がある。
を印加される第1段のエミッタ接地トランジスタ、該ト
ランジスタに直結されコレクタに出力信号を発生する第
2段のエミッタ接地トランジスタ、及び第1段のエミッ
タ接地トランジスタのベースと第2段のエミッタ接地ト
ランジスタのエミッタとの間に接続された帰還バイアス
回路を有する帰還バイアス形エミッタ接地2段直結回路
と、第1段のエミッタ接地トランジスタのエミッタに接
続され一定電流を供給する定電流源回路と、第2段のエ
ミッタ接地トランジスタのコレクタと電源との間に接続
された負荷抵抗とを備えるリミタ増幅回路において、第
2段のエミッタ接地トランジスタのエミッタと帰還バイ
アス回路の一端との間に負の入力信号に対して出力レベ
ルを変化させる抵抗を接続したことにより、前記抵抗の
値を変化させることによって負の人力信号に対してリミ
ットレベルを変化させることができ、これに応じてリミ
タ増幅回路の出力信号の振幅を変化させることができる
という効果がある。
第1図は本発明に係るリミタ増幅回路の一実施例を示す
回路図、第2図は従来のリミタ増幅回路を示す回路図で
ある。 1・・・エミッタ接地2段直結増幅回路、2・・・帰還
バイアス回路、3・・・定電流源回路、Trl−Trs
・・・トランジスタ、R1−R5・・・抵抗、v盈・・
・入力信号、■。・・・出力信号、V cc・・・電源
電圧。
回路図、第2図は従来のリミタ増幅回路を示す回路図で
ある。 1・・・エミッタ接地2段直結増幅回路、2・・・帰還
バイアス回路、3・・・定電流源回路、Trl−Trs
・・・トランジスタ、R1−R5・・・抵抗、v盈・・
・入力信号、■。・・・出力信号、V cc・・・電源
電圧。
Claims (1)
- ベースに入力信号を印加される第1段のエミッタ接地ト
ランジスタ、該トランジスタに直結されコレクタに出力
信号を発生する第2段のエミッタ接地トランジスタ、及
び前記第1段のエミッタ接地トランジスタの前記ベース
と前記第2段のエミッタ接地トランジスタのエミッタと
の間に接続された帰還バイアス回路を有する帰還バイア
ス形エミッタ接地2段直結回路と、前記第1段のエミッ
タ接地トランジスタのエミッタに接続され一定電流を供
給する定電流源回路と、前記第2段のエミッタ接地トラ
ンジスタのコレクタと電源との間に接続された負荷抵抗
とを備えるリミタ増幅回路において、前記第2段のエミ
ッタ接地トランジスタのエミッタと前記帰還バイアス回
路の一端との間に負の入力信号に対して出力レベルを変
化させる抵抗を接続したことを特徴とするリミタ増幅回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62139934A JPS63304706A (ja) | 1987-06-05 | 1987-06-05 | リミタ増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62139934A JPS63304706A (ja) | 1987-06-05 | 1987-06-05 | リミタ増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63304706A true JPS63304706A (ja) | 1988-12-13 |
Family
ID=15257069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62139934A Pending JPS63304706A (ja) | 1987-06-05 | 1987-06-05 | リミタ増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63304706A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263977A (ja) * | 1994-02-09 | 1995-10-13 | Trw Inc | Hbt直結低ノイズ広帯域マイクロ波増幅器 |
-
1987
- 1987-06-05 JP JP62139934A patent/JPS63304706A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263977A (ja) * | 1994-02-09 | 1995-10-13 | Trw Inc | Hbt直結低ノイズ広帯域マイクロ波増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4406955A (en) | Comparator circuit having hysteresis | |
JPH0449287B2 (ja) | ||
JP2533201B2 (ja) | Am検波回路 | |
JPH077337A (ja) | 両極性電圧/電流変換回路 | |
JPS63304706A (ja) | リミタ増幅回路 | |
JPH0479171B2 (ja) | ||
JPH0230902Y2 (ja) | ||
JP2578886B2 (ja) | シュミット・トリガ回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPS5914817Y2 (ja) | 安定化電源回路 | |
JP3221058B2 (ja) | 整流回路 | |
JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
JP2759226B2 (ja) | 基準電圧発生回路 | |
JP2554543B2 (ja) | 電源回路 | |
JPH0419881Y2 (ja) | ||
JPS59207716A (ja) | 自動レベル制御回路 | |
JPH0786895A (ja) | 出力回路 | |
JPS6218979Y2 (ja) | ||
JP2797621B2 (ja) | コンパレータ回路 | |
JPH057887B2 (ja) | ||
JPH11136105A (ja) | 電圧比較回路 | |
JPH0472410B2 (ja) | ||
JPS6034284B2 (ja) | 増幅回路 | |
JPH01128603A (ja) | カレントミラー回路 |