JPS63304706A - リミタ増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はリミタ増幅回路に関し、特に負の入力信号に対
する出力振幅のリミットレベルを変更可能な両極性リミ
タ増幅回路に関する。

（従来の技術） 第２図は従来の両極性リミタ増幅回路を例示し、このリ
ミタ増幅回路は、エミッタ接地２段直結増幅回路１、こ
の直結増幅回路の帰還バイアス回路２及び定電流源回路
３から構成されている。エミッタ接地２段直結増幅回路
１は、２段に直結された２つのエミッタ接地トランジス
タＴｒ＋及びＴｒ４からなり、第２段のトランジスタＴ
ｒ４のコレクタからベースへ負帰還をかけて第２段のト
ランジスタＴｒａの動作点を安定化するための自己バイ
アス抵抗Ｒ２が第２段のトランジスタＴｒａのコレクタ
とベースとの間に接続され、また、負荷抵抗Ｒ１が第２
段のトランジスタＴｒａのコレクタと電源との間に接続
されている。帰還バイアス回路２は、第１段のトランジ
スタＴｒ、のベースと第２段のトランジスタＴｒａのエ
ミッタとの間に接続された帰還抵抗Ｒ３と、第２段のト
ランジスタＴｒａの工１７タに接続されたダイオード接
続のトランジスタＴｒｓとからなっている。定電流源回
路３は、定電流トランジスタＴｒｔと、電源とこの定電
流トランジスタＴｒ、のベースとの間に接、続された可
変抵抗Ｒ４及び定電流トランジスタＴｒｚのベースに接
続されたダイオード接続のトランジスタＴｒ、からなる
定電流トランジスタＴｒ。

用バイアス回路とから成っている。第１段のトランジス
タＴｒ＋のベースに正、負に変化する入力信号Ｖｉが印
加されると、第２段のトランジスタＴｒ、のコレクタに
正、負に変化するリミットされた出力信号Ｖｏが現れる
。

次に、第２図を参照して、この従来の両極性リミタ増幅
回路の動作について説明する。まず、電源がオンにされ
ると電源電圧Ｖｃｃの印加によって各トランジスタＴｒ
ｔ〜Ｔｒｓが導通状態となる。定電流源回路３では、第
１段のトランジスタＴｒ＋のコレクタ電流が増加した場
合には、定電流トランジスタＴｒオの電流も増加しその
ベース電位が上昇し、そのため可変抵抗Ｒ４を介して定
電流トランジスタＴｒ２へ流入するベース電流が減少し
て当該定電流トランジスタＴｒ、従って、第１段のトラ
ンジスタＴｒ＋　を流れるコレクタ電流が減少してもと
に戻ろうとする。逆に、第１段のトランジスタＴｒ、の
コレクタ電流が減少した場合には定電流トランジスタＴ
ｒｙのコレクタ電流が増加される。このように、定電流
源回路３は可変紙ｔｊｔＲ４の設定値によって決まる一
定のコレクタ電流を第１段のトランジスタＴｒ、に供給
して第２段のトランジスタＴｒａがカットオフになるこ
とを防止しその導通状態を維持させる０次に、帰還バイ
アス回路２では、第１段のトランジスタＴｒｌのコレク
タ電流が何らかの原因で増加しようとする場合には第１
段のトランジスタＴｒｌ　のコレクタ電位が低下しその
ため第２段のトランジスタＴｒａのエミッタ電位も低下
してダイオード接続トランジスタＴｒｓの電圧降下が減
少し、帰還抵抗Ｒ３を流れる電流も減少する。つまり、
第１段のトランジスタＴｒ＋のベース電流が減少して第
１段のトランジスタＴｒ＋　のコレクタ電流も減少する
。

逆に、第１段のトランジスタＴｒ＋　のコレクタ電流が
減少しようとする場合には帰還バイアス回路２はこのコ
レクタ電流を増加しよとする。従って、第１段のトラン
ジスタＴｒ、のコレクタ電流の変化が抑制される。

以上述べたような安定状態の下で、まず負の入力信号Ｖ
１が第１段のトランジスタＴｒ、のベースに印加される
と、当該第１段のトランジスタＴｒ。

のベース電位が低下しコレクタ電流が減少するが、第１
段のトランジスタＴｒ＋のコレクタ電位は第２段のトラ
ンジスタＴｒａのエミッタ・ベース間電圧Ｖ□と帰還回
路中のトランジスタＴｒｓのエミッタ・ベース間電圧Ｖ
Ｂで決まる電位の値よりも低下せず、第２段のトランジ
スタＴ　ｒ　ａのコレクタ電位つまり負の出力信号ｖ０
も第１段のトランジスタＴｒ、のコレクタ電位に等しい
ところでリミットされる０次に、正の人力信号Ｖ＋が第
１段のトランジスタＴｒ＋のベースに印加された場合に
は、帰還バイアス回路は関係しないが、前述した定電流
源回路３によって負荷抵抗Ｒ１を流れる電流が制限され
る結果、負荷抵抗Ｒ１の電圧降下出力つまり出力信号■
。かリミットされる。この制限電流値は第１段のトラン
ジスタＴｒ＋　の適正バイアスと関係するために最適値
が存在する。

このようにして、正及び負の両極性信号人力Ｖｔが第２
図に示すそれぞれ上限をリミットされた出力信号Ｖ０と
して出力される。

（発明が解決しようとする問題点） しかしながら、従来の両極性リミタ増幅回路では、負の
入力信号Ｖｉが入力された場合には、１．６ｖ程度の一
定値である「第２段のトランジスタ↑ｒ４のエミッタ・
ベース間電圧ｖａ！＋ダイオード接続のトランジスタＴ
ｒｓのエミッタ・ベース間電圧Ｖ□」の値で負の出力信
号の振幅がリミットされてしまい変更できないという問
題点があった。

本発明は上述の問題点を解決するためになされたもので
、負の入力信号に対してリミタの負の出力信号の振幅レ
ベルを可変にできるリミタ増幅回路を提供することを目
的とするものである。

（問題点を解決するための手段） 上記目的を達成するために本発明においては、ベースに
入力信号を印加される第１段のエミッタ接地トランジス
タ、該トランジスタに直結されコレクタに出力信号を発
生する第２段のエミッタ接地トランジスタ、及び前記第
１段のエミッタ接地トランジスタの前記ベースと前記第
２段のエミッタ接地トランジスタのエミッタとの間に接
続された帰還バイアス回路を有する帰還バイアス形エミ
ッタ接地２段直結回路と、前記第１段のエミッタ接地ト
ランジスタのエミッタに接続され一定電流を供給する定
電流源回路と、前記第２段のエミッタ接地トランジスタ
のコレクタと電源との間に接続された負荷抵抗とを備え
るリミタ増幅回路において、前記第２段のエミッタ接地
トランジスタのエミッタと前記帰還バイアス回路の一端
との間に負の入力信号に対して出力レベルを変化させる
抵抗を接続したことを特徴とするものである。

（作用） 第２段のトランジスタと帰還バイアス回路との間に接続
された抵抗の抵抗値を変えると、当該トランジスタの負
の入力信号に対するリミットレベルが変化する。これに
伴い出力信号の振幅が変化する。

（実施例） 以下本発明の一実施例を添付図面に基づいて詳述する。

尚、第２図の回路と同一の回路は同一の符号を付してそ
の説明を省略する。

路を示し、リミタ増幅回路はエミンタ接地２段直結増幅
回路ｌの第２段のトランジスタＴｒａのエミッタと帰還
バイアス回路２のダイオード接続のトランジスタＴｒｓ
のコレクタとの間に抵抗Ｒ５が挿入接続されており、他
の回路構成は第２図に示す回路と同一に構成されている
。今、エミツタ２段直結回路１の第１段のトランジスタ
Ｔｒ、のベースに負の入力信号Ｖムが印加されると、当
該第１段のトランジスタＴｒ＋のベース電位が低下し、
コレクタ電流が減少し、これに伴い第１段のトランジス
タＴｒ＋のコレクタ電位が上昇する。このため第２段の
トランジスタＴｒａのコレクタ・エミッタ間電圧ＶｅＥ
が小さくなるので第２段のトランジスタＴｒ、のエミッ
タ電流！、が増加するが、出力信号■。の振幅は「ダイ
オード接続のトランジスタＴｒｓのエミッタ・ベース間
電圧Ｖ、十第２段のトランジスタＴｒ４のエミッタ・ベ
ース間電圧Ｖ　ＷＥ　＋　Ｉ　ｔ　　・Ｒ５Ｊによって
制限されることとなる。従って、抵抗Ｒ５の値を変える
ことにより入力信号Ｖ、が負の場合の出力信号■。の振
幅のリミットレベルが（■ア　・Ｒ５）の範囲で可変さ
れることとなる。尚、抵抗Ｒ５として可変抵抗を使用し
てもよく、この場合には出力信号ｖ０の振幅のリミット
レベルを連続的に可変させることができる。

尚、この実施例では、ＮＰＮ　）ランジスタを用いた場
合について説明したが、ＰＮＰ　トランジスタを用いて
も電源電圧の極性を考慮すれば同様に使用することがで
きる。

（発明の効果） 以上説明したように本発明によれば、ベースに入力信号
を印加される第１段のエミッタ接地トランジスタ、該ト
ランジスタに直結されコレクタに出力信号を発生する第
２段のエミッタ接地トランジスタ、及び第１段のエミッ
タ接地トランジスタのベースと第２段のエミッタ接地ト
ランジスタのエミッタとの間に接続された帰還バイアス
回路を有する帰還バイアス形エミッタ接地２段直結回路
と、第１段のエミッタ接地トランジスタのエミッタに接
続され一定電流を供給する定電流源回路と、第２段のエ
ミッタ接地トランジスタのコレクタと電源との間に接続
された負荷抵抗とを備えるリミタ増幅回路において、第
２段のエミッタ接地トランジスタのエミッタと帰還バイ
アス回路の一端との間に負の入力信号に対して出力レベ
ルを変化させる抵抗を接続したことにより、前記抵抗の
値を変化させることによって負の人力信号に対してリミ
ットレベルを変化させることができ、これに応じてリミ
タ増幅回路の出力信号の振幅を変化させることができる
という効果がある。

【図面の簡単な説明】

第１図は本発明に係るリミタ増幅回路の一実施例を示す
回路図、第２図は従来のリミタ増幅回路を示す回路図で
ある。 １・・・エミッタ接地２段直結増幅回路、２・・・帰還
バイアス回路、３・・・定電流源回路、Ｔｒｌ−Ｔｒｓ
・・・トランジスタ、Ｒ１−Ｒ５・・・抵抗、ｖ盈・・
・入力信号、■。・・・出力信号、Ｖ　ｃｃ・・・電源
電圧。

Claims (1)

【特許請求の範囲】
1. ベースに入力信号を印加される第１段のエミッタ接地ト
   ランジスタ、該トランジスタに直結されコレクタに出力
   信号を発生する第２段のエミッタ接地トランジスタ、及
   び前記第１段のエミッタ接地トランジスタの前記ベース
   と前記第２段のエミッタ接地トランジスタのエミッタと
   の間に接続された帰還バイアス回路を有する帰還バイア
   ス形エミッタ接地２段直結回路と、前記第１段のエミッ
   タ接地トランジスタのエミッタに接続され一定電流を供
   給する定電流源回路と、前記第２段のエミッタ接地トラ
   ンジスタのコレクタと電源との間に接続された負荷抵抗
   とを備えるリミタ増幅回路において、前記第２段のエミ
   ッタ接地トランジスタのエミッタと前記帰還バイアス回
   路の一端との間に負の入力信号に対して出力レベルを変
   化させる抵抗を接続したことを特徴とするリミタ増幅回
   路。