JP2759226B2 - 基準電圧発生回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、帰還型の基準電圧発生回路、特に、その出
力バッファ回路に関する。

［従来の技術］ 第２図は従来のこの種の基準電圧発生回路の一例を示
す。

図において１はスタートアップ回路、２はバンドギャ
ップ回路、３は出力バッファ回路、４は帰還回路、５は
電源端子、６は出力端子である。

従来のこの種の基準電圧発生回路では、出力バッファ
回路は、第２図に示すようなエミッタホロワ構成になっ
ているか、あるいは、オペアンプによる構成になってい
た。

［発明が解決しようとする課題］ 従来の基準電圧発生回路では、出力バッファ回路がエ
ミッタホロワであり、電流の吸収能力が帰還抵抗（第２
図のR₆,R₇）により制限されるという問題があったり、
出力バッファ回路にオペアンプが用いられ、部品点数が
多くなり、IC化した場合、チップ面積を小さくすること
が難しく、コストがかさむという問題があった。

本発明は、上記の問題を解消するためになされたもの
で、少ない部品点数で低出力インピーダンスの基準電圧
発生回路を提供することを目的とする。

［課題を解決するための手段］ 本発明の基準電圧発生回路は、出力バッファ回路を、
電源とグランド間に電源側から順にNPNトランジスタとP
NPトランジスタを直列に接続した出力段と、バンドギャ
ップ回路の出力が入力する上記出力段のNPNトランジス
タにダーリントン接続したNPNトランジスタと、該NPNト
ランジスタとグランド間にNPNトランジスタ側から順に
第１のダイオード、第２のダイオード、帰還回路の出力
が入力するコレクタを上記出力段のPNPトランジスタの
ベースに接続したNPNトランジスタと抵抗を直列に接続
したバイアス回路とでプッシュプル構成としたものであ
る。

［実施例］ 第１図は本発明の一実施例を示す。

図において1,2,4,5,6は第２図の同一符号と同一また
は相当するものを示し、3aはプッシュプル構成の出力バ
ッファ回路である。

出力バッファ回路3aは、バンドギャップ回路２の出力
が入力するトランジスタQ₈とダーリントン接続した出力
トランジスタQ₉に直列に接続した極性が逆の出力トラン
ジスタQ₁₂が、ダイオードQ₁₀,Q₁₁及びトランジスタQ₁₃
と抵抗R₁₀による定電流回路によってバイアスされたプ
ッシュプル構成となっている。

したがって、低い出力インピーダンスが得られる。そ
して、第２図の従来の回路に、ダイオードQ₁₀,Q₁₁が２
個、トランジスタQ₁₂,Q₁₃が２個追加されただけで、IC
化した場合、コストが従来のものよりかさむほどチップ
面積が大きくなることがない。

［発明の効果］ 以上説明したように、本発明によれば、少ない部品点
数で、低出力インピーダンスが得られ、従来のオペアン
プによる出力バッファ回路の低出力インピーダンスのも
のに比べ、IC化した場合、チップの面積を小さくでき、
コストを低くおさえることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
のこの種の基準電圧発生回路の一例を示す回路図であ
る。 １……スタートアップ回路、２……バンドギャップ回
路、3a……出力バッファ回路、４……帰還回路、５……
電源端子、６……出力端子 なお図中同一符号は同一または相当するものを示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】帰還型の基準電圧発生回路で、出力バッフ
   ァ回路を、電源とグランド間に電源側から順にNPNトラ
   ンジスタとPNPトランジスタを直列に接続した出力段
   と、バンドギャップ回路の出力が入力する上記出力段の
   NPNトランジスタにダーリントン接続したNPNトランジス
   タと、該NPNトランジスタとグランド間にNPNトランジス
   タ側から順に第１のダイオード、第２のダイオード、帰
   還回路の出力が入力するコレクタを上記出力段のPNPト
   ランジスタのベースに接続したNPNトランジスタと抵抗
   を直列に接続したバイアス回路とでプッシュプル構成と
   したことを特徴とする基準電圧発生回路。