JP4589665B2 - 増幅器及びそれを用いた高周波電力増幅器 - Google Patents

Description

本発明は、高周波電力増幅器に係り、特に、携帯電話等の無線機器の送信部に適用して好適な高周波電力増幅器に関する。

携帯電話は近年急速に普及し、通信データ量が増大している。このため、Ｗ−ＣＤＭＡ（wideband code division multiple access）等の大容量通信方式の導入が進められている。

携帯電話端末の送信部に用いられる高周波電力増幅器は、端末構成部品の中でも消費電力が大きく、バッテリー持続時間を増やすため、その高効率化が重要である。また、Ｗ-ＣＤＭＡ等の大容量通信方式に用いるには、高効率化に加えてその低歪み化が必須となる。

ところが、高周波電力増幅器に通常用いられるＡＢ級増幅器では、高効率と低歪みを同時に達成することができない。ＡＢ級増幅器は、低出力時には線形動作するため低歪みであるが効率が低く、高出力時には飽和動作するため高効率であるが歪みが多い。

高効率かつ低歪みを実現する電力増幅器として、ＥＥＲ（envelope elimination and restoration）型増幅器が例えば特許文献１に開示され、知られている。同文献に記載されたＥＥＲ型増幅器の一例を図１１に示す。

入力端子１０７に入力された高周波信号は、電力分配器１０１によって包絡線検出器１０２と遅延回路１０４に分配される。包絡線検出器１０２では、高周波信号の包絡線成分が検出される。この包絡線成分は、包絡線増幅器１０３で増幅され、搬送波増幅器１０６の電源端子に供給される。また、遅延回路１０４は、包絡線検出器１０２と包絡線増幅器１０３の遅延時間を補償する。遅延回路１０４の出力信号は、リミッタ１０５で振幅制限され、搬送波増幅器１０６で増幅される。

高周波信号の包絡線成分は、リミッタ１０５で一旦失われるが、搬送波増幅器１０６の電源端子に包絡線成分が供給されるので、失われた包絡線成分が搬送波増幅器１０６において回復される。ＥＥＲ型増幅器は、入力電力によらずに搬送波増幅器１０６が常に飽和動作するよう設計されているため、低出力時・高出力時とも高効率である。飽和動作の欠点である歪みの問題は、このように搬送波増幅器１０６が高周波信号の包絡線成分を回復することによって解決され、出力端子１０８において歪の少ない高電力の高周波信号が得られる。

ＥＥＲ型増幅器全体を高効率・低歪み化するためには、搬送波増幅器１０６だけでなく、包絡線増幅器１０３も高効率・低歪み化する必要がある。包絡線信号は高周波信号の搬送波に比べて低周波であるが、Ｗ−ＣＤＭＡのような広帯域システムでは包絡線成分と云えども周波数帯域が広く、数ＭＨｚに及ぶ。

一方、包絡線増幅器１０３に良く用いられるＤＣ/ＤＣコンバータは、その周波数帯域が高々１００ｋＨｚ程度であるので、ＤＣ/ＤＣコンバータをそのままＷ−ＣＤＭＡのような広帯域システムの包絡線増幅器１０３に用いることができない。

特許文献１で開示された包絡線増幅器１０３の例を図１２に示す。この従来例では、Ｓ級変調器２１とＢ級増幅器３の並列接続が用いられる。端子５に入力された包絡線信号は、ローパスフィルタ１、ハイパスフィルタ３１で低周波成分と高周波成分に分離される。低周波成分はＳ級変調器２１で増幅され、高周波成分はＢ級増幅器３で増幅される。低周波成分と高周波成分はそれぞれローパスフィルタ２２、ハイパスフィルタ４を通過した後に合成され、高電力の包絡線信号が出力端子６に出力される。

Ｓ級変調器２１とローパスフィルタ２２は、ＤＣ/ＤＣコンバータを構成し、高効率であるが挟帯域である。一方、Ｂ級増幅器３は広帯域であるが低効率である。そこで、Ｓ級変調器２１とＢ級増幅器３を並列接続することで、全体の広帯域・高効率化を実現している。

更に、この従来例では、Ｂ級増幅器３の効率向上のため、ピーク検出器３２とレギュレータ３３からなる電源回路を付加している。この電源回路は、ピーク検出器３２で高周波成分のピーク値を検出し、このピーク値でレギュレータ３３を制御することにより、Ｂ級増幅器３の電源電圧を最小限に低くし、Ｂ級増幅器３を高効率化している。

米国特許第６，０８４，４６８号明細書

上記の包絡線増幅器１０３は広帯域・高効率であるが、周波数帯域が広いＷ−ＣＤＭＡの包絡線信号を増幅するには不十分である。以下に説明するように、数ＭＨｚに及ぶ包絡線信号が入力された場合に、ピーク検出器３２とレギュレータ３３からなる電源回路が高周波成分のピーク値変化に追随することができなくなり、Ｂ級増幅器３においてクリッピング歪みが発生する。

図１３にＷ-ＣＤＭＡの包絡線信号を、図１４にその高周波成分を示した。高周波成分はマイクロ秒以下の間隔でピークを持つが、そのピーク値は不規則に増減している。このような場合、従来例の電源回路が正常動作するためには、レギュレータ３３がマイクロ秒以下の短時間で応答する必要がある。

高効率化の目的から、レギュレータ３３にはＤＣ/ＤＣコンバータを用いるのが妥当であるが、ＤＣ/ＤＣコンバータは高速のものでも１０マイクロ秒程度の時定数を持つので、マイクロ秒以下の短時間には応答しない。その結果、電源回路出力はＤＣ/ＤＣコンバータの時定数で平滑化されてしまう。

図１４に従来例の電源回路の出力電圧を重ねて示した。なお、従来例のＢ級増幅器３は正電源と負電源を必要とするので、それぞれに対応する電源回路出力電圧を示した。大きい信号ピークは、電源回路の出力電圧を超えてしまっている。実際の回路動作においてＢ級増幅器の出力電圧は電源電圧を超えることができないから、包絡線増幅器１０３は、大きい信号ピークではクリッピング歪みを発生する。

本発明の目的は、クリッピング歪みのない広帯域・高効率・低歪みの増幅器及びそれを用いた、広帯域無線通信システムに適用可能な高効率・低歪みの高周波電力増幅器を実現することにある。

即ち、上記目的を達成するための本発明の増幅器は、入力信号の低周波成分を増幅するＤＣ/ＤＣコンバータと、該入力信号を増幅して増幅後の高周波成分を出力するＢ級増幅器とを備えており、ＤＣ/ＤＣコンバータとＢ級増幅器は並列接続され、上記低周波成分によって該Ｂ級増幅器の電源電圧が制御されることを特徴とする。

例えば、入力信号が包絡線成分である場合、後で詳述するように、包絡線成分の上限値と該包絡線成分の低周波成分との比がほぼ一定であり、その比が無線通信システムに固有の定数であるということが本発明において利用される。従ってその場合、本発明では、Ｂ級増幅器の電源電圧が上限値と一定比を持つ包絡線成分の低周波成分によって制御されることになり、本発明の上記増幅器は、包絡線成分の上限値に対してクリッピングを起こすことなく包絡線成分を増幅することが可能になる。それにより、広帯域・高効率・低歪みの増幅器が実現され、広帯域無線通信システムに適用可能な高効率・低歪みの高周波電力増幅器が実現される。なお、Ｂ級増幅器の電源電圧を入力信号の低周波成分と一定比を保つように制御することが特に好ましい。更に、この一定比は、該増幅器を用いる無線通信システムのピークファクタとほぼ等しいことが望ましい。

本発明によれば、Ｂ級増幅器においてクリッピング歪みの発生が回避され、広帯域・高効率・低歪みの増幅器を実現することができる。この増幅器を搬送波増幅器に電源電圧を供給する包絡線増幅器として用いることにより、広帯域の無線通信システムに用いて好適の高効率・低歪みの高周波電力増幅器を実現することができる。

以下、本発明に係る増幅器及びそれを用いた高周波電力増幅器を図面に示した幾つかの発明の実施形態を参照して更に詳細に説明する。なお、図１、図３〜図５及び図７〜図１０における同一の符号は、同一物又は類似物を表示するものとする。

本発明による増幅器の第１の実施形態を図１に示す。図１において、１は、入力端子５に入力した入力信号即ち包絡線成分の高周波成分を除去するローパスフィルタ、２は、ローパスフィルタ１の出力信号を増幅するＤＣ/ＤＣコンバータ、３は、入力端子５からの包絡線成分を増幅するＢ級増幅器、４は、Ｂ級増幅器３の低周波成分を除去するハイパスフィルタを示す。ＤＣ/ＤＣコンバータ２は２つの出力端子を持ち、一方は増幅器の出力端子６に、他方はＢ級増幅器３の電源端子に接続されている。ハイパスフィルタ４の出力端子は出力端子６に接続されている。

本実施形態では、ローパスフィルタ１の出力信号を増幅するＤＣ/ＤＣコンバータ２は、電圧利得がピークファクタ倍異なる、２種類の出力信号を発生する。このピークファクタについては後に詳述する。電圧利得の小さい低電圧出力は出力端子６に供給される。電圧利得の大きい高電圧出力はＢ級増幅器３に電源として供給される。Ｂ級増幅器３は入力端子５からの入力信号を増幅する。Ｂ級増幅器３の電圧利得は、ＤＣ/ＤＣコンバータ２の低電圧出力の電圧利得に等しい。

本発明の増幅器即ち包絡線増幅器は、図１２に示した従来例と同じく、ＤＣ/ＤＣコンバータ２とＢ級増幅器３の並列接続を用い、包絡線信号の低周波成分をＤＣ/ＤＣコンバータ２で、高周波成分をＢ級増幅器３で増幅しているので、広帯域・高効率である。

しかし、包絡線増幅器として用いられる本発明の増幅器は、Ｂ級増幅器３の電源電圧制御方法が図１２に示した従来例と異なる。従来例では、上述のように、包絡線信号の高周波成分ピーク値を用いてＢ級増幅器３の電源電圧を制御するため、クリッピング歪みの問題があった。本発明では、以下に説明するように、包絡線信号の低周波成分を用いてＢ級増幅器３の電源電圧を制御することにより、クリッピング歪みを発生させずにＢ級増幅器３を高効率化している。

本発明では、包絡線信号の上限値が包絡線信号の平均値と相関を持つという、広帯域無線通信システムに特有の性質が利用される。図１３に示したように、包絡線信号は不規則に増減する。しかし、その値は無制限に大きくなるわけではなく、一定の上限値が有る。この上限値は、包絡線信号の低周波成分、即ち平均値と比例関係にある。

図２には、包絡線信号電圧に加えて、その平均値と上限値を同時に示した。（包絡線信号電圧の上限値）/（包絡線信号電圧の平均値）で与えられるピークファクタは、無線通信システムのそれぞれに固有の定数で、包絡線信号の平均値が変化してもピークファクタは一定である。同様に、包絡線信号の下限値も包絡線信号の平均値に比例するが、特にＷ−ＣＤＭＡ信号の場合は、比例係数が０である。図２は、そのようなＷ−ＣＤＭＡ信号の場合を示している。

Ｂ級増幅器の電源電圧Ｖｂｐ、平均出力電圧Ｖｂａ、包絡線増幅器の最大出力電圧Ｖｏｐ、平均出力電圧Ｖｏａ、最小出力電圧Ｖｏｍとすると、Ｂ級増幅器がクリッピング歪みを発生しない条件は、
Ｖｂｐ−Ｖｂａ≧Ｖｏｐ−Ｖｏａ， Ｖｂａ≧Ｖｏａ−Ｖｏｍ …（１）
である。ピークファクタＦｐ＝Ｖｏｐ／Ｖｏａ、Ｆｍ＝Ｖｏｍ／Ｖｏａを用いると、式（１）は、
Ｖｂｐ−Ｖｂａ≧（Ｆｐ−１）Ｖｏａ， Ｖｂａ≧（１−Ｆｍ）Ｖｏａ …（２）
となる。

本発明では、Ｂ級増幅器の電源電圧Ｖｂｐ及びＢ級増幅器の平均出力電圧Ｖｂａは、包絡線増幅器の平均出力電圧Ｖｏａに対して比例するように制御される。従って、制御係数Ｋｂｐ＝Ｖｂｐ／Ｖｏａ、Ｋｂａ＝Ｖｂａ／Ｖｏａとすると、
Ｋｂｐ−Ｋｂａ≧Ｆｐ−１， Ｋｂａ≧１−Ｆｍ …（３）
となる。これが、本発明の基本式である。特に、制御係数Ｋｂａ＝１またはＫｂｐ＝１とした場合には、
Ｋｂａ＝１， Ｋｂｐ≧Ｆｐ， Ｆｍ≧０ …（４）
Ｋｂｐ＝１， ２−Ｆｐ≧Ｋｂａ≧１−Ｆｍ， １≧Ｆｐ−Ｆｍ …（５）
となる。これらの場合は制御が簡単になるので、実用上特に有用である。

但し、式（４）の第３式は常に成立するが、式（５）の第３式は常に成立するとは限らず、式（５）の適用範囲は限られる。式（３）または式（４）、（５）が成立すれば、クリッピング歪みは抑えられる。不等式両辺の差が大きいほど、歪みに対するマージンは大きくなるが効率は低下する。不等式両辺の差が小さいほど歪みに対するマージンは小さくなるが効率は向上する。

本実施形態では、用途をＷ−ＣＤＭＡ端末としている。この場合、前述の説明から、Ｆｐ−Ｆｍ＞１なので、式（５）を適用することができない。そこで、式（４）を満たすように制御係数Ｋｂｐ＝Ｆｐ，Ｋｂａ＝１が設定される。即ち、（ａ）Ｂ級増幅器の電源電圧Ｖｂｐは、包絡線増幅器の平均出力電圧Ｖｏａのピークファクタ倍となるように制御される。（ｂ）Ｂ級増幅器の平均出力電圧Ｖｂａは、包絡線増幅器の平均出力電圧Ｖｏａと等しくなるように制御される。

本実施形態では、入力信号の低周波成分をローパスフィルタ１で検出し、この低周波成分でＤＣ/ＤＣコンバータ２を制御して、入力信号の低周波成分に比例しかつその比例係数がピークファクタ倍異なる２出力を生成し、比例係数の小さい低電圧出力を出力端子６に供給し、比例係数の大きい高電圧出力をＢ級増幅器３に供給することにより、上記（ａ）の条件を実現することができた。更に、本実施形態では、ＤＣ/ＤＣコンバータ２の低電圧出力の電圧利得とＢ級増幅器３の電圧利得を等しくしているので、入力信号をそのままＢ級増幅器に与えることによって上記（ｂ）の条件を容易に実現することができた。

本実施形態では、制御係数ＫｂｐをピークファクタＦｐに等しくした場合について説明した。しかし実際の設計では、常にＫｂｐ＝Ｆｐとは限らない。歪みの許容度が大きいシステムに対しては、意図的にＫｂｐ＜Ｆｐとして更に高効率化する設計も可能である。また、歪みの許容度が小さいシステムに対しては、製造マージン等を考慮して意図的にＫｂｐ＞Ｆｐとする設計も可能である。これらの設計も、本発明の動作原理を利用して可能となるものであり、本発明の範疇に含まれる。

本実施形態の増幅器の構成のより詳細を図３示す。包絡線増幅器は、ローパスフィルタ１、発振器２３、第１のＳ級変調器２４、第２のＳ級変調器２５、第１のローパスフィルタ２６、第２のローパスフィルタ２７、Ｂ級増幅器３、ハイパスフィルタ４、入力端子５、出力端子６、第１の電源端子７ａ、第２の電源端子７ｂによって構成される。発振器２３、第１のＳ級変調器２４、第２のＳ級変調器２５、第１のローパスフィルタ２６、第２のローパスフィルタ２７が、図１のＤＣ/ＤＣコンバータ２を構成する。

ローパスフィルタ１により入力信号から抽出された低周波成分は、第１のＳ級変調器２４と第２のＳ級増幅器２５に入力される。また、発振器２３からの鋸歯形信号が、第１のＳ級変調器２４と第２のＳ級増幅器２５に入力される。第１のＳ級変調器２４は、第１の電源端子７ａから電源電圧Ｖｓ１の供給を受け、低周波成分と鋸歯形信号でパルス幅変調された、振幅Ｖｓ１の矩形波を発生する。この矩形波は、第１のローパスフィルタ２６で平滑化され、出力端子６に供給される。

第２のＳ級変調器２５は、第２の電源端子７ｂから電源電圧Ｖｓ２の供給を受け、低周波成分と鋸歯形信号パルス幅変調された、振幅Ｖｓ２の矩形波を発生する。この矩形波は、第２のローパスフィルタ２７で平滑化され、Ｂ級増幅器３の電源端子に供給される。また、入力信号は、Ｂ級増幅器３で増幅され、ハイパスフィルタ４で低周波成分を除かれて、出力端子６に供給される。

包絡線増幅器において、低歪み・高効率動作を実現するために、電源電圧Ｖｓ１，Ｖｓ２が適切に設定される。第１のＳ級変調器２４と第２のＳ級変調器２５の入力信号は共通であるから、２つの出力矩形波の違いは振幅のみであり、第１のローパスフィルタ２６、第２のローパスフィルタ２７で平滑化して得られる２つの出力電圧は、常に一定の電圧比を持つ。この電圧比は、元の矩形波の振幅比、即ちＳ級変調器２４、２５の電源電圧比で決定される。

従って、第１のＳ級変調器２４と第２のＳ級変調器２５の電源電圧比Ｖｓ２／Ｖｓ１を増幅したい変調信号のピークファクタに設定すれば、Ｂ級増幅器３に供給される電源電圧は、常に低周波成分出力のピークファクタ倍となるように制御することができる。また、第１のＳ級変調器２４と第１のローパスフィルタ２６による電圧増幅率とＢ級増幅器３の電圧増幅率を揃えるためには、Ｖｓ２／Ｖｓ１の比を保ったまま、Ｖｓ１を調整すれば良い。以上により、包絡線増幅器において、本発明の低歪み・高効率動作が実現される。

本実施形態の動作原理より、２つのＳ級変調器２４，２５の特性は揃っていることが望ましい。但し、出力電圧波形が揃えば良いので、２つのＳ級変調器２４，２５を同一サイズの部品で構成する必要は無く、構成部品間の相対関係を保ったままのスケーリングが可能である。但し、２つのローパスフィルタ２６，２７も同時にスケーリングする必要がある。スケーリングが可能であることを利用すると、２つのＳ級変調器２４，２５で平均出力電流値が異なる場合に、平均出力電流値が小さい側を小型化することができる。

本実施形態では、動作状態が揃った２つのＳ級変調器２４，２５を用いているので、２つの電源端子７ａ，７ｂの電圧比という単純な手段で、Ｂ級増幅器３の電源電圧を最適条件に制御することができる。温度等の環境条件変化に対しても、２つのＳ級変調器２４，２５の特性が同一方向に変化する限りＢ級増幅器３の動作状態は最適のまま保たれるので、包絡線増幅器は動作マージンが大きく安定動作する。

以上、本実施形態により、クリッピング歪みを発生させずにＢ級増幅器３を高効率化することができ、広帯域・高効率・低歪みの包絡線増幅器即ち増幅器を実現することができた。本実施形態の包絡線増幅器は、周波数帯域１０ＭＨｚ、効率８５％を実現し、Ｗ−ＣＤＭＡの包絡線信号増幅時にもクリッピング歪みを発生しない。

本発明による増幅器の第２の実施形態を図４に示す。本実施形態は、図３の構成から第２の電源端子７ｂを除き、第１の電源端子７ａ（以下では、電源端子７とする）と第２のＳ級変調器２５の間に、昇圧型ＤＣ/ＤＣコンバータ４１、オペアンプ４２、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４、及びピークファクタ設定端子４３を含むＶｓ２調整回路を加えたものである。

昇圧型ＤＣ/ＤＣコンバータ４１の電源端子は包絡線増幅器の電源端子７に、出力端子は第２のＳ級変調器２５の電源端子に接続されている。オペアンプ４２の非反転入力端子は、抵抗Ｒ１を介して包絡線増幅器の電源端子７に接続されると共に、抵抗Ｒ２を介してピークファクタ設定端子４３に接続されている。

反転入力端子は、抵抗Ｒ３を介して昇圧型ＤＣ/ＤＣコンバータ４１の出力端子に接続されると共に、抵抗Ｒ４を介してグランド（接地）に接続されている。オペアンプ４２の出力端子は、昇圧型ＤＣ/ＤＣコンバータ４１の制御端子に接続されている。

抵抗値をＲ１＝Ｒ２＝Ｒ３＝Ｒ４とすることで、加算回路が構成され、包絡線増幅器の電源端子７の電圧Ｖｓ１、ピークファクタ設定端子４３の電圧Ｖｐｆ、昇圧型ＤＣ/ＤＣコンバータ４１の出力電圧Ｖｓ２に対して、Ｖｓ２＝Ｖｓ１＋Ｖｐｆとなる。従って、ピークファクタ設定端子４３にＶｓ２とＶｓ１の差分を印加すれば、Ｖｓ２を所望の値に制御することができる。

本実施形態では、昇圧型ＤＣ/ＤＣコンバータ４１を用いたことにより、包絡線増幅器が必要とする電源電圧がＶｓ１のみとなり、Ｖｓ１、Ｖｓ２の２種類の電源供給を受ける図３の実施形態と比べて、包絡線増幅器を使用する際の外部回路が簡略化できるという利点がある。本実施形態の代替案として、外部からＶｓ２の電源供給を受け、降圧型ＤＣ/ＤＣコンバータでＶｓ１を発生させる方法も考えられる。

しかし、携帯機器のように低電圧化要求が強い用途では、より低電圧のＶｓ１の電源供給を受ける本実施形態の方が有利である。また、本実施形態では、昇圧型ＤＣ/ＤＣコンバータ４１の出力電圧を外部制御できるピークファクタ設定端子４３を設けた。ピークファクタは適用システムにより値が異なるので、設定端子４３を設けることにより、単一品種で複数システムに適用することができ、高周波電力増幅器の汎用性が高まる。

本発明による増幅器の第３の実施形態を図５に示す。本実施形態は、図４の構成に、オペアンプ５１、抵抗素子Ｒ５、Ｒ６、Ｒ７、Ｒ８を用いた負帰還回路とオフセット調整端子５２を加えたものである。この負帰還回路により、出力端子６における出力信号を入力信号側に帰還する負帰還ループが形成される。

オペアンプ５１の非反転入力端子は、抵抗Ｒ５を介して包絡線増幅器の入力端子５に接続されると共に、抵抗Ｒ６を介してオフセット設定端子５２に接続され、更に、抵抗Ｒ７を介してグランドに、抵抗Ｒ８を介して包絡線増幅器の出力端子６に接続されている。抵抗値はＲ５＝Ｒ７、Ｒ６＝Ｒ８、Ｒ６／Ｒ５＝Ｋとした。

これは重み付き加算回路であり、包絡線増幅器の入力端子５の電圧Ｖｉｎ、オフセット設定端子５２の電圧Ｖｏｓに対し、包絡線増幅器の出力端子６の電圧Ｖｏｕｔ＝Ｋ×Ｖｉｎ＋Ｖｏｓとなる。ここで重み付き加算回路を用いたのは、以下に述べる補正を行なうためである。

包絡線増幅器を搬送波増幅器と組合わせてＥＥＲ型増幅器を構成する際には、搬送波増幅器の制御特性を考慮する必要がある。飽和動作している搬送波増幅器の電源電圧Ｖｓｕｐと出力電力Ｐｏｕｔの関係は、図６のようになる。これは、ＨＢＴ（Heterojunction bipolar transistor）を用いた搬送波増幅器の例である。ＰｏｕｔはＶｓｕｐの２乗にほぼ比例するので、縦軸にＰｏｕｔの平方根を用いることによって直線関係が得られている。但し、この直線関係をＰｏｕｔ＝０に外挿した点のＶｓｕｐは、０ではなく、ある正電圧（オフセット電圧）となっている。

搬送波増幅器を線形性良く電源変調するためには、このオフセット電圧を補正する必要がある。包絡線信号にオフセット電圧相当分を予め加算してから、搬送波増幅器の電源端子に印可すれば、搬送波増幅器のオフセット電圧が相殺され、線形性のよい電源変調が可能となる。本実施形態の包絡線増幅器では、重み付き加算回路を用いてこのオフセット電圧を補正する機能を実現しており、補正電圧は外部から任意に設定することができる。

また、本実施形態の増幅器即ち包絡線増幅器では、負帰還回路の効果により、利得の周波数依存性が改善されている。本実施形態の包絡線増幅器は低周波成分と高周波成分を別の経路で増幅しているので、部品の製造ばらつき等を考慮すると、各経路の利得を正確に揃えることが困難な場合がある。本実施形態では負帰還回路によりこの問題が解決されている。オペアンプ５１が充分な利得を持っているので、帰還回路の利得は実質的にオペアンプ５１に接続した抵抗値で決定され、増幅経路によらずほぼ一定となる。

本実施形態の増幅器の詳細な回路の例を図１５に示す。発振器２３として、シュミット回路１５７と積分回路１５８からなる良く知られた三角波発振器が用いられる。オペアンプ１５１、抵抗素Ｒ９、Ｒ１０がシュミット回路である。オペアンプ１５２、抵抗素子Ｒ１１、容量素子Ｃ２が積分回路である。シュミット回路１５７の出力は積分回路１５８に接続され、積分回路１５８の出力はシュミット回路１５７に抵抗素Ｒ９を介して帰還されている。オペアンプ１５１、１５２へのバイアス電圧を供給するためのバイアス端子１５６には電源電圧の約１／２のバイアス電圧が印加されている。

シュミット回路１５７の出力電圧は正（電源電圧）または０（接地電圧）のいずれかの値をとる。シュミット回路１５７の出力電圧が正の場合、積分回路１５８の出力電圧は一定スロープで減少する。積分回路１５８の出力電圧がシュミット回路１５７のしきい電圧より小さくなると、シュミット回路１５７の出力電圧は０に変わり、積分回路１５８の出力電圧は一定スロープで増加する。積分回路１５８の出力電圧がシュミット回路１５７のしきい電圧より大きくなると、シュミット回路１５７の出力電圧は正に戻り、積分回路１５８の出力電圧は再び一定スロープで減少する。この動作の繰り返しにより、積分回路１５８出力に三角波が得られる。この三角波発振器の発振周波数は、ｆｏ＝（Ｒ１０／Ｒ９）／（４×Ｃ２×Ｒ１１）となる。本実施形態では、Ｒ９＝８．２ｋΩ、Ｒ１０＝１０ｋΩ、Ｒ１１＝３００Ω、Ｃ２＝１０００ｐＦであり、発振周波数ｆｏは約１ＭＨｚである。

ローパスフィルタ１には、抵抗素子Ｒ１２と容量素子Ｃ３からなるＲＣフィルタが用いられる。ローパスフィルタ１の出力電圧が発振器２３の発振周波数ｆｏより高い周波数成分を持つと、Ｓ級変調器２４、２５の出力レベルが切り替わる際にチャタリングを起こすので、それを避けるため、ローパスフィルタ１のカットオフ周波数ｆｃは発振器２３の発振周波数ｆｏより低く設定される。本実施形態では、Ｒ１２＝１．５ｋΩ、Ｃ３＝１ｎＦであり、カットオフ周波数ｆｃは約１００ｋＨｚである。

Ｓ級変調器２４は、オペアンプ１５３、トランジスタＴ２、ダイオードＤ２で構成される。トランジスタＴ２は、ｐ−ＭＯＳＦＥＴである。インダクタＬ２はローパスフィルタ２６に相当する。本実施形態では、Ｌ２＝７．５μＨである。

オペアンプ１５３はコンパレータであり、発振器２３からの入力電圧とローパスフィルタ１からの入力電圧を比較し、トランジスタＴ２をオンオフさせる。発振器２３からの入力電圧が三角波なので、その周期でトランジスタＴ２はオンオフされる。ローパスフィルタ１からの入力電圧が低い程、１周期の中で発振器２３からの入力電圧の方が高い期間が長くなり、トランジスタＴ２がオフの期間が長くなる。逆に、ローパスフィルタ１からの入力電圧が高い程、トランジスタＴ２がオンの期間が長くなる。このように、ローパスフィルタ１からの入力電圧でトランジスタＴ２がオンの期間が変調される。トランジスタＴ２のソース電極が電源端子７に接続されているため、Ｓ級変調器２４の出力は、トランジスタＴ２がオンの時には電源電圧まで上昇する。トランジスタＴ２がオフのときには、Ｓ級変調器２４の出力はダイオードＤ２にクリップされるまで下降する。Ｓ級変調器２４の出力はローパスフィルタ２６で平滑化され、ローパスフィルタ１からの入力電圧に比例した信号となる。即ち、Ｂ級増幅器３の出力は、ローパスフィルタ１、２６で高周波成分を除かれ、低周波成分が出力端子６に供給される。

Ｓ級変調器２５は、オペアンプ１５４、トランジスタＴ３、ダイオードＤ３で構成される。トランジスタＴ３は、ｐ−ＭＯＳＦＥＴである。また、ローパスフィルタ２７は、インダクタＬ３と容量素子Ｃ４で構成される。本実施形態では、Ｌ３＝７．５μＨ、Ｃ４＝３００ｎＦである。

Ｓ級変調器２５の動作は、Ｓ級変調器２４と同様であるが、出力電圧が異なっている。トランジスタＴ３のソース電極が昇圧型ＤＣ／ＤＣコンバータ４１の出力に接続されているので、トランジスタＴ３がオンのときには、Ｓ級変調器２５の出力は昇圧型ＤＣ／ＤＣコンバータ４１の出力電圧まで上昇する。Ｓ級変調器２５の出力はローパスフィルタ２７で平滑化され、ローパスフィルタ１からの入力電圧に比例した信号となる。ＤＣ／ＤＣコンバータ４１の昇圧比をｊとすると、Ｓ級変調器２５の出力を平滑化した信号は、Ｓ級変調器２４の出力を平滑化した信号のｊ倍となる。

Ｂ級増幅器３は、オペアンプ１５５、抵抗素子Ｒ１３、Ｒ１４からなる前段増幅器と、トランジスタＴ４、Ｔ５、ダイオードＤ４、Ｄ５、抵抗素子Ｒ１５、Ｒ１６からなる後段増幅器の２段で構成される。後段増幅器はプッシュプル回路で、トランジスタＴ４はｎ−ＭＯＳＦＥＴ、Ｔ５はｐ−ＭＯＳＦＥＴである。容量素子Ｃ５はハイパスフィルタ４に相当する。本実施形態ではＣ５＝３ｎＦである。

オペアンプ５１からの入力信号は、前段増幅器で非反転増幅され、後段増幅器で電流増幅される。ダイオードＤ４、Ｄ５はレベルシフトダイオードで、トランジスタＴ４、Ｔ５のしきい電圧相当分、信号電圧をシフトさせ、トランジスタＴ４、Ｔ５のクロスオーバー歪を防止する。ダイオードＤ４、Ｄ５のバイアス電流は抵抗素子Ｒ１５、Ｒ１６から供給される。Ｂ級増幅器３の出力は、ハイパスフィルタ４で直流成分および低周波成分を除かれ、高周波成分が出力端子６に供給される。

昇圧型ＤＣ／ＤＣコンバータ４１は、オペアンプ１５０、トランジスタＴ１、ダイオードＤ１、インダクタＬ１、容量素子Ｃ１で構成される。トランジスタＴ１はｎ−ＭＯＳＦＥＴである。

オペアンプ１５０はコンパレータであり、発振器２３からの入力電圧とオペアンプ４２からの入力電圧を比較して、トランジスタＴ１をオンオフさせる。発振器２３からの入力電圧が三角波なので、その周期でトランジスタＴ１はオンオフされる。オペアンプ４２からの入力電圧が高い程、１周期の中で発振器２３からの入力電圧の方が低い期間が長くなり、トランジスタＴ１がオフの期間が長くなる。トランジスタＴ１がオフのときには、ドレイン電圧が上昇し、ダイオードＤ１は導通状態になる。トランジスタＴ１がオンのときには、ドレイン電圧が下降し、ダイオードＤ１は非導通状態になる。導通状態のときにダイオードＤ１に流れる電流で容量素子Ｃ１が充電される。トランジスタＴ１のオフの期間が長い程、容量素子Ｃ１が充電される期間も長くなり、ＤＣ／ＤＣコンバータ４１の出力電圧は増加する。従って、オペアンプ４２からの入力電圧レベルが高い程、ＤＣ／ＤＣコンバータ４１の出力電圧は増加する。ＤＣ／ＤＣコンバータ４１の出力は、Ｓ級変調器２５に供給される。

本発明による増幅器の第４の実施形態を図７に示す。本実施形態は、図１の包絡線増幅器の入力端子５とＢ級増幅器３の間に、低周波減衰器６０を加えたものである。本実施形態の低周波減衰器６０は、包絡線信号の低周波成分に対しある減衰比を持ち、高周波成分に対しては減衰を殆ど持たない。

本実施形態の増幅器即ち包絡線増幅器は、低周波減衰器６０を加えたことにより、Ｂ級増幅器３の動作状態をより柔軟に設定することができる。ＤＣ/ＤＣコンバータ２の第１出力の電圧利得Ｇ１、第２出力の電圧利得Ｇ２、Ｂ級増幅器３の利得ＧＢ、低周波減衰器６０の減衰比ＬＡとする。ＧＢ＝Ｇ１とすると、制御係数Ｋｂｐ＝Ｇ２/Ｇ１、Ｋｂａ＝ＬＡとなる。このように、低周波減衰器６０を用いることにより、制御係数ＫｂｐとＫｂａを個別に設定することができる。

本実施形態では、式（３）を満たすため、制御係数Ｋｂｐ−Ｋｂａ＝Ｆｐ−１，Ｋｂａ＝１−Ｆｍとした。これは、Ｇ２/Ｇ１＝Ｆｐ−Ｆｍ，ＬＡ＝１−Ｆｍに相当し、（ａ）ＤＣ/ＤＣコンバータ２の出力電圧比をＦｐ−Ｆｍに設定し、（ｂ）低周波減衰器６０の減衰比を１−Ｆｍに設定することにより、システムのピークファクタＦｐ，Ｆｍに対して最適値を与えるように制御することができた。

なお、本実施形態では式（３）の等号が成り立つ場合について説明したが、実際には等号が丁度成立するよう設計するとは限らないことは、既に説明した図１の場合と同様である。

本実施形態の包絡線増幅器は、Ｆｍ＞０となるＰＤＣ（Personal Digital Cellular）等のシステムに好適である。ＰＤＣ等に適用した場合、図１の実施形態のＶｂｐ＝Ｆｐ×Ｖｏａに対し、本実施形態ではＶｂｐ＝（Ｆｐ−Ｆｍ）×Ｖｏａとすることができ、Ｂ級増幅器３の電源電圧を下げて、より高効率化することができる。

本発明による増幅器の第５の実施形態を図８に示す。本実施形態は、図３の構成から第２のＳ級変調器２５、第２の電源端子７ｂを除き、可変減衰器６１、ローパスフィルタ６２、ハイパスフィルタ６３、ピークファクタ設定端子６４、オペアンプ５１、オフセット設定端子５２、抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８を加えたものである。

発振器２３、Ｓ級変調器２４、第１のローパスフィルタ２６、第２のローパスフィルタ２７は、図７のＤＣ/ＤＣコンバータ２を構成する。可変減衰器６１、ローパスフィルタ６２、ハイパスフィルタ６３、ピークファクタ設定端子６４は、図７の低周波減衰器６０を構成する。

ローパスフィルタ１により入力信号から抽出された低周波成分と、発振器２３からの鋸歯形信号が、Ｓ級変調器２４に入力される。Ｓ級変調器２４は、電源端子７から電源電圧Ｖｓ１の供給を受け、パルス幅変調された、振幅Ｖｓ１の矩形波を発生する。

この矩形波は、第１のローパスフィルタ２６で平滑化され出力端子６に、第２のローパスフィルタ２７で平滑化されＢ級増幅器３の電源端子に、それぞれ供給される。また、入力信号の高周波成分は、ハイパスフィルタ６３を経由してＢ級増幅器３に入力される。低周波成分は、ピークファクタ設定端子６４に制御された可変減衰器６１で減衰された後、ローパスフィルタ６２を経由してＢ級増幅器３に入力される。

これらの成分はＢ級増幅器３で増幅された後、ハイパスフィルタ４で低周波成分を除かれて、出力端子６に供給される。なお、オペアンプ５１、オフセット設定端子５２、抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８は図５の実施形態と同様の負帰還回路を構成しており、その効果も図５の実施形態と同様である。

本実施形態は、ピークファクタＦｐ−Ｆｍ≦１となるシステムに好適な包絡線増幅器を有している。この場合、式（５）が利用でき、Ｋｂｐ＝１，２−Ｆｐ≧Ｋｂａ≧１−Ｆｍとすれば良い。即ち、（ａ）Ｂ級増幅器３の電源電圧Ｖｂｐは包絡線増幅器の平均出力電圧Ｖｏａと等しくなるように制御し、（ｂ）可変減衰器６１の減衰比Ｌｖは、２−Ｆｐ≧Ｌｖ≧１−Ｆｍの範囲に制御すれば良い。

本実施形態では、包絡線増幅器の低周波出力とＢ級増幅器３の電源を同一のＳ級変調器２４から供給する方法により、（ａ）の条件を容易に実現することができた。また、本実施形態では、減衰比Ｌｖ＝０．５とした。これにより、ピークファクタＦｐ≦１．５，Ｆｍ≧０．５のシステムの包絡線信号を、クリッピング歪みを発生させずに増幅可能である。

本実施形態では、本発明による式（５）の条件を用いたことにより、ＤＣ/ＤＣコンバータ２の構成を大幅に簡略化することができた。また、本実施形態の低周波減衰器６０はピークファクタ設定端子６４により外部から設定可能であり、包絡線増幅器の汎用性を高めている。単一品種を量産する場合など、外部設定が必要無い場合には、低周波減衰器６０の構成は簡略化可能である。

高周波電力増幅器による本発明の第６の実施形態を図９に示す。本実施形態はＷ−ＣＤＭＡ端末送信部用に好適なＥＥＲ型増幅器である。本実施形態のＥＥＲ型増幅器は、包絡線検出器１０２、前置増幅器１１０、包絡線増幅器２０３、電力分配器１０１、遅延回路１０４、搬送波増幅器１０６、高周波入力端子１０７、高周波出力端子１０８、及び電源端子１１１で構成される。包絡線増幅器２０３には図５に示したものが用いられる。搬送波増幅器１０６は、飽和動作によって増幅を行なう増幅器である。

高周波入力端子１０７からの高周波入力信号は電力分配器１０１で分配され、一方は包絡線検出器１０２に入力される。包絡線検出器１０２で検出された包絡線信号は、前置増幅器１１０で増幅された後、包絡線増幅器２０３に入力される。包絡線増幅器２０３の電源電圧は３．５Ｖである。搬送波増幅器１０６の電源電圧−出力電力特性に合わせて、包絡線増幅器２０３のオフセット設定電圧１１３として０．３Ｖが印加される。

また、Ｗ−ＣＤＭＡの信号波形に合わせて、包絡線増幅器２０３のピークファクタ設定電圧１１２として１．３Ｖが印加される。包絡線増幅器２０３の出力は搬送波増幅器１０６の電源端子に供給される。

電力分配器１０１で分配されたもう一方の信号は、遅延回路１０４に入力される。この遅延回路１０４は、包絡線信号経路の遅延を補償する。遅延回路１０４の出力は搬送波増幅器１０６で増幅される。搬送波増幅器１０６は飽和動作しており、２７ｄＢｍ出力時の電力付加効率は７０％である。搬送波増幅器１０６の出力電力は包絡線増幅器２０３の出力で電源変調され、包絡線成分が回復された高周波出力信号が出力端子１０８において得られる。

本実施形態のＥＥＲ型増幅器は、本発明の包絡線増幅器２０３を用いた効果により、Ｗ−ＣＤＭＡ信号を高効率・低歪みで増幅することができ、電力付加効率６０％、隣接チャネル漏洩電力−４２ｄＢｃの良好な特性を実現することができた。

本発明の増幅器を電源電圧調整回路として使用した高周波電力増幅器による第７の実施形態を図１０に示す。本実施形態は、ＧＳＭ（Global system for Mobile Communication）端末送信部用の高周波電力増幅器である。高周波電力増幅器は、デコーダ１１４、電源電圧調整回路１１５、可変利得増幅器１１６、搬送波増幅器１０６、高周波入力端子１０７、高周波出力端子１０８、電源端子１１１、及び出力電力制御端子１１７によって構成される。本実施形態では、図５の包絡線増幅器を電源電圧調整回路１１５として使用した。

出力電力制御端子１１７から入力された電力制御信号は、デコーダ回路１１４で変換され、利得制御信号と電源電圧制御信号が生成される。利得制御信号は可変利得増幅器１１６の制御端子に入力される。また、電源電圧制御信号は電源電圧調整回路１１５の入力端子に入力される。電源電圧調整回路１１５には３．５Ｖの電源が供給されている。電源電圧調整回路１１５には、搬送波増幅器１０６の電源電圧−出力電力特性に合わせて、０．３Ｖのオフセット設定電圧１１３が印加されている。

ＧＳＭ方式の電力制御信号は、Ｗ−ＣＤＭＡ信号のような高速変調成分を含まないので、理論上のピークファクタは１だが、Ｂ級増幅器の動作余裕確保のため、０．９Ｖのピークファクタ設定電圧１１２が印加される。高周波入力端子１０７から入力される高周波信号電力は−３ｄＢｍで一定であり、デコーダ１１４から利得制御信号を受けた可変利得増幅器１１６により、必要な電力に増幅される。

可変利得増幅器１１６の出力は搬送波増幅器１０６に入力される。搬送波増幅器１０６は飽和動作であり、出力電力は電源電圧調整回路１１５により制御される。

搬送波増幅器１０６が飽和動作している限り、その出力電力は可変利得増幅器１１６からの入力電力に依存せず、可変利得増幅器１１６の利得を厳密に制御する必要は無い。そこで、可変利得増幅器１１６の利得は、搬送波増幅器１０６の利得が２４ｄＢで一定と仮定して、必要な出力電力から計算した値に制御されている。

本実施形態では、動作周波数９００ＭＨｚ、出力電力３３ｄＢｍにおいて、電力利得３６ｄＢ、電力付加効率６０％のＧＳＭ用電力増幅器を実現することができた。電源電圧を用いて出力電力を制御する方法により、ほぼ正確な２乗特性で高周波出力電力を制御でき、バイアス電圧を用いて出力電力を制御する一般的な方法と比べて、出力電力の制御性を改善することができた。

ＧＳＭは時分割方式のため電力制御信号がステップ波形となり、ステップ立ち上がり時間は数マイクロ秒以内が要求される。従って、電源電圧調整回路１１５に通常のＤＣ/ＤＣコンバータを用いると、応答速度に難点がある。また、電源電圧調整回路１１５にシリーズレギュレータを用いると、レギュレータの電圧降下による損失のため、効率が低下する。

本実施形態は、包絡線増幅器において上記のような高速性が得られたことにより、２マイクロ秒以下の立ち上がり時間を実現することができた。また、本実施形態の高周波電力増幅器は、本発明の包絡線増幅器の高効率を反映し、６０％の高効率が得られている。

本発明に係る増幅器の第１の実施形態を説明するための構成図。 Ｗ−ＣＤＭＡ包絡線信号の平均値及び上限値を説明するための図。 図１の包絡線増幅器の構成の詳細を説明するための構成図。 本発明の第２の実施形態を説明するための構成図。 本発明の第３の実施形態を説明するための構成図。 搬送波増幅器の電源電圧と出力電圧の関係を示す図。 本発明の第４の実施形態を説明するための構成図。 本発明の第５の実施形態を説明するための構成図。 本発明の第６の実施形態を説明するための構成図。 本発明の第７の実施形態を説明するための構成図。 従来の高周波電力増幅器を説明するための構成図。 図１１の高周波電力増幅器用いる包絡線増幅器を説明するための構成図。 Ｗ−ＣＤＭＡ包絡線信号を説明するための図。 Ｗ−ＣＤＭＡ包絡線信号の高周波成分を説明するための図。 本発明の第３の実施形態の詳細な回路例を説明するための回路図。

符号の説明

１…ローパスフィルタ、２…ＤＣ/ＤＣコンバータ、３…Ｂ級増幅回路、４…ハイパスフィルタ、５…入力端子、６…出力端子、７…電源端子、２３…発振器、２４…第１のＳ級変調器、２５…第２のＳ級変調器、２６…第１のローパスフィルタ、２７…第２のローパスフィルタ、１０１…電力分配器、１０２…包絡線検出器、１０４…遅延回路、１０６…搬送波増幅器、１０７…高周波入力端子、１０８…高周波出力端子、２０３…包絡線増幅器。

Claims (19)

1. 入力信号の第１の低周波成分を増幅して、第１の出力信号及び前記第１の出力信号より電圧レベルが大きい第２の出力信号を出力するＤＣ／ＤＣコンバータと、
   前記入力信号の高周波成分及び第２の低周波成分を増幅し、増幅後の高周波成分をハイパスフィルタを介して出力するＢ級増幅器とを備え、
   前記ＤＣ／ＤＣコンバータと前記Ｂ級増幅器とは並列接続され、
   前記第１の出力信号は、前記ＤＣ／ＤＣコンバータ及び前記Ｂ級増幅器の並列接続出力端子に供給され、
   前記第２の出力信号は、前記Ｂ級増幅器の電源電圧として前記Ｂ級増幅器に供給される
   ことを特徴とする増幅器。
2. 請求項１において、
   前記第１の出力信号と前記Ｂ級増幅器の電源電圧とが一定比となるように制御される
   ことを特徴とする増幅器。
3. 請求項２において、
   前記一定比は、前記増幅器を用いるシステムのピークファクタとほぼ等しい
   ことを特徴とする増幅器。
4. 請求項２において、
   前記Ｂ級増幅器への入力信号の前記第２の低周波成分が前記入力信号の高周波成分に対して減衰している
   ことを特徴とする増幅器。
5. 請求項１において、
   前記ＤＣ／ＤＣコンバータは、前記第１の出力信号を出力する第１のＳ級変調器と前記第２の出力信号を出力する第２のＳ級変調器とを含んで成る
   ことを特徴とする増幅器。
6. 請求項１において、
   前記増幅器の出力信号を入力信号側に帰還する負帰還ループが形成されている
   ことを特徴とする増幅器。
7. 請求項１において、
   前記増幅器の出力信号にオフセットを付加してオフセット電圧を補正する回路を更に具備する
   ことを特徴とする増幅器。
8. 請求項５において、
   前記第１のＳ級増幅器の電源電圧よりも高い電源電圧を前記第２のＳ級増幅器に供給する第２のＤＣ／ＤＣコンバータを具備する
   ことを特徴とする増幅器。
9. 請求項５において、
   前記第１及び第２のＳ級増幅器にはローパスフィルタを経た前記入力信号が与えられ、前記ローパスフィルタのカットオフ周波数が、前記第１及び第２の出力信号の電圧値を設定するために用いられる鋸歯形信号の周波数よりも低い
   ことを特徴とする増幅器。
10. 請求項１において、
    前記増幅器は、
    第１のオペアンプと第１および第２の抵抗素子とを含んで成るシュミット回路と、第２のオペアンプと第３の抵抗素子と第１の容量素子とを含んで成る積分回路と、前記第１のオペアンプと前記第２のオペアンプへのバイアス電圧を供給するためのバイアス端子とを含んで成る発振器と、
    第４の抵抗素子と第２の容量素子とを含んで成るローパスフィルタと、
    第３のオペアンプと第１の電界効果トランジスタと第１のダイオードとを含んで成る第１のＳ級変調器と、
    第４のオペアンプと第２の電界効果トランジスタと第２のダイオードとを含んで成る第２のＳ級変調器と、
    第５のオペアンプと第４および第５の抵抗素子とを含んで成る前段増幅器と、第３および第４の電界効果トランジスタと第３および第４のダイオードと第６および第７の抵抗素子とを含んで成る後段増幅器とを有するＢ級増幅器と、
    前記Ｂ級増幅器の入力に接続された第６のオペアンプと、
    第７のオペアンプと第５の電界効果トランジスタと第５のダイオードとインダクタと第３の容量素子とを含んで成る昇圧型ＤＣ／ＤＣコンバータと、
    前記昇圧型ＤＣ／ＤＣコンバータの入力に接続された第８のオペアンプとを具備して成り、
    前記シュミット回路の出力は前記積分回路に接続され、前記積分回路の出力は前記シュミット回路に帰還され、
    前記バイアス端子に電源電圧の略１／２のバイアス電圧が印加されるよう構成され、
    前記ローパスフィルタのカットオフ周波数は前記発振器の発振周波数より低くなるよう構成され、
    前記第３のオペアンプはコンパレータであり、前記発振器からの入力電圧と前記ローパスフィルタからの入力電圧とを比較して前記第１の電界効果トランジスタをオンオフ動作させるよう構成され、
    前記第４のオペアンプはコンパレータであり、前記発振器からの入力電圧と前記ローパスフィルタからの入力電圧とを比較して前記第２の電界効果トランジスタをオンオフ動作させるよう構成され、
    前記前段増幅器は前記第６のオペアンプからの入力信号を非反転増幅し、前記後段増幅器は非反転増幅された前記入力信号を電流増幅し、
    前記第３および第４のダイオードのバイアス電流は前記第６および第７の抵抗素子から供給され、
    前記第７のオペアンプはコンパレータであり、前記発振器からの入力電圧と前記第８のオペアンプからの入力電圧とを比較して前記第５の電界効果トランジスタをオンオフ動作させるよう構成され、
    前記第６のオペアンプの出力信号が前記ローパスフィルタに入力され、
    前記第３の電界効果トランジスタのソース電極に前記第２のＳ級変調器の出力信号が供給され、
    前記Ｂ級増幅器は、前記第６のオペアンプの入力信号の高周波成分を増幅して出力し、前記第１のＳ級変調器は、前記第６のオペアンプの入力信号の低周波成分を増幅して出力する
    ことを特徴とする増幅器。
11. 請求項１０において、
    前記シュミット回路の出力電圧は電源電圧によって示される正または接地電圧によって示される０のいずれかの値を取り、前記シュミット回路の出力電圧が正の場合、前記積分回路の出力電圧は略一定のスロープで減少し、
    前記積分回路の出力電圧が前記シュミット回路のしきい電圧より小さい場合、前記シュミット回路の出力電圧は０であり、かつ、前記積分回路の出力電圧は略一定のスロープで増加し、
    前記積分回路の出力電圧が前記シュミット回路のしきい電圧より大きい場合、前記シュミット回路の出力電圧は正であり、かつ、前記積分回路の出力電圧は略一定のスロープで減少する
    ことを特徴とする増幅器。
12. 請求項１０において、
    前記発振器からの入力電圧は三角波であり、該三角波の周期で前記第１の電界効果トランジスタはオンオフ動作し、
    前記ローパスフィルタからの入力電圧が低い程、前記三角波の１周期の中で前記発振器からの入力電圧の方が高い期間が長くなり、前記第１の電界効果トランジスタがオフである期間が長くなり、
    前記ローパスフィルタからの入力電圧が高い程、前記三角波の１周期の中で前記発振器からの入力電圧の方が低い期間が長くなり、前記第１の電界効果トランジスタがオンである期間が長くなる
    ことを特徴とする増幅器。
13. 請求項１０において、
    前記第１の電界効果トランジスタのソース電極に電源電圧が印加され、前記第１の電界効果トランジスタのオン時に前記第１のＳ級変調器の出力が前記電源電圧まで上昇し、前記第１の電界効果トランジスタのオフ時に前記第１のＳ級変調器の出力が前記第１のダイオードにクリップされるまで下降し、
    前記第１のＳ級変調器の出力は平滑化され、前記ローパスフィルタからの入力電圧に比例した信号となる
    ことを特徴とする増幅器。
14. 請求項１０において、
    前記第２の電界効果トランジスタのソース電極に前記昇圧型ＤＣ／ＤＣコンバータの出力電圧が印加され、前記第２の電界効果トランジスタのオン時に前記第２のＳ級変調器の出力が前記昇圧型ＤＣ／ＤＣコンバータの出力電圧まで上昇し、前記第２の電界効果トランジスタのオフ時に前記第２のＳ級変調器の出力が前記第２のダイオードにクリップされるまで下降し、
    前記第２のＳ級変調器の出力は平滑化され、前記ローパスフィルタからの入力電圧に比例した信号となる
    ことを特徴とする増幅器。
15. 請求項１０において、
    前記昇圧型ＤＣ／ＤＣコンバータの昇圧比をｊとした場合、前記第２のＳ級変調器の出力を平滑化した信号レベルは、前記第１のＳ級変調器の出力を平滑化した信号レベルのｊ倍である
    ことを特徴とする増幅器。
16. 請求項１０において、
    前記第３および第４のダイオードはレベルシフトダイオードであり、前記第３および第４のトランジスタのしきい電圧相当分、信号電圧をシフトさせるものである
    ことを特徴とする増幅器。
17. 請求項１０において、
    前記発振器からの入力電圧は三角波であり、該三角波の周期で前記第５の電界効果トランジスタはオンオフ動作し、
    前記第８のオペアンプからの入力電圧が高い程、前記三角波の１周期の中で前記発振器からの入力電圧の方が低い期間が長くなり、前記第５の電界効果トランジスタがオフである期間が長くなり、前記昇圧型ＤＣ／ＤＣコンバータの出力電圧が増加し、
    前記第８のオペアンプからの入力電圧が低い程、前記三角波の１周期の中で前記発振器からの入力電圧の方が高い期間が長くなり、前記第５の電界効果トランジスタがオンである期間が長くなり、前記昇圧型ＤＣ／ＤＣコンバータの出力電圧が減少する
    ことを特徴とする増幅器。
18. 入力された高周波信号を飽和動作によって増幅する搬送波増幅器と、
    前記高周波信号の包絡線成分を増幅し、増幅後の出力信号を前記搬送波増幅器の電源電圧として出力する包絡線増幅器とを備え、
    前記包絡線増幅器は、
    前記高周波信号の包絡線成分の第１の低周波成分を増幅して、第１の出力信号及び前記第１の出力信号より電圧レベルが大きい第２の出力信号を出力するＤＣ／ＤＣコンバータと、
    前記高周波信号の包絡線成分の高周波成分及び第２の低周波成分を増幅し、増幅後の高周波成分をハイパスフィルタを介して出力するＢ級増幅器とを備え、
    前記ＤＣ／ＤＣコンバータと前記Ｂ級増幅器とは並列接続され、
    前記第１の出力信号は、前記ＤＣ／ＤＣコンバータ及び前記Ｂ級増幅器の並列接続出力端子に供給され、
    前記第２の出力信号は、前記Ｂ級増幅器の電源電圧として前記Ｂ級増幅器に供給される
    ことを特徴とする高周波電力増幅器。
19. 入力された高周波信号を飽和動作によって増幅する搬送波増幅器と、
    電源電圧制御信号を入力して該搬送波増幅器の電源電圧を生成する電源電圧調整回路とを備え、
    前記電源電圧調整回路は、
    前記電源電圧制御信号の第１の低周波成分を増幅して、第１の出力信号及び前記第１の出力信号より電圧レベルが大きい第２の出力信号を出力するＤＣ／ＤＣコンバータと、
    前記電源電圧制御信号の高周波成分及び第２の低周波成分を増幅し、増幅後の高周波成分をハイパスフィルタを介して出力するＢ級増幅器とを備え、
    前記ＤＣ／ＤＣコンバータと前記Ｂ級増幅器とは並列接続され、
    前記第１の出力信号は、前記ＤＣ／ＤＣコンバータ及び前記Ｂ級増幅器の並列接続出力端子に供給され、
    前記第２の出力信号は、前記Ｂ級増幅器の電源電圧として前記Ｂ級増幅器に供給される
    ことを特徴とする高周波電力増幅器。

Images