JP5355496B2

JP5355496B2 - バイアス制御増幅器

Info

Publication number: JP5355496B2
Application number: JP2010117956A
Authority: JP
Inventors: 健一堀口; 暢彦安藤; 直子松永; 亮司林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-05-24
Filing date: 2010-05-24
Publication date: 2013-11-27
Anticipated expiration: 2030-05-24
Also published as: JP2011249892A

Description

この発明はバイアス制御増幅器に関し、特に、衛星通信、地上マイクロ波通信、または、移動体通信等で用いられるバイアス制御増幅器に関する。

衛星通信、地上マイクロ波通信、移動体通信等の無線通信では、高周波信号を高い効率で線形に増幅することが望まれている。近年、このような無線通信では、入力変調波信号の包絡線成分が時間とともに大きく変化するデジタル変調波信号が使われている。この様な信号を用いた場合、線形性を確保するためには、増幅器を飽和からバックオフをとった動作点で使用する必要がある。このため、増幅器ではバックオフを大きくとった領域での効率（バックオフ効率）を高めることが重要となる。

増幅器のバックオフ効率を高める手法として入力信号の包絡線変動にほぼ比例させて電圧を制御する手法がある（例えば、特許文献１参照）。図３に、従来のバイアス制御増幅器の構成を示す。図３において、１はＲＦ入力端子、２はＲＦ出力端子、３は包絡線入力端子、４は高出力増幅器（ＨＰＡ）、５はパルス幅変調器（ＰＷＭ）、６はスイッチング増幅器（ＳＷ）、７は低域通過フィルタ（ＬＰＦ）、８は比較器、９は減衰器（ＡＴＴ）である。このように構成された従来のバイアス制御増幅器では、入力信号である変調波信号の包絡線成分に応じて高出力増幅器４へ供給される電源電圧を動的に制御するために、入力信号の包絡線変動と連動して高出力増幅器４の飽和電力が増減されることで、高出力増幅器４を常に高い効率で動作させることが可能となる。また、このようなバイアス制御増幅器では、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で生じる雑音や波形歪みによって波形劣化が生じる。このため、図３の構成においては、波形劣化を補償するために、低域通過フィルタ７の出力を減衰器９を介して比較器８にフィードバックする負帰還ループが設けられている。この様に、従来のバイアス制御増幅器では負帰還ループを適用することで、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で生じる各種劣化を抑圧しながら、電源電圧の動的な制御により従来の増幅器と比較して高いバックオフ効率を実現している。

国際公開第ＷＯ２００７／０８０７４１号パンフレット

従来のバイアス制御増幅器では線形性をある程度維持しながらバックオフ効率の改善を図るために、上述のように、負帰還ループを適用することで、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で発生する各種劣化を抑圧する手法がとられてきた。しかしながら、負帰還ループ内の回路による波形劣化が激しい場合には、従来の様な負帰還ループを１つだけ用いる方法では、ループの安定性を考慮した場合、実現できるループ利得の大きさに制限が生じるため、各種歪みの抑圧量に限界があった。

この発明は、かかる問題点を解決するためになされたものであり、負帰還ループを有するバイアス制御増幅器において、従来の１重ループで構成される負帰還ループで補償しきれない各種劣化を抑圧し、バイアス制御増幅器全体として線形性とバックオフ効率の向上を図ることが可能なバイアス制御増幅器を得ることを目的とする。

この発明は、入力信号を増幅する高出力増幅器と、前記入力信号の包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御するエンベロープ増幅器と、前記エンベロープ増幅器の出力を前記エンベロープ増幅器の入力に負帰還する第一の負帰還ループと、前記第一の負帰還ループの外側に設けられ、前記エンベロープ増幅器の出力を前記第一の負帰還ループの入力に負帰還する第二の負帰還ループとを備えたバイアス制御増幅器である。

この発明は、入力信号を増幅する高出力増幅器と、前記入力信号の包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御するエンベロープ増幅器と、前記エンベロープ増幅器の出力を前記エンベロープ増幅器の入力に負帰還する第一の負帰還ループと、前記第一の負帰還ループの外側に設けられ、前記エンベロープ増幅器の出力を前記第一の負帰還ループの入力に負帰還する第二の負帰還ループとを備えたバイアス制御増幅器であるので、負帰還ループを有するバイアス制御増幅器において、従来の１重ループで構成される負帰還ループで補償しきれない各種劣化を抑圧し、バイアス制御増幅器全体として線形性とバックオフ効率の向上を図ることができる。

この発明の実施の形態１に係るバイアス制御増幅器の構成を示す構成図である。この発明の実施の形態２に係るバイアス制御増幅器の構成を示す構成図である。従来のバイアス制御増幅器の一例を示す構成図である。

実施の形態１．
図１に、この発明の実施の形態１に係るバイアス制御増幅器の構成図を示す。図１において、上述の図３に示した従来技術の構成と同一または相当するものには同一符号を付して説明する。図１において、１０は比較器、１１は減衰器（ＡＴＴ）、１２はドライバ増幅器（ＤＲＶ）である。

まずはじめに、図１の各構成について説明する。ＲＦ入力端子１は、入力信号を入力する端子である。ＲＦ出力端子２は、ＲＦ入力端子１から入力されて高出力増幅器４により増幅された信号を出力する端子である。また、包絡線入力端子３は、ＲＦ入力端子１に入力される入力信号の包絡線成分を入力するための端子である。高出力増幅器４は、ＲＦ入力端子１から入力される入力信号を増幅する増幅器である。

パルス幅変調器５は、入力信号の包絡線成分の振幅の大きさにほぼ比例したパルス幅を有するパルス列を生成するものである。また、スイッチング増幅器６はパルス幅変調器５で生成されたパルス列を増幅するものである。低域通過フィルタ７は、予め設定された所定の周波数（カットオフ周波数）より低い信号だけを通過させるフィルタから構成され、スイッチング増幅器６で増幅されたパルス列の波形整形を行って、入力信号の包絡線成分の変動にほぼ比例した電源電圧を高出力増幅器４に対して印加するものである。この構成により、入力信号の包絡線成分の変動に連動して、高出力増幅器４の飽和電力が増減されるので、入力信号の包絡線成分に応じて高出力増幅器４へ供給される電源電圧が動的に制御され、高出力増幅器４を常に高い効率で動作させることが可能となる。なお、ここで、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７は、直列接続されて、エンベロープ増幅器を構成している。

減衰器９は、低域通過フィルタ７の出力の一部が入力されて、それを減衰して、比較器８の−入力端子に入力するものである。比較器８は、２つの入力端子を有し、一方の−入力端子に、低域通過フィルタ７の出力の一部が減衰器９を介して入力され、他方の＋入力端子に、後述する比較器１０とドライバ増幅器１２とを介して、入力信号の包絡線成分が入力されて、それらの差分を求めて、パルス幅変調器５に対して出力するものである。なお、減衰器９と比較器８とは、エンベロープ増幅器の出力をエンベロープ増幅器の入力に負帰還する第一の負帰還ループを構成している。エンベロープ増幅器では、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で生じる雑音や波形歪みによって波形劣化が生じるため、第一の負帰還ループは、当該波形劣化を補償するために設けられたフィードバック回路であり、エンベロープ増幅器の出力と入力信号の包絡線成分とが入力され、それらを比較して、両者が一致するように負帰還処理を行って、エンベロープ増幅器で生じる波形劣化を補償するものである。

比較器１０は、２つの入力端子を有し、一方の−入力端子に低域通過フィルタ７の出力の一部が減衰器１１を介して入力され、他方の＋入力端子に入力信号の包絡線成分が入力されて、それらの差分を求めて、ドライバ増幅器１２に対して出力するものである。また、減衰器１１は、低域通過フィルタ７の出力の一部が入力されて、それを減衰するものである。ドライバ増幅器１２は、比較器１０からの出力が入力されて、それを増幅して、比較器８の＋入力端子に入力する増幅器である。なお、比較器１０、減衰器１１、および、ドライバ増幅器１２は、第一の負帰還ループの外側に設けられ、エンベロープ増幅器の出力を第一の負帰還ループの入力に負帰還するための第二の負帰還ループを構成している。第二の負帰還ループは、第一の負帰還ループによって補償されたエンベロープ増幅器の出力と入力信号の包絡線成分とを比較して、両者が一致するように負帰還処理を行うことにより、エンベロープ増幅器で生じて第一の負帰還ループで補償しきれなかった波形劣化を補償するためのフィードバック回路である。

次に、このように構成された本実施の形態１に係るバイアス制御増幅器の動作について説明する。ＲＦ入力端子１から入力された入力信号は高出力増幅器４により増幅されてＲＦ出力端子２から出力される。また、包絡線入力端子３から入力された当該入力信号の包絡線成分は、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７から構成されるエンベロープ増幅器により増幅されて、入力信号の包絡線変動にほぼ比例した電源電圧として、高出力増幅器４に対して印加される。また、低域通過フィルタ７の出力は高出力増幅器４に対して印加されるだけでなく、その一部は、減衰器９を介して、エンベロープ増幅器の入力側に設けられた比較器８の−入力端子へ入力され、第一の負帰還ループを構成し、エンベロープ増幅器で生じた波形劣化を補償する。更に、低域通過フィルタ７の出力の他の一部は、減衰器１１を介して、比較器８の入力側に設けられた比較器１０の−入力端子へ入力され、第二の負帰還ループを構成し、第一の負帰還ループで補償しきれずに残留した波形劣化を補償する。

本実施の形態１では、このように、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で生じる波形劣化が、まずはじめに、第一の負帰還ループによって補償され、その後、そこで補償しきれずに残留した波形劣化が、第二の負帰還ループによって補償される。第一の負帰還ループにおけるループ利得をＡdBとし、第二の負帰還ループによるループ利得をＢdBとすると、本実施の形態１では、両者の合計ループ利得（Ａ＋Ｂ）dBによって波形劣化の補償を行うことができ、１重の負帰還ループによって構成される従来のバイアス制御と比較して、より線形性の高い状態で、バックオフ効率の改善を図ることができる。

なお、本実施の形態１においては、第一および第二の２つの負帰還ループを設ける例について説明したが、その場合に限らず、波形劣化の補償能力のさらなる向上を図るために、第二の負帰還ループの外側に、更に複数（Ｎ個）の負帰還ループを設ける構成としても良い。

以上のように、本実施の形態１に係るバイアス制御増幅器は、入力信号を増幅する高出力増幅器４と、当該入力信号の包絡線成分に応じて高出力増幅器４へ供給される電源電圧を制御するエンベロープ増幅器と、エンベロープ増幅器の出力をエンベロープ増幅器の入力に負帰還する第一の負帰還ループと、第一の負帰還ループの外側に設けられ、エンベロープ増幅器の出力を第一の負帰還ループの入力に負帰還する第二の負帰還ループとを設けるようにしたので、エンベロープ増幅器で生じた波形劣化がまずはじめに第一の負帰還ループで補償され、その後、そこで補償しきれずに残留した波形劣化を第二の負帰還ループで補償するため、従来においては補償しきれなかった各種劣化を抑圧し、バイアス制御増幅器全体として線形性とバックオフ効率の改善を図ることができる。

実施の形態２．
図２に、この発明の実施の形態２に係るバイアス制御増幅器の構成図を示す。図中、図１または図３と同一のものには同一符号を付して示し、ここではその説明を省略する。図２において、２０は比較器、２１は高域通過フィルタ（ＨＰＦ）、２２は減衰器（ＡＴＴ）、２３は低域通過フィルタ（ＬＰＦ）である。図１との構成の違いは、図２においては、図１で示した、比較器１０、減衰器１１、および、ドライバ増幅器１２が設けられておらず、代わりに、比較器２０、高域通過フィルタ２１、減衰器２２、低域通過フィルタ２３が設けられている点である。従って、図２においては、比較器８の＋入力端子への入力は、比較器１０およびドライバ増幅器１２を介さずに、包絡線入力端子３から直接入力される。他の構成は、図１と同じである。

まずはじめに、図２の構成について説明する。比較器２０は、入力端子を２つ有しており、その一方の−入力端子に、包絡線入力端子３からの入力信号の包絡成分が入力されて、他方の＋入力端子に低域通過フィルタ２３からの信号が入力され、それらの差分を求めるものである。高域通過フィルタ２１は、予め設定された所定の周波数（カットオフ周波数）より高い信号のみを通過させるフィルタから構成され、比較器２０からの出力が入力され、それの波形整形を行うものである。減衰器２２は、高域通過フィルタ２１からの出力とパルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で構成されるエンベロープ増幅器からの出力とが合成された合成信号が入力され、当該合成信号を減衰させて、低域通過フィルタ２３に向けて出力するものである。低域通過フィルタ２３は、予め設定された所定の周波数（カットオフ周波数）より低い信号だけを通過させるフィルタから構成されており、減衰器２２から入力された合成信号の波形整形を行って、比較器２０の＋入力端子に入力するものである。

本実施の形態においては、比較器２０、高域通過フィルタ２１、減衰器２２、低域通過フィルタ２３が、第一の負帰還ループの外側に設けられ、第一の負帰還ループで補償しきれずに残留した波形劣化を補償するための第二の負帰還ループを構成している。第二の負帰還ループは、入力信号の包絡線成分を比較器２０の−入力端子に入力するとともに、比較器２０からの出力を高域通過フィルタ２１に入力し、高域通過フィルタ２１からの出力にエンベロープ増幅器の出力信号を合成させた合成信号を生成して、当該合成信号を減衰器２２および低域通過フィルタ２３を介して比較器２０の＋入力端子に入力してフィードバックし、比較器２０において当該合成信号と入力信号の包絡線成分との比較を行い、両者が一致するように負帰還処理を行うように構成されている。

次に、このように構成された本実施の形態２に係るバイアス制御増幅器の動作について説明する。ＲＦ入力端子１から入力される信号は、高出力増幅器４により増幅されて、ＲＦ出力端子２から出力される。また、包絡線入力端子３から入力される当該入力信号の包絡線成分は、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７から構成されるエンベロープ増幅器により増幅されて、入力信号の包絡線変動にほぼ比例した電源電圧として高出力増幅器４に対して印加される。なお、パルス幅変調器５では入力した信号包絡線の振幅の大きさに比例したパルス幅を有するパルス列を生成し、生成されたパルス列はスイッチング増幅器６で増幅された後、低域通過フィルタ７によって波形整形される。

低域通過フィルタ７の出力は高出力増幅器４に対して印加されるだけでなく、その一部は、減衰器９を介して、エンベロープ増幅器の入力側に設けられた比較器８の−入力端子に入力され、第一の負帰還ループを構成する。また、低域通過フィルタ７の出力の他の一部は、減衰器２２および低域通過フィルタ２３を介して比較器２０の＋入力端子に入力される。比較器２０の出力は、高域通過フィルタ２１に入力され、その後、エンベロープ増幅器の出力信号と合成されて、減衰器２２および低域通過フィルタ２３を介して比較器２０の＋入力端子に入力され、第二の負帰還ループを構成する。

本実施の形態２では、パルス幅変調器５、スイッチング増幅器６、および、低域通過フィルタ７で生じる波形劣化は、まずはじめに、第一の負帰還ループによって補償され、その後、補償しきれずに残留する波形劣化は、第二の負帰還ループによって補償される。このため、１重の負帰還ループによって構成される従来のバイアス制御と比較してより線形性の高い状態で、バックオフ効率の改善を図ることができる。

また、本実施の形態２では、低域通過フィルタ７のカットオフ周波数をＦｃ１、低域通過フィルタ２３のカットオフ周波数をＦｃ２、高域通過フィルタ２１のカットオフ周波数をＦｃ３とした場合、これら３つのフィルタのカットオフ周波数は、
Ｆｃ３＜Ｆｃ１＜Ｆｃ２（１）
の関係を満たすように設定されている。

このため、低域通過フィルタ７および高域通過フィルタ２１の働きにより、直流近傍の低周波成分は高効率であるが低速で動作するエンベロープ増幅器で増幅され、包絡線信号近傍の高周波成分は効率は低いが高速で動作する第二の負帰還ループで増幅されるため、全体として高速で高効率な動作が可能となる。

また、低域通過フィルタ７と高域通過フィルタ２１の通過域は互いに重複するため、信号帯域内に位置する重複周波数範囲の波形劣化の補償を第一の帰還ループと第二の帰還ループの両方で行うことができるため、波形劣化の補償能力を向上することが可能となる。更に、低域通過フィルタ２３のカットオフ周波数(Ｆｃ２)を、第二の負帰還ループの安定性を考慮して設定することで、高域周波数成分の安定動作が可能となる。

１ＲＦ入力端子、２ＲＦ出力端子、３包絡線入力端子、４高出力増幅器（ＨＰＡ）、５パルス幅変調器（ＰＷＭ）、６スイッチング増幅器、７，２３低域通過フィルタ（ＬＰＦ）、８，１０，２０比較器、９，１１，２２減衰器、１２ドライバ増幅器、２１高域通過フィルタ（ＨＰＦ）。

Claims

入力信号を増幅する高出力増幅器と、
前記入力信号の包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御するエンベロープ増幅器と、
前記エンベロープ増幅器の出力を前記エンベロープ増幅器の入力に負帰還する第一の負帰還ループと、
前記第一の負帰還ループの外側に設けられ、前記エンベロープ増幅器の出力を前記第一の負帰還ループの入力に負帰還する第二の負帰還ループと
を備えたことを特徴とするバイアス制御増幅器。
前記第二の負帰還ループの外側に、前記エンベロープ増幅器の出力を前記第二の負帰還ループの入力に負帰還する１以上の負帰還ループをさらに備えたことを特徴とする請求項１に記載のバイアス制御増幅器。
前記エンベロープ増幅器は、パルス幅変調器とスイッチング増幅器と低域通過フィルタの直列接続により構成されることを特徴とする請求項１または２に記載のバイアス制御増幅器。
入力信号を増幅する高出力増幅器と、
パルス幅変調器とスイッチング増幅器と第一の低域通過フィルタの直列接続により構成され、前記入力信号の包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御するエンベロープ増幅器と、
前記エンベロープ増幅器の出力を前記エンベロープ増幅器の入力に負帰還する第一の負帰還ループと、
前記第一の負帰還ループの外側に設けられ、比較器と高域通過フィルタと第二の低域通過フィルタとを有する第二の負帰還ループと
を備え、
前記第二の負帰還ループは、前記入力信号の包絡線成分を前記比較器に入力するとともに、前記比較器からの出力を前記高域通過フィルタに入力し、前記高域通過フィルタの出力を前記エンベロープ増幅器の出力信号に合成させた出力合成信号を生成し、前記出力合成信号を前記第二の低域通過フィルタを介して前記比較器にフィードバックすることで、前記入力信号の包絡線成分との比較を行い、両者が一致するように負帰還処理を行う
ことを特徴とするバイアス制御増幅器。
前記第一の低域通過フィルタのカットオフ周波数をＦｃ１、前記第二の低域通過フィルタのカットオフ周波数をＦｃ２、前記高域通過フィルタのカットオフ周波数をＦｃ３とすると、各カットオフ周波数Ｆｃ１、Ｆｃ２、および、Ｆｃ３は、
Ｆｃ３＜Ｆｃ１＜Ｆｃ２
の関係を満たすように設定されることを特徴とする請求項４に記載のバイアス制御増幅器。