JP4111845B2 - D級増幅器 - Google Patents

D級増幅器 Download PDF

Info

Publication number
JP4111845B2
JP4111845B2 JP2003052385A JP2003052385A JP4111845B2 JP 4111845 B2 JP4111845 B2 JP 4111845B2 JP 2003052385 A JP2003052385 A JP 2003052385A JP 2003052385 A JP2003052385 A JP 2003052385A JP 4111845 B2 JP4111845 B2 JP 4111845B2
Authority
JP
Japan
Prior art keywords
signal
output
power supply
pulse width
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003052385A
Other languages
English (en)
Other versions
JP2004266398A (ja
Inventor
賢一 田浦
雅之 辻
雅之 石田
剛 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003052385A priority Critical patent/JP4111845B2/ja
Priority to US10/673,883 priority patent/US6924700B2/en
Priority to CNB031648886A priority patent/CN1277351C/zh
Priority to DE10347293A priority patent/DE10347293A1/de
Publication of JP2004266398A publication Critical patent/JP2004266398A/ja
Priority to US11/146,124 priority patent/US6989714B2/en
Priority to US11/155,473 priority patent/US7057456B2/en
Application granted granted Critical
Publication of JP4111845B2 publication Critical patent/JP4111845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は音声信号の電力増幅等に用いられるD級増幅器に関するものである。
【0002】
【従来の技術】
音声信号の電力増幅を高効率・低損失に行い、これにより機器の小型化を可能とするためにD級増幅器が従来から広く用いられている。また、D級増幅器においてデジタル化された音声信号を直接パルス幅変調信号(以下、PWM信号という)に変換して電力スイッチに導く構成、また、このPWM信号生成に用いられる再量子化手段の丸め誤差をデルタシグマ変調を用いて低減する構成は公知である(例えば特開平11−261347、特開2001−292040参照)。
【0003】
【特許文献1】
特開平11−261347号公報
【特許文献2】
特開2001−292040号公報
【0004】
【発明が解決しようとする課題】
上記の公知の構成により精度の良いPWM信号を得ることが可能であり、これを精度良く電力スイッチ手段の出力に反映させることにより増幅器出力として高品位な音声信号を得ることができる。しかしながら電力スイッチ手段に供給される電源電圧が変動する場合、出力信号に歪が生じるという問題がある。定電圧回路を介して電力スイッチ手段に常に一定の電圧を供給するようにすれば出力信号の歪みを低減することは可能であるが、電力スイッチ手段の消費する電力は比較的大きく、該電力スイッチ手段に一定の電圧を供給する定電圧回路における電力損失も大きくなるのでこの場合には音声信号の電力増幅を高効率・低損失で行えなくなるという別の問題が発生する。
【0005】
本発明は上記問題に鑑みなされたものであり、電力スイッチ手段に供給される電源電圧の変動に起因する出力信号の歪みが従来に比べ大幅に低減され、且つ、電源電圧が比較的広い範囲で変化しても支障なく使用できる高効率のD級増幅器を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的は、入力音声信号をパルス幅変調する変調手段と、
電源電圧を減衰させた電圧をレベル基準信号として出力するレベル基準信号生成手段と、
前記変調手段から出力される、パルス幅変調された信号の振幅を前記レベル基準信号の値に等しい値に調整するレベル調整手段と、
前記レベル調整手段から出力される、パルス幅変調された信号のパルス幅を補正する帰還補正手段と、
前記帰還補正手段から出力される、パルス幅変調された信号に従い電源電圧をスイッチングするスイッチ手段と、
前記スイッチ手段の出力信号の振幅を前記帰還補正手段に帰還して前記帰還補正手段の他方の入力とする手段とを備え、
前記帰還補正手段は、前記レベル調整手段から出力される、前記パルス幅変調された信号を一方の入力とし、前記帰還手段により帰還された、前記スイッチ手段の出力信号の出力を他方の入力として、前記スイッチ手段の出力信号の振幅に応じて前記、前記レベル調整手段から出力される、前記パルス幅変調された信号のパルス幅を補正することを特徴とするD級増幅器により達成される。
【0007】
上記目的はまた、入力信号をパルス幅変調する変調手段と、パルス幅変調された入力信号に従い電源電圧をスイッチングするスイッチ手段と、前記スイッチ手段に供給される前記入力信号のパルス幅を前記スイッチ手段の出力信号の振幅に応じて補正する帰還補正手段と、前記電源電圧からレベル基準信号を生成するレベル基準信号生成手段と、前記電源電圧から変調指数制御信号を生成する変調指数制御信号生成手段と、前記帰還補正手段に供給される前記パルス幅変調された入力信号の振幅を前記レベル基準信号の値に応じて調整するレベル調整手段と、前記変調手段の変調指数を前記変調指数制御信号の値に応じて調整する変調指数調整手段とを備えることを特徴とするD級増幅器により達成される。
【0008】
【発明の実施の形態】
実施の形態1.
図1のブロック図に本発明の実施の形態1に係るD級増幅器の構成を示す。このD級増幅器は、パルス変調手段1、レベル調整回路2、補正回路3、電力スイッチ回路4、帰還回路5、低域フィルタ6、スピーカ7、第1の定電圧回路9、第2の定電圧回路10、レベル基準信号生成手段11を含む。このD級増幅器には、電源端子8を介して外部の電源から電源電圧Vccが供給される。
【0009】
パルス変調手段1はデジタル化された入力音声信号をデルタシグマ変調するデルタシグマ変調器101及びデルタシグマ変調された音声信号をPWM信号に変換するPWM変換器102を含む。レベル基準信号生成手段11は、低域フィルタ201及び減衰器202を含む。
【0010】
パルス変調手段1は音声信号でパルス幅変調された2値パルス信号(PWM信号)を生成するものである。電力スイッチ回路4はレベル調整回路2によりレベル(振幅)が調整され、更に補正回路3によりパルス幅が補正された2値パルス信号の論理値に応じて電源(またはグラウンド)と出力との間を接続・切断するスイッチング動作を行うものであり、増幅器出力に接続される負荷(スピーカ7)ヘの電力供給を可能とする。
【0011】
低域フィルタ6は電力スイッチ回路4の出力から高周波成分を除去することにより音声信号を復調してスピーカ7に与えることで、音声の再生を行うものである。帰還回路5は電力スイッチ回路4の出力を適切なレベルに減衰して補正回路3に与える(帰還させる)ものである。
【0012】
第1の定電圧回路9は、端子8を介して外部電源から供給される電源電圧を一定の値に安定化させてパルス変調手段1に供給するものである。第2の定電圧回路10は、端子8を介して外部電源から供給される電源電圧を一定の値に安定化させて補正回路3に供給するものである。
【0013】
図1では、電力スイッチ回路4は端子8に直接に接続されているが、実際にはインダクタ、コンデンサで構成される低域フィルタを介して接続することが一般的である。但し、これは電源電圧に含まれる高周波ノイズを除去するために設けられるものであり、定電圧回路とは異なり、音声周波数帯域の電圧変動の抑圧効果は十分ではない。これは前述したように、比較的大きな電力を必要とする電力スイッチ回路4に供給する電圧を安定化させるために定電圧回路を使用すると、この部分で大きな電力損失が発生するという不利益が生じ、またこの回路の搭載のためのコストも大きくなるからである。本実施形態では、定電圧回路に代わるものとして帰還補正を行う補正回路3を用いている。
【0014】
図2のブロック図に補正回路3の内部構成を示す。補正回路3は、第1の減算器20、第1の積分器21、利得調整器22、第2の減算器23、第2の積分器24、比較器25を含む。第1の減算器20、第1の積分器21及び利得調整器22は、その出力を入力に負帰還させる手段(利得調整器22)を備える積分手段を構成している。該積分手段は、パルス変調手段1からのPWM信号を積分しその低域成分を強調するとともに利得調整器22を通した負帰還により低周波利得を適度に抑制して積分出力が回路の動作範囲を越えることを防止する役割を有する。
【0015】
また、第2の減算器23及び第2の積分器24からなる積分手段は、帰還回路5から帰還する信号から利得調整器22の出力を差し引いて積分を行うものであり、帰還信号、即ち電力スイッチ回路4の出力に含まれる低域成分を強調する役割を有する。比較器25は、第1の積分器21及び第2の積分器24の出力の比較を行い、その差を2値パルス信号(補償PWM信号)として電力スイッチ回路4に出力するものである。
【0016】
図3にこの補正回路3の各部の信号波形を示す。図3において30は、レベル調整回路2から出力されるPWM信号波形を示している。PWM信号の振幅をVsigとし、第1の積分器21がほぼVsig/2を中心に動作するものとすると、第1の積分器21の出力波形は31に示すようなものとなる。また、電力スイッチ回路4の出力信号をVswとし、帰還回路5の利得を1/Kとすれば帰還信号Vfbの振幅は信号Vswの1/Kとなる。この振幅がほぼVsigに等しく第2の積分器24がほぼVsig/2を中心に動作するものとすると第2の積分器24の出力波形は32に示すようなものとなる。
【0017】
このとき、比較器25の出力波形は33に示すようなものとなる。また、帰還信号Vfbは、主に電力スイッチ回路4内での遅延により比較器25の出力33から時間δだけ遅れ、帰還回路5によりその振幅がほぼ一定量減衰された34に示すような波形を有するものとなる。
【0018】
このように、レベル調整回路2が出力するPWM信号と電力スイッチ回路4から出力され、帰還系を通して入力される帰還信号との比較に基づき、補償PWM信号出力が生成され、これが電力スイッチ回路4及び帰還系を経て再び帰還信号になるという一連の帰還動作が行われる。
【0019】
尚、図3に示した各波形は、PWM信号(30)の振幅と帰還信号(34)の振幅はほぼ等しく、電力スイツチ回路4では時間遅延δがあるのみで波形歪みの発生が無い場合のものであり、PWM信号(30)と補償PWM信号(33)とは相似の波形となっている。もし、電力スイッチ回路4に供給される電源電圧が規定値より大きくなり、それに従い帰還信号(34)の振幅がPWM信号(30)の振幅より大きくなると、第2の積分器24の出力のレベルが増大し、図3では波形32が上方に移動する。この場合、波形31が波形32を上回る期間、即ち比較器25出力が「H」(高レベル)となる期間が短くなるので、第2の積分器24の低域成分に対する利得が十分大であれば、比較器25の出力、即ち補償PWM信号のパルス幅は、帰還信号の低域成分がPWM信号の低域成分にほぼ等しくなるまで減少して行き、電力スイッチ回路4に供給される電源電圧の増大に対する補償が行われることとなる。
【0020】
逆に電力スイッチ回路4に供給される電源電圧が規定値より小さくなり、帰還信号(34)の振幅がPWM信号(30)の振幅より小さくなると、第2の積分器24の出力レベルが減少し、図3では波形32が下方に移動する。この場合、波形31が波形32を上回る期間、即ち比較器25出力が「H」となる期間が長くなるので、第2の積分器24の低域成分に対する利得が十分大であれば、比較器25の出力、即ち補償PWM信号のパルス幅は、帰還信号の低域成分がPWM信号の低域成分にほぼ等しくなるまで増加して行き、電力スイッチ回路4に供給される電源電圧の減少に対する補償が行われることとなる。
【0021】
このように、補正回路3は基本的には、入力されるPWM信号に対し、帰還信号との低周波成分の差に応じた補正(パルス幅の補正)を加え、補償PWM信号として出力する動作を行う。これにより電力スイッチ回路4に供給される電源電圧が変動しても、変動幅が一定の範囲内であれば歪のない高品位の音声信号を得ることができる。
【0022】
しかし、電力スイッチ回路4に供給される電源電圧Vpowが上記範囲を超えて大きく変化する場合には、以下に説明するような問題が生じる。
即ち、電力スイッチ回路4の電源電圧が適正値から上昇し、入力PWM信号(波形30)に比べ帰還PWM信号(波形34)の振幅がかなり大きくなった場合には、図4に示すように、入力PWM信号(波形30)により生成される積分出力(波形31)の勾配に対し帰還PWM信号(波形34)により生成される積分出力(波形32)の勾配が急となるため、これら二つの波形(波形31および32)が入力PWM信号周期の途中で交差してしまい、その結果、補正回路3及び電力スイッチ回路4は新たなパルスを出力することとなる。以下、これを波形分割現象という。
【0023】
この波形分割現象が発生したとしても入力PWM信号の低周波成分に対する補正動作は行われているため、歪みなどの音質への影響は小さいが、電力スイッチ回路4のオンオフ動作の頻度が増大するので電力損失が増え、また電力スイッチ回路4から発生する電磁波が増大するという問題が生じることとなる。
【0024】
本実施形態では、このような波形分割現象の発生を防止するため、レベル調整回路2を備えている。以下レベル調整回路2の動作について説明する。
【0025】
レベル調整回路2は図5に示す構成とすることができる。同図においてアナログスイッチ300はパルス変調手段1から与えられる入力PWM信号の論理レベルに応じて、入力波高電圧またはグラウンド電位の一方を選択して出力するスイッチング動作を行うものである。レベル調整回路2の出力は、入力PWM信号と同じパルス幅を持ち、振幅のみが入力波高電圧に等しい値に調整されたものとなる。
【0026】
レベル基準信号生成手段11は、低域フィルタ201により電源電圧Vccから音声信号帯域を含む比較的高い周波数の変動成分を減衰し、更に減衰器202により、これをほぼ1/Kに減衰した電圧を波高電圧(レベル基準信号)としてレベル調整回路2に出力する。
【0027】
この結果、補正回路3に与えられるPWM信号の振幅(波高値)はほぼ、Vcc/Kとなる。この値は先に説明した通り、帰還回路5が出力する帰還PWM信号の振幅とほぼ等しい値である。
【0028】
波形分割現象が発生する原因は既に説明した通り、入力PWM信号の振幅に比べ帰還信号の振幅が限界を超えて増大することにある。本実施形態では、レベル調整回路2により、補正回路3に入力するPWM信号の振幅を帰還PWM信号の振幅とほぼ等しくなるように調整しているので、波形分割現象の発生が防止される。
【0029】
尚、入力PWM信号の振幅を調整すると、この入力PWM信号に含まれる音声信号成分のレベルも変化する。補正回路3は、帰還信号に含まれる音声信号成分を入力PWM信号に含まれる音声信号成分に一致させるよう動作することは既に説明した通りである。そのため、本実施形態ではレベル調整回路2の調整動作により電源電圧の変動に応じて音声信号出力のレベルが変化し、帰還による補正の効果が一部失われることとなるが、レベル基準信号生成手段11の低域フィルタ201の遮断周波数を十分低い値に設定することにより電源電圧の比較的早い変動(比較的周波数の高い帯域での変動)が、その出力に現れないようにし、電源電圧の比較的早い変動についてはレベル調整回路2が調整動作を行わないようにすることが可能である。
【0030】
このようにすれば、可聴周波数帯の比較的速い電源電圧の変動に対しては補正回路3による帰還補正によりパルス幅を補正し歪の発生を十分に抑圧するとともに、比較的緩やかな、即ち比較的低い周波数の大きな変動に対してはパルス幅の補正を停止し、入力PWM信号の振幅を調整することにより波形分割現象の発生を抑えて効率・電磁妨害の悪化を未然に防ぐことが可能となる。
【0031】
なお、上記の実施の形態1では帰還回路5の利得を1/Kとし、減衰器202の減衰率も同じく1/Kとしたが、これは補正回路3の入力信号に対する処理と帰還信号に対する処理がほぼ同じである場合のものであり、一般には必ずしも同じにする必要はない。
【0032】
実施の形態2.
実施の形態1では、電源電圧の比較的低い周波帯域の変動に対しては補正回路に入力するPWM信号のレベルをレベル調整回路2により調整し、それにより波形分割現象の発生を防止しているが、その反面、電源電圧の変動に応じて増幅器出力の音声信号レベルが変化するのでスピーカの音量が変化することとなる。以下に説明する本実施の形態2に係るD級増幅器は、波形分割現象の発生を防止しつつ、電源電圧の変動に伴う音量変化の発生を回避できる構成を有するものである。
【0033】
図6のブロック図に実施の形態2に係るD級増幅器の構成を示す。このD級増幅器は、実施の形態1のD級増幅器と同様、パルス変調手段1、レベル調整回路2、補正回路3、電力スイッチ回路4、帰還回路5、低域フィルタ6、スピーカ7、第1の定電圧回路9、第2の定電圧回路10、レベル基準信号生成手段11を含み、電源端子8を介して外部の電源から電源電圧Vccが供給される。
【0034】
実施の形態2は、AD変換手段12が追加され、更にパルス変調手段1に乗算係数演算手段103及び乗算器104が設けられた点で実施の形態1と構成が異なる。
【0035】
本実施形態では、レベル基準信号生成手段11は変調指数制御信号生成手段を兼ねており、AD変換手段12はレベル基準信号生成手段11の出力をデジタルデータに変換し、変調指数制御信号としてパルス変調手段1の乗算係数演算手段103に与える。乗算係数演算手段103は、電源電圧が規定値に等しいときの入力を1に正規化し、正規化された入力の逆数を演算し、求めた逆数を乗算係数、即ち変調指数として乗算器104に供給する。
【0036】
乗算器104はデジタルデータとして与えられる音声信号に対し、この乗算係数を乗ずる。これによりレベル調整回路2で音声信号に加えられる調整量が相殺され、スピーカの音量変化が回避される。この動作を以下に具体的に説明する。
【0037】
電源電圧が規定値であるときのレベル基準信号生成手段11の出力を1に正規化し、正規化出力をGと表記する場合、電源電圧が規定値であったときのレベル調整回路2の出力に含まれる音声信号成分をe1で表せば、レベル調整回路2の出力に含まれる音声信号成分はG・e1と表される。また、デルタシグマ変調器101に入力する音声信号データをe0で表せば、e1=M・e0となる。但し、Mはデルタシグマ変調器101及びPWM変換器102での変換利得である。
【0038】
ここで、電源電圧が規定値であるときのAD変換器12の出力を1に正規化すると、その正規化出力はほぼ上記Gに等しくなる。乗算係数演算手段103は、この正規化出力の逆数を算出するものであり、この乗算係数演算手段103の出力はほぼ1/Gとなる。ここで、乗算器104に入力される音声信号e00で表すと、e0=e00/Gとなる。従ってレベル調整回路2の出力に含まれる音声信号成分=G・M・e0=M・e00となり、Gを含まないので、電源電圧の変動によりGの値が変動しても補正回路3に入力される音声信号成分はその影響を受けることはなく、音量の変化が生じないことが分かる。
【0039】
実施の形態3.
上記の実施の形態2では、パルス変調手段1において入力音声信号を補償することにより、波形分割現象の発生を防止しつつ、電源電圧の変動に伴う音量変化の発生を回避している。しかし、入力音声信号を補償するためにAD変換手段12、乗算係数演算手段103、乗算器104等の構成要素を追加しているのでコスト上昇などの不利益が避けられない。
【0040】
実施の形態3は、PWM信号の波形分割現象は、実際には電源電圧がある限界を越えて高くなる場合に発生することに鑑み、この限界まではレベル調整回路2が出力するPWM信号の振幅を一定とし、この限界を越える場合にのみPWM信号の振幅を増大させて波形分割現象の発生を防止する構成とし、実施の形態2に比べ構成を簡素化している。
【0041】
実施の形態3は、実施の形態1と同様の構成を有するが、レベル基準信号生成手段11の内部構成を図1に示したものから図7に示すものに変えた点で実施の形態1と構成が相違する。
【0042】
図7において、電源電圧は低域フィルタ201及び減衰器202を通して比較器203の一方の入力とスイッチ手段204の一方の入力端子とに与えられる。比較器203の他方の入力には固定電圧源205からの固定電圧V0が与えられる。固定電圧V0はスイッチ手段204の他方の入力端子にも与えられる。比較器203の出力はスイッチ手段204の制御入力端子に与えられており、スイッチ手段204は、減衰器202の出力電圧が固定電圧V0より高い場合には減衰器202の出力電圧を選択し、減衰器202の出力電圧が固定電圧V0以下である場合には固定電圧V0を選択するように構成されている。
【0043】
従って、本実施形態ではレベル基準信号生成手段11が出力するレベル基準信号の値は、電源電圧Vccの変化に伴い図8の実線41に沿って変化することとなる。尚、図中のVcc1は、減衰器202の出力電圧が固定電圧V0と等しくなる点の電源電圧である。本実施形態ではレベル調整回路2は、電源電圧がVcc1以下の領域では出力するPWM信号の振幅をV0に固定し、電源電圧がVcc1を越える領域では出力するPWM信号の振幅を電源電圧の上昇に応じて増大させるレベル調整動作を行うこととなる。
【0044】
以上の動作により、波形分割現象の発生する恐れのない領域ではレベル調整回路2が出力するPWM信号の振幅を一定とすることにより電源電圧が変動しても増幅器出力の音声信号レベルが変わらないようにし、一方、波形分割現象の発生する可能性のある領域ではレベル調整回路2が出力するPWM信号の振幅を電源電圧の上昇に応じて増大させることにより波形分割現象の発生を防止する機能が実現されることとなる。
【0045】
図8の点線40は、全領域に渡って減衰器202が実施の形態1と同様にほぼ1/Kの減衰を与える場合の特性を示している。また図8の一点鎖線42は減衰器202における減衰量を1/Kより大きくし、且つ固定電圧V0を大きくしてレベル基準信号生成手段11の出力が増加し始める点をVcc1からVcc2に変更することにより増幅器出力の音声信号レベルを一定に制御する領域を広げた場合の特性を示している。
【0046】
尚、実施の形態3に、実施の形態2で説明したAD変換手段12乗算係数計算手段103、乗算器104を追加することにより、電源電圧の変化に伴いPWM信号振幅を増大させる領域に対して音量変化防止のための補償を行うことも可能である。
【0047】
以上説明した各実施形態では、出力段の構成をシングルエンドとしたが、本発明は互いに180度位相の異なる音声信号を出力する2つの出力段を備える、いわゆるBTL構成にも適用可能である。すなわちBTL構成の各出力段に対し本発明を適用することにより、以上説明した歪み改善効果を同様に得ることができる。
【0048】
【発明の効果】
本発明によれば、電力スイッチ手段に供給される電源電圧の変動に起因する出力信号の歪みが従来に比べ大幅に低減され、且つ、電源電圧が比較的広い範囲で変化しても支障なく使用できる高効率のD級増幅器が提供される。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係るD級増幅器の構成を示すブロック図である。
【図2】 実施の形態1のD級増幅器のパルス幅補正回路の内部構成を示す図である。
【図3】 実施の形態1のD級増幅器のパルス幅補正回路の各部の信号波形図である。
【図4】 実施の形態1のD級増幅器のパルス幅補正回路の各部の信号波形図である。
【図5】 実施の形態1のD級増幅器のレベル調整回路の内部構成を示す図である。
【図6】 この発明の実施の形態2に係るD級増幅器の構成を示すブロック図である。
【図7】 この発明の実施の形態3に係るD級増幅器のレベル基準信号生成手段の内部構成を示す図である。
【図8】 実施の形態3のD級増幅器のレベル基準信号生成手段の入力‐出力特性を示す図である。
【符号の説明】
1 パルス変調手段、 2 レベル調整回路、 3 補正回路、 4 電力スイッチ回路、 5 帰還回路、 6 低域フィルタ、 7 スピーカ、 8 電源端子、 9 第1の定電圧回路、 10 第2の定電圧回路、 11 レベル基準信号生成手段、 12 AD変換手段、 20 第1の減算器、 21 第1の積分器、 22 利得調整器、 23 第2の減算器、 24 第2の積分器、 25 比較器、 101 デルタシグマ変調器、 102 PWM変換器、 103 乗算係数演算手段、 104 乗算器、 201 低域フィルタ、
202 減衰器、 203 比較器、 204 スイッチ手段。

Claims (9)

  1. 入力音声信号をパルス幅変調する変調手段と、
    電源電圧を減衰させた電圧をレベル基準信号として出力するレベル基準信号生成手段と、
    前記変調手段から出力される、パルス幅変調された信号の振幅を前記レベル基準信号の値に等しい値に調整するレベル調整手段と、
    前記レベル調整手段から出力される、パルス幅変調された信号のパルス幅を補正する帰還補正手段と、
    前記帰還補正手段から出力される、パルス幅変調された信号に従い電源電圧をスイッチングするスイッチ手段と、
    前記スイッチ手段の出力信号の振幅を前記帰還補正手段に帰還して前記帰還補正手段の他方の入力とする手段とを備え、
    前記帰還補正手段は、前記レベル調整手段から出力される、前記パルス幅変調された信号を一方の入力とし、前記帰還手段により帰還された、前記スイッチ手段の出力信号を他方の入力として、前記スイッチ手段の出力信号の振幅に応じて前記、前記レベル調整手段から出力される、前記パルス幅変調された信号のパルス幅を補正する
    ことを特徴とするD級増幅器。
  2. 入力信号をパルス幅変調する変調手段と、
    パルス幅変調された入力信号に従い電源電圧をスイッチングするスイッチ手段と、
    前記スイッチ手段に供給される前記入力信号のパルス幅を前記スイッチ手段の出力信号の振幅に応じて補正する帰還補正手段と、
    前記電源電圧からレベル基準信号を生成するレベル基準信号生成手段と、
    前記電源電圧から変調指数制御信号を生成する変調指数制御信号生成手段と、
    前記帰還補正手段に供給される前記パルス幅変調された入力信号の振幅を前記レベル基準信号の値に応じて調整するレベル調整手段と、
    前記変調手段の変調指数を前記変調指数制御信号の値に応じて調整する変調指数調整手段と
    を備えることを特徴とするD級増幅器。
  3. 前記レベル基準信号生成手段は前記電源電圧の高域成分を除去する低域フィルタと、該低域フィルタの出力を減衰させる減衰器とを含んで構成されることを特徴とする請求項1に記載のD級増幅器。
  4. 前記レベル基準信号生成手段は前記電源電圧の高域成分を除去する低域フィルタと、該低域フィルタの出力を減衰させる減衰器とを含んで構成されることを特徴とする請求項2に記載のD級増幅器。
  5. 前記レベル基準信号生成手段が前記変調指数制御信号生成手段を兼ねることを特徴とする請求項2または4のいずれかに記載のD級増幅器。
  6. 前記変調指数調整手段は、前記変調指数制御信号をデジタル信号に変換するA/D変換手段と、該A/D変換手段から出力されるデジタル信号の値に応じた値の乗算係数を生成する乗算係数生成手段と、前記変調手段に入力する信号に前記乗算係数を乗ずる乗算手段とを含んで構成されることを特徴とする請求項2、4、5のいずれか一項に記載のD級増幅器。
  7. 前記レベル基準信号生成手段は、前記電源電圧が所定の値より小さい領域では固定の値の電圧を前記レベル基準信号として出力し、前記電源電圧が前記所定の値以上の領域では前記電源電圧の増加に伴って値が前記固定の値から増加する電圧を前記レベル基準信号として出力することを特徴とする請求項1から6のいずれか一項に記載のD級増幅器。
  8. 前記帰還手段は、前記スイッチ手段の出力信号のレベルを減衰して帰還するものであることを特徴とする請求項1に記載のD級増幅器。
  9. 前記帰還補正手段は、
    前記レベル調整手段から出力される、パルス幅変調された信号の低域成分と、前記帰還手段により帰還された前記スイッチ手段の出力信号の低域成分とが互いに一致するように、補正を行う
    ことを特徴とする請求項1に記載のD級増幅器。
JP2003052385A 2002-10-03 2003-02-28 D級増幅器 Expired - Fee Related JP4111845B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003052385A JP4111845B2 (ja) 2003-02-28 2003-02-28 D級増幅器
US10/673,883 US6924700B2 (en) 2002-10-03 2003-09-30 Class D amplifier
CNB031648886A CN1277351C (zh) 2002-10-03 2003-09-30 D类放大器
DE10347293A DE10347293A1 (de) 2002-10-03 2003-10-02 Klasse D-Verstärker
US11/146,124 US6989714B2 (en) 2002-10-03 2005-06-07 Class D amplifier
US11/155,473 US7057456B2 (en) 2002-10-03 2005-06-20 Class D amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003052385A JP4111845B2 (ja) 2003-02-28 2003-02-28 D級増幅器

Publications (2)

Publication Number Publication Date
JP2004266398A JP2004266398A (ja) 2004-09-24
JP4111845B2 true JP4111845B2 (ja) 2008-07-02

Family

ID=33117270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003052385A Expired - Fee Related JP4111845B2 (ja) 2002-10-03 2003-02-28 D級増幅器

Country Status (1)

Country Link
JP (1) JP4111845B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4879548B2 (ja) * 2005-09-30 2012-02-22 株式会社ダイヘン 高周波電源装置
JP4704887B2 (ja) * 2005-10-28 2011-06-22 Okiセミコンダクタ株式会社 増幅回路
JP5388362B2 (ja) * 2010-03-11 2014-01-15 パナソニック株式会社 デジタルアンプ
JP5618776B2 (ja) * 2010-11-22 2014-11-05 ローム株式会社 半導体装置及びこれを用いた電子機器
WO2016021178A1 (ja) * 2014-08-04 2016-02-11 日本電気株式会社 送信機、送信システムおよび送信方法

Also Published As

Publication number Publication date
JP2004266398A (ja) 2004-09-24

Similar Documents

Publication Publication Date Title
US6924700B2 (en) Class D amplifier
US8410845B2 (en) Switching power amplifier and method of controlling the same
US7696818B2 (en) Amplifying apparatus
JP2006333437A (ja) デジタルアンプおよびスイッチング電源
WO2012046668A1 (ja) 電力増幅器、高周波電力増幅装置、および増幅制御方法
JPWO2005011109A1 (ja) 増幅装置
US10432151B2 (en) Audio amplifiers
US6937175B1 (en) Amplifier linearization using delta-sigma predistortion
JP2010268211A (ja) 信号補正装置、音声処理装置及びパルス増幅方法
JP4111845B2 (ja) D級増幅器
JP4564912B2 (ja) 信号再生装置
US10601379B2 (en) Digital amplifier
JP2004128662A (ja) デジタルアンプ
JP2008048262A (ja) スイッチング増幅装置
JP4169124B2 (ja) D級増幅器
EP3525343B1 (en) Automatic loop gain calibration in amplification circuits
US9559645B2 (en) Switched amplifier for a variable supply voltage
US7816980B2 (en) Audio power amplifier using virtual ground and method of processing signal in the audio power amplifier
JP2009089301A (ja) デジタル増幅装置
JP2010288132A (ja) 電源制御増幅器
JP4568671B2 (ja) 信号再生装置
JP5115251B2 (ja) ダンピング補正回路及びこれを備えたディジタルアンプ
JP2004356963A (ja) D級増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees