JP2004356963A - Ｄ級増幅器 - Google Patents

Abstract

【課題】簡易な回路構成でありながら、精度良く音声信号の歪を低減することができ、且つ、デジタル音声信号だけではなくアナログ音声信号をも増幅し出力することができるＤ級増幅器を提供する。
【解決手段】パルス変調手段１から出力されるＰＷＭ信号ｅｉにアナログ音声信号を加算した加算信号を、補正回路２に含まれる第一の積分手段にて積分処理し、電力スイッチ手段３にて生じる歪を含む帰還信号ｅｆを、補正回路２に含まれる第二の積分手段にて積分処理する。積分処理された出力信号を補正回路２に含まれる比較器の入力部にそれぞれ入力させ、補正信号Ｖｃを生成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明はＤ級増幅器に関し、特に、帰還補正回路を有するＤ級増幅器に関する。
【０００２】
【従来の技術】
音声信号の電力増幅を高効率・低損失に行うことで機器の小型化を可能とする方式として、Ｄ級増幅が用いられている。また、デジタル化された音声信号を直接にパルス幅変調（以下ではＰＷＭとも呼ぶ）信号に変換して、電力スイッチ手段に導く構成のＤ級増幅器が知られている。ここで、電力スイッチ手段は、通常、低電圧電源側に配置されるスイッチ素子とグランド（もしくは負電源）側に配置されるスイッチ素子とで構成されている。また、特許文献１，２には、このＰＷＭ変換を行うために使用される再量子化手段による丸め誤差をデルタシグマ変調を用いて低減する構成のＤ級増幅器の例が示されている。
【０００３】
上記の公知の構成のＤ級増幅器により、精度の良いＰＷＭ信号を得ることが可能であり、これを精度良く電力スイッチ手段の出力に反映させることにより、増幅器出力として高品位な音声信号を得ることができる。しかしながら、電力スイッチ手段に供給される電源電圧が変動する場合、出力信号に歪が生じるという問題がある。定電圧回路を介して電力スイッチ手段に常に一定の電圧を供給するようにすれば、この出力信号の歪を低減することは可能であるが、電力スイッチ手段の消費する電力は比較的大きいため、この定電圧回路における電力損失も大きくなってしまう。そのため、音声信号の電力増幅を高効率且つ低損失で行えなくなるという別の問題が発生してしまう。
【０００４】
また、特許文献３には、電力スイッチ手段からの出力信号をフィードバックさせることにより歪を補正するＤ級増幅器の例が示されている。
【０００５】
【特許文献１】
特開平１１−２６１３４７号公報
【特許文献２】
特開２００１−２９２０４０号公報
【特許文献３】
特表２００１−５１７３９３号公報
【０００６】
【発明が解決しようとする課題】
しかし、特許文献３に開示されているＤ級増幅器による補正処理においては、以下に示すような問題が生じている。
【０００７】
まず第一の問題として、補正の効果を向上させるためには、比較器に入力される台形波信号の精度を良くする必要があるが、そのためには、回路構成も複雑になってしまうという問題がある。
【０００８】
また第二の問題として、エラー処理手段に入力されるパルス変調信号および状態フィードバック信号はパルス信号であるために、当該パルス信号から正常にエラー信号を作成することは非常に困難であり、当該エラー信号において残留パルスが除去しきれず、当該残留パルスに起因して十分な補正効果を得ることが困難であるという問題がある。この理由について説明する。
【０００９】
パルス成分が大きく残留する場合には、これにより回路動作が制約を受けるため、つまり当該パルス成分が回路の非直線領域に入って歪むとエラー信号に歪が生じ、正しい補正動作ができなくなるため、エラー処理手段で生成されるエラー信号は、パルス変調信号と状態フィードバック信号との低周波成分の差を反映し、パルス成分を含まないことを理想とする。しかし実際には、エラー処理手段における状態フィードバック信号の位相回転は、ループ動作を不安定とするため、パルス成分を十分に減衰させるようなフィルタをかけることが困難である。一方、フィードバックの効果を十分に得るためにはエラー信号を十分に増幅して補正を行う必要があり、これにより残留パルス成分も同時に増幅されるという相反する結果となる。上記理由に基づき、残留パルスが起因して十分な補正効果（音声信号の歪の低減効果）を得ることが困難なのである。
【００１０】
また、特許文献１〜３に開示されているような従来のＤ級増幅器においては、デジタル化された音声信号を直接ＰＷＭ信号に変換しているので、アナログ音声信号を直接増幅することができない。よって、アナログ音声信号を一旦デジタル信号に変換するための回路の追加が必要になり、回路構成が複雑になってしまうという問題がある。
【００１１】
本発明は、上記問題に鑑みなされたものであり、簡易な回路構成でありながら、精度良く音声信号の歪を低減することができ、且つ、デジタル音声信号だけではなくアナログ音声信号をも増幅し出力することができるＤ級増幅器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の発明に係るＤ級増幅器は、パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器であって、前記補正回路は、外部から入力されるアナログ信号を前記パルス変調信号に加算するための第一の加算手段を備えることを特徴とする。
【００１３】
また、請求項４に記載の発明に係るＤ級増幅器は、パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器であって、前記補正回路は、外部から入力されるアナログ信号を前記帰還信号に加算するための第二の加算手段を備えることを特徴とする。
【００１４】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態のＤ級増幅器が備える補正回路は、アナログ信号をパルス変調信号に加算した加算信号と電力スイッチ手段から出力される帰還信号とを積分し、比較器において、加算信号をリファレンス（基準）として、両積分された信号を比較することにより、当該比較に対応した出力信号を電力スイッチ手段に出力し、最終的に電力スイッチ手段で生ずる信号の歪を補正することができる回路である。
【００１５】
図１に、本発明に係る帰還補正回路を備えたＤ級増幅器のブロック図を示す。
【００１６】
図１に示すＤ級増幅器は、パルス変調手段１、補正回路２、電力スイッチ手段３、低域フィルタ（ＬＰＦ）４、およびスピーカ７が直列的に接続されており、信号がパルス変調手段１からスピーカ７に向かって伝送される。また、電力スイッチ手段３から出力される信号の一部を補正回路２へ帰還させるため、帰還回路５が接続点Ｎ１と補正回路２との間に構成されている。
【００１７】
パルス変調手段１には、デジタル音声信号が入力され、補正回路２には、アナログ音声信号が入力される。即ち、補正回路２は３つの入力部を有しており、アナログ音声信号、パルス変調手段１からの信号および帰還回路５からの帰還信号がそれぞれの入力部に入力する。
【００１８】
また、パルス変調手段１は、デルタシグマ変調器１０１およびＰＷＭ変換器１０２を含む。
【００１９】
上記構成において、各装置は以下に示す動作を行う。
【００２０】
パルス変調手段１は、音声信号でパルス幅変調された２値パルス信号（以下ではＰＷＭ信号とも呼ぶ）を生成し出力するものである。また、デルタシグマ変調器１０１は、デジタル化された音声信号をデルタシグマ変調するものであり、ＰＷＭ変換器１０２は、デルタシグマ変調された音声信号をＰＷＭ信号に変換するものである。
【００２１】
また、補正回路２は、アナログ音声信号、ＰＷＭ信号および帰還回路５からの帰還信号を受け、後述する第一の加算手段５０によりアナログ音声信号をＰＷＭ信号に加算して加算信号を生成し、この加算信号を基準として帰還信号に含まれる電力スイッチ手段３における歪要因を補正し、当該補正した加算信号を出力するものである。
【００２２】
また、電力スイッチ手段３は、例えば電源側に配置されるスイッチ素子とグラウンド側に配置されるスイッチ素子とで構成され、補正回路２から出力される歪要因補正後のＰＷＭ信号の値に応じ、電源とグラウンドとの間のスイッチング動作により電力増幅を行う。これにより、増幅器出力に接続される負荷すなわちスピーカ７への電力供給が可能となる。
【００２３】
また、帰還回路５は、電力スイッチ手段３から出力される電力増幅された信号の振幅のレベル調整を行い、当該レベル調整された信号を補正回路２の入力部に与えるものである。ここで、上記振幅のレベル調整は、電力スイッチ手段３において振幅の歪が生じない場合に、電力スイッチ手段３にて増幅された信号を、パルス変調手段１から出力されるパルス変調信号の振幅と同等レベルまで、固定された減衰利得により減衰される。
【００２４】
最後に、低域フィルタ４は、電力スイッチ手段３から出力される電力増幅された信号から、高周波成分を除去することにより音声信号を復調する。復調された音声信号は、スピーカ７へ出力され、音声として再生される。
【００２５】
前述したように、電力スイッチ手段３は、電源とグラウンドとの間のスイッチング動作を行うため、電源電圧に変動がある場合、従来はこれがそのまま出力の振幅変調歪みとなっていた。本実施の形態においては、この電力スイッチ手段３の出力を帰還回路５を介し補正回路２により信号に補正を与えることで、この歪みが出力に現れることを抑制している。
【００２６】
次に、本実施の形態のＤ級増幅器における補正の動作を担う補正回路２の内部構成を示すブロック図を図２に示す。
【００２７】
以下、図２で示す補正回路２の構成を具体的に説明する。
【００２８】
第一の加算手段５０の出力部は、第一の減算手段２０の「＋」入力部に接続されている。
【００２９】
第一の減算手段２０の出力部は、第一の積分手段２１の入力部に接続されており、当該第一の積分手段２１の出力部は、比較器２５の一方の入力部である「＋」入力部に接続されている。
【００３０】
また、第二の減算手段２３の出力部は、第二の積分手段２４の入力部に接続されており、当該第二の積分手段２４の出力部は、比較器２５の他方の入力部である「−」入力部に接続されている。
【００３１】
さらに、第一の積分手段２１の出力部は、当該第一の積分手段２１と比較器２５との間に存する接続点Ｎ２から分岐して利得調整手段２２の入力部に接続されており、当該利得調整手段２２の出力部は、接続点Ｎ３を介して、第一の減算手段２０の「−」入力部と第二の減算手段２３の「−」入力部とに、それぞれ接続されている。
【００３２】
なお、第一の加算手段５０は、２つの入力部を有しており、一方に入力部にはパルス変調手段１からのＰＷＭ信号が入力し、他方の入力部には、アナログ音声信号が入力される。第一の加算手段５０は、これらの信号を加算することにより加算信号を生成し出力する。また、第二の減算手段２３の「＋」入力部は、帰還回路５の出力部と接続されている。さらに、比較器２５の出力部は、電力スイッチ手段３の入力部に接続されている。
【００３３】
上記構成において、第一の減算手段２０、第一の積分手段２１および利得調整手段２２は、当該利得調整手段２２を介する負帰還を備える積分回路を構成している。当該構成において、第一の減算手段２０において第一の加算手段５０からの加算信号と利得調整手段２２からの出力信号との差をとり第一の差分信号を生成し、当該第一の差分信号を第一の積分手段２１にて積分処理を行っている。つまり、第一の積分手段２１により加算信号に基づいて積分処理を行いその低周波成分を強調するとともに、利得調整手段２２を通した負帰還により低周波利得を適度に抑制して第一の積分手段２１からの積分信号が回路の動作範囲を超えることを防止する動作を行う。
【００３４】
また、第二の減算手段２３および第二の積分手段２４で構成される積分回路は、帰還回路５からの帰還信号に対して利得調整手段２２からの出力信号を差し引いて第二の差分信号を生成し、当該第二の信号を積分処理するものであり、第二の積分手段２４において帰還信号に基づく積分処理により帰還信号に含まれる低周波成分を強調するとともに、第二の減算手段２３にて利得調整手段２２からの出力信号と帰還回路からの帰還信号との減算処理を実行することにより、低周波成分を減殺して第二の積分手段２４からの積分信号が回路の動作範囲を超えることを防止する動作を行う。
【００３５】
さらに、比較器２５は、第一の積分手段２１からの積分信号波形と第二の積分手段２４からの積分信号波形との比較を行い、その結果を２値のパルス信号からなる補正信号Ｖｃとして出力する回路である。
【００３６】
次に、補正回路２内における各箇所の信号波形の状態について説明する。
【００３７】
まず、電力スイッチ手段３にて歪が生じない場合について説明する。図３は、当該場合における定常状態の補正回路２内の各箇所の波形を示す図である。ここで、横軸は時間であり、縦軸は電圧値を取っている。但し、図３においては、第一の加算手段５０へのアナログ音声信号は入力されない場合について示している。
【００３８】
図３においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形３０、および第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形３１が示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【００３９】
また、図３においては、補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形３４、および第二の積分手段２４においてパルス波形３４に基づいて生成される積分信号ｅｏ２の積分波形３２が示されている。
【００４０】
さらに、図３においては、比較器２５において積分波形３１と積分波形３２との差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形３３が示されている。具体的には、積分波形３１が積分波形３２より高いときは、”Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２より低いときには”Ｌ”（または「０」）のパルスを発生する。
【００４１】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４の振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５は、当該パルス波形３４の振幅がパルス変調手段１から出力されるパルス波形３０の振幅と等しく（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）なるように設定されている。
【００４２】
パルス波形３０および３４が図３の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２は図３に示したように生成され、さらに、比較器２５にて出力される補正信号Ｖｃは、パルス波形３３のようになる。ここで定常状態において、パルス波形３４は、比較器２５で出力されるパルス波形３３に対して、主に電力スイッチ手段３にて発生する時間遅延δを伴うこととなる。
【００４３】
図３は、つまり、定常状態において補正回路２が正常に動作することにより、電力スイッチ手段３にて歪が生じない場合には、帰還信号ｅｆであるパルス波形３４は、ＰＷＭ信号ｅｉであるパルス波形３０に対して時間遅延δをもつ相似波形となり、両パルス波形３０，３４の低周波成分は等しく音声信号に歪が生じず正常に信号が伝送することを示しているのである。
【００４４】
ところで実際には、帰還信号ｅｆには、主に電力スイッチ手段３に起因する波形の歪が含まれる。この歪は帰還信号ｅｆの波形を変形させるため、帰還信号ｅｆの低周波成分はＰＷＭ信号ｅｉの低周波成分に対して差異が生じることとなる。
【００４５】
そこで、以下では、電力スイッチ手段３にて図４〜５に示す２パターンの態様の波形の歪が生じた場合に、本実施の形態のＤ級増幅器の補正回路２が正常に補正動作を行うことにより、定常状態で当該補正回路２内の各箇所における波形がどのように変化するかについて説明する。ここで、図４〜５において、縦軸は電圧値であり、横軸は時間を取っている。
【００４６】
図４は、電力スイッチ電源電圧変動により、電力スイッチ手段３より出力されるパルスのパルス振幅が、電力スイッチ手段３にて電源から供給される標準電圧値Ｖｐｏｗよりも、ΔＶ１だけ増大する場合を示すものである（以下、第一の歪態様と称する）。
【００４７】
ここで、図４（ａ）は、比較器２５から出力される歪が生じる前の補正信号Ｖｃのパルス波形を示しており、図４（ｂ）は、図４（ａ）で示した補正信号Ｖｃが電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第一の歪態様が発生し、その後の電力スイッチ手段３から出力出力信号のパルス波形を示している。
【００４８】
さらに、図５は、電力スイッチ電源電圧変動により、電力スイッチ手段３より出力されるパルスのパルス振幅が、電力スイッチ手段３にて電源から供給される標準電圧値Ｖｐｏｗよりも、ΔＶ２だけ減少する場合を示すものである（以下、第二の歪態様と称する）。
【００４９】
ここで、図５（ａ）は、比較器２５から出力される歪が生じる前の補正信号Ｖｃのパルス波形を示しており、図５（ｂ）は、図５（ａ）で示した補正信号Ｖｃが電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第二の歪態様が発生し、その後の電力スイッチ手段３から出力出力信号のパルス波形を示している。
【００５０】
図４〜５を通してδは、電力スイッチ手段３にて生じる時間遅延を示している。
【００５１】
上記２パターンの歪態様において、第一の歪態様では、低周波成分において信号レベルの増大という歪を発生していることとなり、第二の歪態様では、低周波成分において信号レベルの減少という歪を発生していることとなる。
【００５２】
以下、上記の歪態様が生じた場合に、定常状態で当該補正回路２内の各箇所における波形がどのように変化するかについて説明する。
【００５３】
まずはじめに、第一の歪態様の場合について説明する。図６は第一の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【００５４】
図６においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形３０、および第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形３１が示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【００５５】
また、図６においては、電力スイッチ手段３において第一の歪態様が発生し、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形３４ａ、および第二の積分手段２４においてパルス波形３４ａに基づいて生成される積分信号ｅｏ２の積分波形３２ａが示されている。
【００５６】
さらに、図６においては、比較器２５において積分波形３１と積分波形３２ａとの差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形３３ａが示されている。具体的には、積分波形３１が積分波形３２ａより高いときは、”Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２ａより低いときには”Ｌ”（または「０」）のパルスを発生する。
【００５７】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第一の歪態様では、電源から供給される標準標準電圧値Ｖｐｏｗに対して＋ΔＶ１の振幅の歪が生じる場合であるので、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ａの振幅は、ほぼ０から（Ｖｐｏｗ＋ΔＶ１）／Ｋとなり、当該パルス波形３４ａの振幅は、パルス変調手段１から出力されるパルス波形３０の振幅と等しくならず、パルス波形３４ａの振幅の方がパルス波形３０の振幅よりも、ΔＶ１／Ｋだけ大きくなる。
【００５８】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ａのパルス面積は、一周期分のパルス波形３０のパルス面積と等しくなる。
【００５９】
さて、パルス波形３０，３４ａが図６の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２ａは図６に示したように形成される。
【００６０】
ここで、電力スイッチ手段３における第一の歪態様（図４）により、積分波形３２ａの平均値は、図３で示した歪がない場合に形成される積分波形３２の平均値よりも増加する。これにより、積分波形３１が積分波形３２ａを上回る期間が図３で示した歪のない場合と比べて減少する。
【００６１】
従って、積分波形３１および積分波形３２ａの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ａのようになる。
【００６２】
ここで、図６で示しているように、比較器２５の通常の動作により、パルス波形３３ａのパルス幅は、パルス波形３０のパルス幅よりも第一の歪態様の歪（ΔＶ１の振幅増大）に対応した分だけ狭くなる（つまり、パルス波形３３ａの”Ｈ”となる期間が図３に示した歪が生じない場合に比べて減少する）ように、生成される。
【００６３】
これにより、図６に示すパルス幅のパルス波形３３ａが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第一の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ１だけ増加したとしても、パルス波形３４ａの一周期分のパルス面積は、パルス波形３０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形３３ａとパルス波形３４ａとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図６により示されている。
【００６４】
このように、電力スイッチ手段３において第一の態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ａのパルス幅を上記のように、第一の態様の歪（つまりΔＶ１分の振幅の増大）に対応してパルス波形３０のパルス幅よりも狭くすることにより、電力スイッチ手段３において発生する第一の歪態様の歪を補正して、定常状態では、パルス波形３４ａの一周期分のパルス面積をパルス波形３０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり、音声信号の歪を補正していることを示している。
【００６５】
なおこの場合、積分波形３２ａの振幅が大きくなることも比較器２５から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【００６６】
次に、第二の歪態様の場合について説明する。図７は第二の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【００６７】
図７においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形３０、および第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形３１が示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【００６８】
また、図７においては、電力スイッチ手段３において第一の歪態様が発生し、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形３４ｂ、および第二の積分手段２４においてパルス波形３４ｂに基づいて生成される積分信号ｅｏ２の積分波形３２ｂが示されている。
【００６９】
さらに、図７においては、比較器２５において積分波形３１と積分波形３２ｂとの差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形３３ｂが示されている。具体的には、積分波形３１が積分波形３２ｂより高いときは、”Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２ｂより低いときには”Ｌ”（または「０」）のパルスを発生する。
【００７０】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第二の歪態様では、電源から供給される標準標準電圧値Ｖｐｏｗに対して−ΔＶ２の振幅の歪が生じる場合であるので、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ｂの振幅は、ほぼ０から（Ｖｐｏｗ−ΔＶ２）／Ｋとなり、当該パルス波形３４ｂの振幅は、パルス変調手段１から出力されるパルス波形３０の振幅と等しくならず、パルス波形３４ｂの振幅の方がパルス波形３０の振幅よりも、ΔＶ２／Ｋだけ小さくなる。
【００７１】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ｂのパルス面積は、一周期分のパルス波形３０のパルス面積と等しくなる。
【００７２】
さて、パルス波形３０，３４ｂが図７の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２ｂは図７に示したように形成される。
【００７３】
ここで、電力スイッチ手段３における第二の歪態様（図５）により、積分波形３２ｂの平均値は、図３で示した歪がない場合に形成される積分波形３２の平均値よりも減少する。これにより、積分波形３１が積分波形３２ｂを上回る期間が図３で示した歪のない場合と比べて増大する。
【００７４】
従って、積分波形３１および積分波形３２ｂの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ｂのようになる。
【００７５】
ここで、図７で示しているように、比較器２５の通常の動作により、パルス波形３３ｂのパルス幅は、パルス波形３０のパルス幅よりも第二の歪態様の歪（ΔＶ２の振幅減少）に対応した分だけ広くなる（つまり、パルス波形３３ｂの”Ｈ”となる期間が図３に示した歪が生じない場合に比べて増加する）ように、生成される。
【００７６】
これにより、図７に示すパルス幅のパルス波形３３ｂが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第二の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ２だけ減少したとしても、パルス波形３４ｄの一周期分のパルス面積は、パルス波形３０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形３３ｂとパルス波形３４ｂとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図７により示されている。
【００７７】
このように、電力スイッチ手段３において第二の態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ｂのパルス幅を上記のように、第二の態様の歪（つまりΔＶ２分の振幅の減少）に対応してパルス波形３０のパルス幅よりも広くすることにより、電力スイッチ手段３において発生する第二の歪態様の歪を補正して、定常状態では、パルス波形３４ｂの一周期分のパルス面積をパルス波形３０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり、音声信号の歪を補正していることを示している。
【００７８】
なおこの場合、積分波形３２ｂの振幅が小さくなることも比較器２５から出力される補正信号Ｖｃのパルス幅を拡げることに効果がある。
【００７９】
以上が、本実施の形態における補正回路２がＰＷＭ信号ｅｉを帰還に基づく補正を加えながら出力に伝達する動作を説明したものである。
【００８０】
以上においては、パルス変調手段１から出力されるＰＷＭ信号ｅｉがほぼ無変調である場合について説明したが、変調がかけられる場合についても同様の補正が行われることは、以上の説明から容易に類推できる。
【００８１】
また以上においては、パルス変調手段１から出力されるＰＷＭ信号ｅｉに対して、第一の加算手段５０におけるアナログ音声信号の加算がなされない場合について説明したが、アナログ音声信号が加算される場合についても、同様に補正が行われる。この動作について、図８〜９を用いて以下で説明する。
【００８２】
一般的に、アナログ音声信号は、周波数が２０ｋＨｚ程度以下の正弦波で表される。これに対して、パルス変調回路１からのＰＷＭ信号ｅｉのパルス波形３０の周波数は、７００ｋＨｚ程度である。従って、アナログ信号の波形は、近似的に、正または負の定数を表す直線になると考えられる（以下では、この定数をΔＶ３とし説明する。）。
【００８３】
図８は、レベルが基準レベルに対して正であるアナログ音声信号が第一の加算手段５０においてＰＷＭ信号ｅｉに加算されている場合に、補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【００８４】
また、図８においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形３０、および第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形３１ｃが示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【００８５】
また、図８においては、レベルが基準レベルに対して正であるアナログ音声信号が第一の加算手段５０においてＰＷＭ信号ｅｉに加算されている場合に、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形３４ｃ、および第二の積分手段２４においてパルス波形３４ｃに基づいて生成される積分信号ｅｏ２の積分波形３２ｃが示されている。
【００８６】
さらに、図８においては、比較器２５において積分波形３１ｃと積分波形３２ｃとの差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形３３ｃが示されている。具体的には、積分波形３１が積分波形３２ｃより高いときは、”Ｈ”（または「１」）のパルスを発生し、積分波形３１ｃが積分波形３２ｃより低いときには”Ｌ”（または「０」）のパルスを発生する。
【００８７】
さらに、図８においては、ＰＷＭ信号ｅｉとアナログ音声信号との加算信号であるパルス波形３５ｃが示されている。
【００８８】
パルス波形３０ｃは、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ｃの振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５は、当該パルス波形３４ｃの振幅がパルス変調手段１から出力されるパルス波形３０ｃの振幅と等しく（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）なるように設定されている。
【００８９】
従って、パルス波形３５ｃは、ほぼΔＶ３からＶｓｉｇ＋ΔＶ３までの振幅を持つことになる。
【００９０】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ｃのパルス面積は、一周期分のパルス波形３５ｃのパルス面積と等しくなる。
【００９１】
さて、パルス波形３０ｃ，３４ｃ，３５ｃが図８の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１ｃおよび積分波形３２ｃは図８に示したように形成される。
【００９２】
ここで、第一の加算手段５０における＋ΔＶ３のアナログ音声信号の加算により、積分波形３１ｃの平均値は、図３で示したアナログ音声信号の加算がない場合に形成される積分波形３１の平均値よりも増加する。これにより、積分波形３１ｃが積分波形３２ｃを上回る期間が図３で示したアナログ音声信号の加算のない場合と比べて増加する。
【００９３】
この積分波形３１ｃの増加分は、利得調整手段２２を通して第一の減算器２０に与えられることで、アナログ音声信号の加算による低周波成分レベルの上昇を打ち消すことになる。こうして、第一の積分器２１の低周波成分への利得が十分大きければ、第一の減算器２０の出力において、低周波成分レベルはほぼ完全に打ち消される。言い換えれば第一の減算器２０の二つの入力における低周波成分のレベルが、ほぼ等しくなることとなる。
【００９４】
よって、もしパルス変調手段１から出力されるＰＷＭ信号が無変調のデューティー５０％の矩形波であった場合、利得調整回路２２の出力信号の低周波成分のレベルは、アナログ音声信号のレベルにほぼ等しくなる。
【００９５】
この利得調整回路２２の出力信号は、第二の減算器２３にて、帰還信号から差し引かれることとなるから、第二の積分器２４の出力レベルは減少に向かう。このため、積分波形３１ｃが積分波形３２ｃを上回る期間、即ち比較器２５の出力が”Ｈ”となる期間が長くなる。
【００９６】
従って、積分波形３１ｃおよび積分波形３２ｃの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ｃのようになる。
【００９７】
ここで、図８で示しているように、比較器２５の通常の動作により、パルス波形３３ｃのパルス幅は、パルス波形３０のパルス幅よりもアナログ音声信号の加算（ΔＶ３の振幅増加）に対応した分だけ広くなる（つまり、パルス波形３３ｃの”Ｈ”となる期間が図３に示したアナログ音声信号の加算がない場合に比べて増加する）ように、生成される。
【００９８】
これにより、図８に示すパルス幅のパルス波形３３ｃが帰還され、パルス波形３４ｃの一周期分のパルス面積は、パルス波形３５ｃの一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形３３ｃとパルス波形３４ｃとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図８により示されている。
【００９９】
このように、アナログ音声信号が加算される場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ｃのパルス幅を上記のように、アナログ音声信号の加算（ΔＶ３の振幅増大）に対応してパルス波形３０のパルス幅よりも広くすることにより、定常状態では、パルス波形３４ｃの一周期分のパルス面積をパルス波形３５ｃの一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分と、アナログ音声信号を加算した後のＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、アナログ音声信号のＰＷＭ変調を行っていることを示している。
【０１００】
従って、この補償ＰＷＭ信号（補正信号）を、電力スイッチ手段３および低域フィルタを通してスピーカ７に出力することにより、アナログ音声信号が再生されることとなる。
【０１０１】
なおこの場合、積分波形３２ｃの振幅が小さくなることも比較器２５から出力される補正信号Ｖｃのパルス幅を拡げることに効果がある。
【０１０２】
次に、ＰＷＭ信号ｅｉに加算されるアナログ音声信号が負である場合について説明する。
【０１０３】
図９は、レベルが基準レベルに対して負であるアナログ音声信号が第一の加算手段５０においてＰＷＭ信号ｅｉに加算されている場合に、補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１０４】
また、図９においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形３０、および第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形３１ｄが示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【０１０５】
また、図９においては、レベルが基準レベルに対して負であるアナログ音声信号が第一の加算手段５０においてＰＷＭ信号ｅｉに加算されている場合に、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形３４ｄ、および第二の積分手段２４においてパルス波形３４ｄに基づいて生成される積分信号ｅｏ２の積分波形３２ｄが示されている。
【０１０６】
さらに、図９においては、比較器２５において積分波形３１ｄと積分波形３２ｄとの差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形３３ｄが示されている。具体的には、積分波形３１ｄが積分波形３２ｄより高いときは、”Ｈ”（または「１」）のパルスを発生し、積分波形３１ｄが積分波形３２ｄより低いときには”Ｌ”（または「０」）のパルスを発生する。
【０１０７】
さらに、図９においては、ＰＷＭ信号ｅｉとアナログ音声信号との加算信号であるパルス波形３５ｄが示されている。
【０１０８】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ｄの振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５は、当該パルス波形３４ｄの振幅がパルス変調手段１から出力されるパルス波形３０の振幅と等しく（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）なるように設定されている。
【０１０９】
従って、パルス波形３５ｄは、ほぼ−ΔＶ３からＶｓｉｇ−ΔＶ３までの振幅を持つことになる。
【０１１０】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ｄのパルス面積は、一周期分のパルス波形３５ｄのパルス面積と等しくなる。
【０１１１】
さて、パルス波形３０，３４ｄ，３５ｄが図９の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１ｄおよび積分波形３２ｄは図９に示したように形成される。
【０１１２】
ここで、第一の加算手段５０における−ΔＶ３のアナログ音声信号の加算により、積分波形３１ｄの平均値は、図３で示したアナログ音声信号の加算がない場合に形成される積分波形３１の平均値よりも減少する。これにより、積分波形３１ｄが積分波形３２ｄを上回る期間が図３で示したアナログ音声信号の加算のない場合と比べて減少する。
【０１１３】
この積分波形３１ｄの減少分は、利得調整手段２２を通して第一の減算器２０に与えられることで、アナログ音声信号の加算による低周波成分レベルの下降を打ち消すことになる。こうして、第一の積分器２１の低周波成分への利得が十分大きければ、第一の減算器２０の出力において、低周波成分レベルはほぼ完全に打ち消される。言い換えれば第一の減算器２０の二つの入力における低周波成分のレベルが、ほぼ等しくなることとなる。
【０１１４】
よって、もしパルス変調手段１から出力されるＰＷＭ信号が無変調のデューティー５０％の矩形波であった場合、利得調整回路２２の出力信号の低周波成分のレベルは、アナログ音声信号のレベルにほぼ等しくなる。
【０１１５】
この利得調整回路２２の出力信号は、第二の減算器２３にて、帰還信号から差し引かれることとなるから、第二の積分器２４の出力レベルは減少に向かう。このため、積分波形３１ｄが積分波形３２ｄを上回る期間、即ち比較器２５の出力が”Ｈ”となる期間が短くなる。
【０１１６】
従って、積分波形３１ｄおよび積分波形３２ｄの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ｄのようになる。
【０１１７】
ここで、図９で示しているように、比較器２５の通常の動作により、パルス波形３３ｄのパルス幅は、パルス波形３０のパルス幅よりもアナログ音声信号の加算（−ΔＶ３の振幅減少）に対応した分だけ広くなる（つまり、パルス波形３３ｄの”Ｈ”となる期間が図３に示したアナログ音声信号の加算がない場合に比べて減少する）ように、生成される。
【０１１８】
これにより、図９に示すパルス幅のパルス波形３３ｄが帰還され、パルス波形３４ｄの一周期分のパルス面積は、パルス波形３５ｄの一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形３３ｄとパルス波形３４ｄとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図９により示されている。
【０１１９】
このように、アナログ音声信号が加算される場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ｄのパルス幅を上記のように、アナログ音声信号の加算（ΔＶ３の振幅減少）に対応してパルス波形３０のパルス幅よりも狭くすることにより、定常状態では、パルス波形３４ｄの一周期分のパルス面積をパルス波形３５ｄの一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分と、アナログ音声信号を加算した後のＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、アナログ音声信号のＰＷＭ変調を行っていることを示している。
【０１２０】
従って、この補償ＰＷＭ信号（補正信号）を、電力スイッチ手段３および低域フィルタを通してスピーカ７に出力することにより、アナログ音声信号が再生されることとなる。
【０１２１】
なおこの場合、積分波形３２ｄの振幅が大きくなることも比較器２５から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【０１２２】
以上、説明したように、本実施の形態に係るＤ級増幅器は、簡易な回路構成でありながら、電源変動などの外乱の影響を排除し精度良く音声信号の歪を低減することができ、且つ、デジタル音声信号だけではなくアナログ音声信号をも再生し出力することができるという効果を有する。従って、デジタル音声信号およびアナログ音声信号の両方を取り扱う装置を経済的に提供することが可能となる。
【０１２３】
＜実施の形態２＞
本実施の形態の補正回路は、実施の形態１で説明した図１のＤ級増幅器に組み込まれるものであり、当該補正回路では、第一の積分手段からの信号と第二の積分手段からの信号とを、直接比較器にて比較するのではなく、減算手段にて、第一の積分手段からの信号と第二の積分手段からの信号との差を求めた後、減算手段出力信号（差分信号）と、当該差分信号をさらに第三の積分手段により積分し、その後反転手段により反転させた信号との間での比較を、比較器にて行うことで出力の補正信号を生成する。
【０１２４】
本実施の形態における、補正回路２の内部の構成を示すブロック図を図１０に示す。以下、図１０の構成を具体的に説明する。なお、図１０において、図２と同様の要素については同一の符号を付してしてあるので、それらのここでの詳細な説明は省略する。
【０１２５】
図１０において、第一の積分手段２１の出力部は、接続点Ｎ２を介して、第三の第三の減算手段２６の「＋」入力部に接続されており、第二の積分手段２４の出力部は、当該第三の減算手段２６の「−」入力部に接続されている。さらに、第三の減算手段２６の出力部は、接続点Ｎ１１で分岐して、一方は比較器２９の「＋」入力部に接続されており、他方は、第三の積分手段２７、反転手段２８を介して比較器２９の「−」入力部に接続される。
【０１２６】
なお、比較器２９の出力部は、実施の形態１と同様、電力スイッチ手段３の入力部に接続されている。
【０１２７】
図１０で示したように本実施の形態では、第一の積分手段２１から出力される積分波形を、第二の積分手段２４から出力される積分波形とを直接比較するのではなく、第三の減算手段２６において当該両積分波形の差を求めた後、比較器２９において、第三の減算手段２６からの出力信号（差分信号）と、当該差分信号をさらに第三の積分手段２７、反転手段２８により積分・反転した信号との間の比較を行うことで、当該比較器２９において補正信号Ｖｃを形成する。
【０１２８】
ここで、第三の減算手段２６からの差分信号には、（アナログ音声信号を加算された）ＰＷＭ信号ｅｉの低周波成分および帰還信号ｅｆの低周波成分の差を含んでおり、当該低周波成分の差が帰還信号ｅｆに含まれる誤差、つまり音声信号出力の歪を表しており、当該歪を比較器２９において補正される。
【０１２９】
当該補正動作は、例えば比較器２９の「−」入力部に固定の基準電位（Ｖｓｉｇ／２）を接続すると、実施の形態１と同じ補正動作をすると考えられることからも明らかである。
【０１３０】
ところが本実施の形態では、比較器２９の「−」入力部に固定の基準電位（Ｖｓｉｇ／２）が接続されているのではなく、第三の減算手段２６からの差分信号を積分、反転させる、Ｖｓｉｇ／２を基準として動作する第三の積分手段２７と反転手段２８とが接続されているので、上記の補正効果に加えて以下に示す効果をさらに有することになる。
【０１３１】
つまり、第三の積分手段２７において、第三の減算手段２６からの差分信号に含まれる、ＰＷＭ信号ｅｉの低周波成分および帰還信号ｅｆの低周波成分の差（音声信号出力の歪）をさらに蓄積・強調し、その後反転手段２８により反転処理を施すことにより、比較器２９において当該強調された音声信号出力の歪みが第三の減算手段２６から出力される差分信号に加えられることとなるので、より音声信号出力の歪を強調した形で比較器２９にて当該歪に対応した補正信号Ｖｃを生成することができ、実施の形態１に記載の補正回路よりもさらに高い補正効果を得ることができる。
【０１３２】
次に、補正回路２内における各箇所の信号波形の状態について説明する。
【０１３３】
まず、電力スイッチ手段３にて歪が生じない場合について説明する。図１１は、当該場合における定常状態の補正回路２内の各箇所の波形を示す図である。ここで、横軸は時間であり、縦軸は電圧値を取っている。但し、図１１においては、第一の加算手段５０へのアナログ音声信号は入力されない場合について示している。
【０１３４】
図１１においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形４０、および第一の積分手段２１においてパルス波形４０に基づいて生成される積分信号ｅｏ１の積分波形４１が示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【０１３５】
また、図１１においては、補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形４４、および第二の積分手段２４においてパルス波形４４に基づいて生成される積分信号ｅｏ２の積分波形４２が示されている。
【０１３６】
また、図１１においては、第三の減算手段２６において積分波形４１から積分波形４２を減算することにより生成される波形４５、および第三の積分手段２７、反転手段２８において波形４５を積分・反転することにより生成される積分波形４６が示されている。
【０１３７】
さらに、図１１においては、比較器２９において波形４５と積分波形４６との差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形３３が示されている。具体的には、波形４５が積分波形４６より高いときは、”Ｈ”（または「１」）のパルスを発生し、波形４５が積分波形４６より低いときには”Ｌ”（または「０」）のパルスを発生する。
【０１３８】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４の振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５は、当該パルス波形４４の振幅がパルス変調手段１から出力されるパルス波形４０の振幅と等しく（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）なるように設定されている。
【０１３９】
パルス波形４０および４４が図１１の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２は図１１に示したように生成される。また、第三の減算手段２６および第三の積分手段２７においても、ほぼＶｓｉｇ／２を基準に動作するものとすると、波形４５，４６のように生成される。
【０１４０】
従って、比較器２９にて出力される補正信号Ｖｃは、パルス波形４３のようになる。ここで定常状態において、パルス波形４４は、比較器２９で出力されるパルス波形４３に対して、主に電力スイッチ手段３にて発生する時間遅延δを伴うこととなる。
【０１４１】
図１１は、つまり、定常状態において補正回路２が正常に動作することにより、電力スイッチ手段３にて歪が生じない場合には、帰還信号ｅｆであるパルス波形４４は、ＰＷＭ信号ｅｉであるパルス波形４０に対して時間遅延δをもつ相似波形となり、両パルス波形４０，４４の低周波成分は等しく音声信号に歪が生じず正常に信号が伝送することを示しているのである。
【０１４２】
ところで実際には、帰還信号ｅｆには、主に電力スイッチ手段３に起因する波形の歪が含まれる。この歪は帰還信号ｅｆの波形を変形させるため、帰還信号ｅｆの低周波成分はＰＷＭ信号ｅｉの低周波成分に対して差異が生じることとなる。
【０１４３】
電力スイッチ手段５にて生じる歪の態様として図４〜５で示した２パターンの態様を用いて、当該態様の歪が生じた場合に、本実施の形態のＤ級増幅器の補正回路２が正常に補正動作を行うことを説明する。
【０１４４】
以下、上記の歪態様が生じた場合に、定常状態で当該補正回路２内の各箇所における波形がどのように変化するかについて説明する。
【０１４５】
まずはじめに、第一の歪態様の場合について説明する。図１２は第一の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１４６】
図１２においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形４０、および第一の積分手段２１においてパルス波形４０に基づいて生成される積分信号ｅｏ１の積分波形４１が示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【０１４７】
また、図１２においては、電力スイッチ手段３において第一の歪態様が発生し、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形４４ａ、および第二の積分手段２４においてパルス波形４４ａに基づいて生成される積分信号ｅｏ２の積分波形４２ａが示されている。
【０１４８】
また、図１２においては、第三の減算手段２６において積分波形４１から積分波形４２ａを減算することにより生成される波形４５ａ、および第三の積分手段２７、反転手段２８において波形４５ａを積分・反転することにより生成される積分波形４６ａが示されている。
【０１４９】
さらに、図１２においては、比較器２９において波形４５ａと積分波形４６ａとの差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形４３ａが示されている。具体的には、波形４５ａが積分波形４６ａより高いときは、”Ｈ”（または「１」）のパルスを発生し、波形４５ａが積分波形４６ａより低いときには”Ｌ”（または「０」）のパルスを発生する。
【０１５０】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第一の歪態様では、電源から供給される標準標準電圧値Ｖｐｏｗに対して＋ΔＶ１の振幅の歪が生じる場合であるので、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４ａの振幅は、ほぼ０から（Ｖｐｏｗ＋ΔＶ１）／Ｋとなり、当該パルス波形４４ａの振幅は、パルス変調手段１から出力されるパルス波形４０の振幅と等しくならず、パルス波形４４ａの振幅の方がパルス波形４０の振幅よりも、ΔＶ１／Ｋだけ大きくなる。
【０１５１】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形４４ａのパルス面積は、一周期分のパルス波形４０のパルス面積と等しくなる。
【０１５２】
さて、パルス波形４０，４４ａが図１２の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２ａは図１２に示したように形成される。
【０１５３】
ここで、電力スイッチ手段３における第一の歪態様（図４）により、積分波形４２ａの平均値は、図１１で示した歪がない場合に形成される積分波形４２の平均値よりも増加する。
【０１５４】
これにより、積分波形４１および積分波形４２ａの差により第三の減算手段２６にて生成される波形４５ａが、基準レベルであるＶｓｉｇ／２を上回る期間が減少する。これに対して、波形４５ａに基づいて第三の積分手段２７および反転手段２８により生成される積分波形４６ａは、平均的に基準レベルであるＶｓｉｇ／２を上回ることとなる。
【０１５５】
従って、波形４５ａおよび積分波形４６ａの差に基づいて比較器２９にて出力される補正信号Ｖｃはパルス波形４３ａのようになる。ここで、本実施の形態においては、補正信号Ｖｃは、強調された音声信号出力の歪を補正することができる信号となっている。
【０１５６】
ここで、図１２で示しているように、比較器２９の通常の動作により、パルス波形４３ａのパルス幅は、パルス波形４０のパルス幅よりも第一の歪態様の歪（ΔＶ１の振幅増大）に対応した分だけ狭くなる（つまり、パルス波形４３ａの”Ｈ”となる期間が図１１に示した歪が生じない場合に比べて減少する）ように、生成される。
【０１５７】
これにより、図１２に示すパルス幅のパルス波形４３ａが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第一の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ１だけ増加したとしても、パルス波形４４ａの一周期分のパルス面積は、パルス波形４０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形４３ａとパルス波形４４ａとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１２により示されている。
【０１５８】
このように、電力スイッチ手段３において第一の態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２９から出力されるパルス波形４３ａのパルス幅を上記のように、第一の態様の歪（つまりΔＶ１分の振幅の増大）に対応してパルス波形４０のパルス幅よりも狭くすることにより、電力スイッチ手段３において発生する第一の歪態様の歪を補正して、定常状態では、パルス波形４４ａの一周期分のパルス面積をパルス波形４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり、音声信号の歪を補正していることを示している。
【０１５９】
なおこの場合、積分波形４２ａの振幅が大きくなり、波形４５ａの上辺の傾きが負となることも比較器２９から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【０１６０】
次に、第二の歪態様の場合について説明する。図１３は第二の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１６１】
図１３においては、補正回路２に入力されるパルス変調回路１からのＰＷＭ信号ｅｉのパルス波形４０、および第一の積分手段２１においてパルス波形４０に基づいて生成される積分信号ｅｏ１の積分波形４１が示されている。ここでは、簡単のため、ＰＷＭ信号ｅｉがほぼ無変調である場合について示してある。
【０１６２】
また、図１３においては、電力スイッチ手段３において第一の歪態様が発生し、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形４４ｂ、および第二の積分手段２４においてパルス波形４４ｂに基づいて生成される積分信号ｅｏ２の積分波形４２ｂが示されている。
【０１６３】
また、図１３においては、第三の減算手段２６において積分波形４１から積分波形４２ｂを減算することにより生成される波形４５ｂ、および第三の積分手段２７、反転手段２８において波形４５ｂを積分・反転することにより生成される積分波形４６ｂが示されている。
【０１６４】
さらに、図１３においては、比較器２９において波形４５ｂと積分波形４６ｂとの差により”Ｈ”、”Ｌ”（または「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形４３ｂが示されている。具体的には、波形４５ｂが積分波形４６ｂより高いときは、”Ｈ”（または「１」）のパルスを発生し、波形４５ｂが積分波形４６ｂより低いときには”Ｌ”（または「０」）のパルスを発生する。
【０１６５】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第二の歪態様では、電源から供給される標準標準電圧値Ｖｐｏｗに対して−ΔＶ２の振幅の歪が生じる場合であるので、電力スイッチ手段３にて電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４ｂの振幅は、ほぼ０から（Ｖｐｏｗ−ΔＶ２）／Ｋとなり、当該パルス波形４４ｂの振幅は、パルス変調手段１から出力されるパルス波形４０の振幅と等しくならず、パルス波形４４ｂの振幅の方がパルス波形４０の振幅よりも、ΔＶ２／Ｋだけ小さくなる。
【０１６６】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形４４ｂのパルス面積は、一周期分のパルス波形４０のパルス面積と等しくなる。
【０１６７】
さて、パルス波形４０，４４ｂが図１３の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２ｂは図１３に示したように形成される。
【０１６８】
ここで、電力スイッチ手段３における第二の歪態様（図５）により、積分波形４２ｂの平均値は、図１１で示した歪がない場合に形成される積分波形４２の平均値よりも減少する。
【０１６９】
これにより、積分波形４１および積分波形４２ｂの差により第三の減算手段２６にて生成される波形４５ｂが、基準レベルであるＶｓｉｇ／２を上回る期間が増加する。これに対して、波形４５ｂに基づいて第三の積分手段２７および反転手段２８により生成される積分波形４６ｂは、平均的に基準レベルであるＶｓｉｇ／２を上回ることとなる。
【０１７０】
従って、波形４５ｂおよび積分波形４６ｂの差に基づいて比較器２９にて出力される補正信号Ｖｃはパルス波形４３ｂのようになる。ここで、本実施の形態においては、補正信号Ｖｃは、強調された音声信号出力の歪を補正することができる信号となっている。
【０１７１】
ここで、図１３で示しているように、比較器２９の通常の動作により、パルス波形４３ｂのパルス幅は、パルス波形４０のパルス幅よりも第二の歪態様の歪（ΔＶ２の振幅減少）に対応した分だけ狭くなる（つまり、パルス波形４３ｂの”Ｈ”となる期間が図１１に示した歪が生じない場合に比べて増加する）ように、生成される。
【０１７２】
これにより、図１３に示すパルス幅のパルス波形４３ｂが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第二の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ２だけ減少したとしても、パルス波形４４ｂの一周期分のパルス面積は、パルス波形４０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形４３ｂとパルス波形４４ｂとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１３により示されている。
【０１７３】
このように、電力スイッチ手段３において第二の態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２９から出力されるパルス波形４３ｂのパルス幅を上記のように、第二の態様の歪（つまりΔＶ２分の振幅の減少）に対応してパルス波形４０のパルス幅よりも広くすることにより、電力スイッチ手段３において発生する第二の歪態様の歪を補正して、定常状態では、パルス波形４４ｂの一周期分のパルス面積をパルス波形４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり、音声信号の歪を補正していることを示している。
【０１７４】
なおこの場合、積分波形４２ｂの振幅が小さくなり、波形４５ｂの上辺の傾きが正となることも比較器２９から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【０１７５】
以上が、本実施の形態における補正回路２がＰＷＭ信号ｅｉを帰還に基づく補正を加えながら出力に伝達する動作を説明したものである。
【０１７６】
以上においては、パルス変調手段１から出力されるＰＷＭ信号ｅｉがほぼ無変調である場合について説明したが、変調がかけられる場合についても同様の補正が行われることは、以上の説明から容易に類推できる。
【０１７７】
また以上においては、パルス変調手段１から出力されるＰＷＭ信号ｅｉに対して、第一の加算手段５０におけるアナログ音声信号の加算がなされない場合について説明したが、実施の形態１と同様に、アナログ音声信号が加算される場合についても補正が行われる。例えば、＋ΔＶ３の正のアナログ音声信号が加算される場合の動作について以下で説明する。
【０１７８】
即ち、実施の形態１と同様に、第一の加算手段５０における＋ΔＶ３のアナログ音声信号の加算により、積分波形４１ａの平均値は、図１１で示したアナログ音声信号の加算がない場合に形成される積分波形４１の平均値よりも増加する。これにより、積分波形４１ａが積分波形４２ａを上回る期間が図１１で示したアナログ音声信号の加算のない場合と比べて増加する。比較器２９から出力されるパルス波形４３ａのパルス幅を、アナログ音声信号の加算（つまりΔＶ３分の振幅の増加）に対応してパルス波形４０のパルス幅よりも広くすることにより、定常状態では、パルス波形４４ａの一周期分のパルス面積をパルス４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分と（アナログ音声信号を加算した後の）ＰＷＭ信号ｅｉの低周波成分とを、ほぼ等しくすることであり、アナログ音声信号のＰＷＭ変調を行っていることを示している。
【０１７９】
従って、この補償ＰＷＭ信号（補正信号）を、電力スイッチ手段３および低域フィルタを通してスピーカ７に出力することにより、アナログ音声信号が再生されることとなる。
【０１８０】
なおこの場合、積分波形４２ａの振幅が小さくなり、波形４５ａの上辺の傾きが正となることも比較器２９から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【０１８１】
以上では、＋ΔＶ３の正のアナログ音声信号が加算される場合の動作について説明したが、−ΔＶ３の負のアナログ音声信号が加算される場合についても、同様に、アナログ音声信号へのＰＷＭ変調が行われる。
【０１８２】
以上、説明したように、本実施の形態に係るＤ級増幅器は、実施の形態１の効果に加えて、更に帰還の効果を高めることによりアナログ音声に対してもより忠実な増幅を行うことができるという効果を有する。
【０１８３】
図１４は、図１０に示される補正回路２を含むＤ級増幅器において、ＰＷＭ信号を無変調とし、アナログ音声信号に周波数の異なる正弦波信号数種を与え、その振幅を変化した場合の増幅器出力の歪み率を計測した結果である。ここで、横軸は出力電力であり、縦軸は歪み率を取っている。
【０１８４】
図１４において、◆印、□印、●印、×印は、アナログ音声信号である正弦波信号の周波数がそれぞれ４００Ｈｚ、１ｋＨｚ、５ｋＨｚ、１０ｋＨｚである場合に対応している。また、電源電圧値Ｖｃｃは１３．２Ｖ、ＰＷＭ信号の周波数ｆｓｗは７０５．６ｋＨｚであった。
【０１８５】
この結果から、出力が１０Ｗ程度までであれば、歪み率は０．２％程度と小さいことが分かる。従って、本発明により、アナログ音声信号に対しても忠実度の高いＤ級増幅器を構成し得ることが明らかである。
【０１８６】
＜実施の形態３＞
本実施の形態の補正回路は、実施の形態１で説明した図１のＤ級増幅器に組み込まれるものであり、当該補正回路では、アナログ音声信号を、ＰＷＭ信号にではなく、帰還信号に加算する。
【０１８７】
本実施の形態における、補正回路２の内部の構成を示すブロック図を図１５に示す。以下、図１５の構成を具体的に説明する。また、以下では、図２に示される補正回路の構成との比較により説明を行う。なお、図１５において、図２と同様の要素については同一の符号を付してしてあるので、それらのここでの詳細な説明は省略する。
【０１８８】
図１５において、第一の減算手段２０の「＋」入力部には、第一の加算手段５０が接続されるのではなく、パルス変調手段１が直接接続されＰＷＭ信号ｅｉが入力される。また、第二の減算手段２３の「＋」入力部には、ＰＷＭ信号ｅｉが直接入力されるのではなく、第二の加算手段５１が接続される。第二の加算手段５１は、２つの入力部を有しており、一方に入力部には、帰還回路５の出力部が接続され、他方の入力部には、アナログ音声信号が入力される。第二の加算手段５１は、これらの信号を加算することにより加算信号を生成し出力する。
【０１８９】
なお、比較器２５の出力部は、実施の形態１，２と同様、電力スイッチ手段３の入力部に接続されている。
【０１９０】
図１５で示したように本実施の形態では、アナログ音声信号を、第一の加算手段５０においてＰＷＭ信号ｅｉに加算するのではなく、第二の加算手段５１において帰還信号ｅｆに加算する。
【０１９１】
実施の形態１において前述したように、第一の積分器２１の低周波成分への利得が十分大きければ、第一の減算器２０の出力において、低周波成分レベルはほぼ完全に打ち消される。言い換えれば第一の減算器２０の二つの入力における低周波成分のレベルが、ほぼ等しくなることとなる。即ち、利得調整回路２２の出力信号の低周波数成分のレベルは、ＰＷＭ信号入力ｅｉの低周波数成分のレベルにほぼ等しくなる。同様に、第二の積分器２４の低周波成分への利得が十分大きければ、第二の減算器２３の「＋」入力部への入力信号の低周波数成分のレベルは、利得調整回路２２の出力信号の低周波数成分のレベルにほぼ等しくなる。
【０１９２】
よって、もしパルス変調手段１から出力されるＰＷＭ信号が無変調のデューティー５０％の矩形波であった場合、利得調整回路２２の出力信号の低周波成分のレベルは、ほぼ基準レベル（Ｖｓｉｇ／２）で一定となる。このため、第二の減算器２３の「＋」入力部への入力信号の低周波数成分のレベルも、帰還の作用を通して基準レベル（Ｖｓｉｇ／２）で一定になるように調整されることとなる。
【０１９３】
このとき、第二の加算手段５１により帰還信号ｅｆ入力にアナログ音声信号が加算されると、この帰還の作用は、第二の加算手段５１からの出力信号を基準レベル（Ｖｓｉｇ／２）で一定になるように働き、帰還信号の低周波数成分をアナログ音声信号入力と等しくなるようにする。これは即ち、アナログ音声信号入力を増幅して出力する動作となる。
【０１９４】
以上、説明したように、本実施の形態に係るＤ級増幅器は、実施の形態１と同様に、簡易な回路構成でありながら、電源変動などの外乱の影響を排除し精度良く音声信号の歪を低減することができ、且つ、デジタル音声信号だけではなくアナログ音声信号をも再生し出力することができるという効果を有する。従って、デジタル音声信号およびアナログ音声信号の両方を取り扱う装置を経済的に提供することが可能となる。
【０１９５】
なお、以上の説明においては、実施の形態１に係る図２の補正回路において、アナログ音声信号をＰＷＭ信号ｅｉにではなく帰還信号ｅｆに加算させた例について説明した。しかし、実施の形態１に係る図２の補正回路に限らず、実施の形態２に係る図１０の補正回路において、アナログ音声信号をＰＷＭ信号ｅｉにではなく帰還信号ｅｆに加算させてもよい。これにより、実施の形態２と同様に、更に帰還の効果を高めることによりアナログ音声に対してもより忠実な増幅を行うことができる。
【０１９６】
また、以上の説明においては、アナログ音声信号を増幅する場合の動作を、便宜上、ＰＷＭ信号ｅｉを無変調のデューティー５０％の矩形波として説明した。しかし、ＰＷＭ信号ｅｉにデジタル音声信号による変調がかけられていた場合にも、総合の変調度が１００％を越えることがなければ、アナログおよびデジタル音声信号を加算して増幅することが可能である。
【０１９７】
また、以上の説明においては、出力段の構成をシングルエンドとしてきたが、本発明は互いに１８０度位相の異なる音声信号を出力する２つの出力段を備える、いわゆるＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ−Ｌｅｓｓ）構成にも適用することができる。すなわち、ＢＴＬ構成の各出力段に対し本発明の補正回路を追加適用することにより、上記で説明した歪み改善効果を得ることができる。
【０１９８】
【発明の効果】
以上、説明したように、請求項１に記載の発明に係るＤ級増幅器は、パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器であって、前記補正回路は、外部から入力されるアナログ信号を前記パルス変調信号に加算するための加算手段を備えることを特徴とするので、簡易な回路構成でありながら、電源変動などの外乱の影響を排除し精度良く音声信号の歪を低減することができ、且つ、デジタル音声信号だけではなくアナログ音声信号をも再生し出力することができるという効果を有する。従って、デジタル音声信号およびアナログ音声信号の両方を取り扱う装置を経済的に提供することが可能となる。
【０１９９】
また、請求項４に記載の発明に係るＤ級増幅器は、パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器であって、前記補正回路は、外部から入力されるアナログ信号を前記帰還信号に加算するための加算手段を備えることを特徴とするので、請求項１に記載の発明に係るＤ級増幅器と同様に、簡易な回路構成でありながら、電源変動などの外乱の影響を排除し精度良く音声信号の歪を低減することができ、且つ、デジタル音声信号だけではなくアナログ音声信号をも再生し出力することができるという効果を有する。従って、デジタル音声信号およびアナログ音声信号の両方を取り扱う装置を経済的に提供することが可能となる。
【図面の簡単な説明】
【図１】本発明のＤ級増幅器の回路構成を示すブロック図である。
【図２】実施の形態１における補正回路の構成を示すブロック図である。
【図３】歪とアナログ音声信号入力がない場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図４】第一の歪態様を示す図である。
【図５】第二の歪態様を示す図である。
【図６】第一の歪態様が生じた場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図７】第二の歪態様が生じた場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図８】正のアナログ音声信号を入力した場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図９】負のアナログ音声信号を入力した場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図１０】実施の形態２における補正回路の構成を示すブロック図である。
【図１１】歪とアナログ音声信号入力がない場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１２】第一の歪態様が生じた場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１３】第二の歪態様が生じた場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１４】本発明の補正回路の補正効果を示す測定データ図である。
【図１５】実施の形態３における補正回路の構成を示すブロック図である。
【符号の説明】
１ パルス変調手段、２ 補正回路、３ 電力スイッチ手段、４ 低域フィルタ（ＬＰＦ）、５ 帰還回路、７ スピーカ、２０ 第一の減算手段、２１ 第一の積分手段、２２ 利得調整手段、２３ 第二の減算手段、２４ 第二の積分手段、２５，２９ 比較器、２６ 第三の減算手段、２７ 第三の積分手段、２８ 反転手段、５０ 第一の加算手段、５１ 第二の加算手段、１０１ デルタシグマ変調器、１０２ ＰＷＭ変換器。

Claims (6)

1. パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器であって、
   前記補正回路は、
   外部から入力されるアナログ信号を前記パルス変調信号に加算するための第一の加算手段
   を備えることを特徴とするＤ級増幅器。
2. 前記補正回路は、
   前記第一の加算手段からの加算信号に基づいて積分処理をする第一の積分手段と、
   前記帰還信号に基づいて積分処理をする第二の積分手段と、
   前記第一の積分手段からの第一の積分信号に対して利得の調整を行う利得調整手段と、
   前記利得調整手段からの出力信号と前記加算信号との差を求めることにより第一の差分信号を生成し、当該第一の差分信号を前記第一の積分手段に出力する第一の減算手段と、
   前記利得調整手段からの出力信号と前記帰還信号との差を求めることにより第二の差分信号を生成し、当該第二の差分信号を前記第二の積分手段に出力する第二の減算手段と、
   前記第一の積分信号と前記第二の積分手段からの第二の積分信号とを比較し、当該比較に対応した前記補正信号を生成する比較器とを、
   備えることを特徴とする請求項１に記載のＤ級増幅器。
3. 前記補正回路は、
   前記第一の加算手段からの加算信号に基づいて積分処理をする第一の積分手段と、
   前記帰還信号に基づいて積分処理をする第二の積分手段と、
   前記第一の積分手段からの第一の積分信号に対して利得の調整を行う利得調整手段と、
   前記利得調整手段からの出力信号と前記加算信号との差を求めることにより第一の差分信号を生成し、当該第一の差分信号を前記第一の積分手段に出力する第一の減算手段と、
   前記利得調整手段からの出力信号と前記帰還信号との差を求めることにより第二の差分信号を生成し、当該第二の差分信号を前記第二の積分手段に出力する第二の減算手段と、
   前記第一の積分信号と前記第二の積分手段からの第二の積分信号との差を求める第三の減算手段と、
   前記第三の減算手段から出力される第三の差分信号を積分処理する第三の積分手段と、
   前記第三の積分手段からの第三の積分信号を反転させる反転手段と、
   前記第三の差分信号と前記反転手段により反転させられた前記第三の積分信号とを比較し、当該比較に対応した前記補正信号を生成する比較器とを、
   備えることを特徴とする請求項１に記載のＤ級増幅器。
4. パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器であって、
   前記補正回路は、
   外部から入力されるアナログ信号を前記帰還信号に加算するための第二の加算手段
   を備えることを特徴とするＤ級増幅器。
5. 前記補正回路は、
   前記パルス変調信号に基づいて積分処理をする第一の積分手段と、
   前記第二の加算手段からの加算信号に基づいて積分処理をする第二の積分手段と、
   前記第一の積分手段からの第一の積分信号に対して利得の調整を行う利得調整手段と、
   前記利得調整手段からの出力信号と前記パルス変調信号との差を求めることにより第一の差分信号を生成し、当該第一の差分信号を前記第一の積分手段に出力する第一の減算手段と、
   前記利得調整手段からの出力信号と前記加算信号との差を求めることにより第二の差分信号を生成し、当該第二の差分信号を前記第二の積分手段に出力する第二の減算手段と、
   前記第一の積分信号と前記第二の積分手段からの第二の積分信号とを比較し、当該比較に対応した前記補正信号を生成する比較器とを、
   備えることを特徴とする請求項４に記載のＤ級増幅器。
6. 前記補正回路は、
   前記パルス変調信号に基づいて積分処理をする第一の積分手段と、
   前記第二の加算手段からの加算信号に基づいて積分処理をする第二の積分手段と、
   前記第一の積分手段からの第一の積分信号に対して利得の調整を行う利得調整手段と、
   前記利得調整手段からの出力信号と前記パルス変調信号との差を求めることにより第一の差分信号を生成し、当該第一の差分信号を前記第一の積分手段に出力する第一の減算手段と、
   前記利得調整手段からの出力信号と前記加算信号との差を求めることにより第二の差分信号を生成し、当該第二の差分信号を前記第二の積分手段に出力する第二の減算手段と、
   前記第一の積分信号と前記第二の積分手段からの第二の積分信号との差を求める第三の減算手段と、
   前記第三の減算手段から出力される第三の差分信号を積分処理する第三の積分手段と、
   前記第三の積分手段からの第三の積分信号を反転させる反転手段と、
   前記第三の差分信号と前記反転手段により反転させられた前記第三の積分信号とを比較し、当該比較に対応した前記補正信号を生成する比較器とを、
   備えることを特徴とする請求項４に記載のＤ級増幅器。

Images