JP3360664B2 - 振幅変調装置 - Google Patents
振幅変調装置Info
- Publication number
- JP3360664B2 JP3360664B2 JP29962699A JP29962699A JP3360664B2 JP 3360664 B2 JP3360664 B2 JP 3360664B2 JP 29962699 A JP29962699 A JP 29962699A JP 29962699 A JP29962699 A JP 29962699A JP 3360664 B2 JP3360664 B2 JP 3360664B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- signal
- supply voltage
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ音声信号
を複数ビットのデジタル信号に変換し、複数ビットに対
応して配置される複数の搬送波電力増幅回路をオン／オ
フ制御し、これら搬送波電力増幅回路の出力を合成して
振幅変調信号を生成する振幅変調装置に関する。
を複数ビットのデジタル信号に変換し、複数ビットに対
応して配置される複数の搬送波電力増幅回路をオン／オ
フ制御し、これら搬送波電力増幅回路の出力を合成して
振幅変調信号を生成する振幅変調装置に関する。
【０００２】
【従来の技術】図３は、この種の振幅変調装置の基本構
成を示すブロック図である。アナログ音声信号Ｓａを複
数ビットのデジタル信号に変換するＡ／Ｄ変換回路１
と、デジタル信号のビット数に応じて設けられて搬送波
を増幅する複数の電力増幅回路２１，２２，……，２ｎ
を有する電力増幅器２と、デジタル信号に応じて複数の
電力増幅回路２１，２２，……，２ｎをオン／オフ制御
する変調エンコーダ３と、電力増幅回路２１，２２，…
…，２ｎの各出力を合成する合成回路４と、電力増幅器
２へ供給する搬送波を発生する搬送波発生回路５と、電
力増幅器２へ供給する電源電圧Ｖｓを出力する電源回路
６と、合成回路４の出力信号に含まれる不要高調波を除
去して振幅変調信号Ｓｏとして出力するフィルタ７とを
備えている。
成を示すブロック図である。アナログ音声信号Ｓａを複
数ビットのデジタル信号に変換するＡ／Ｄ変換回路１
と、デジタル信号のビット数に応じて設けられて搬送波
を増幅する複数の電力増幅回路２１，２２，……，２ｎ
を有する電力増幅器２と、デジタル信号に応じて複数の
電力増幅回路２１，２２，……，２ｎをオン／オフ制御
する変調エンコーダ３と、電力増幅回路２１，２２，…
…，２ｎの各出力を合成する合成回路４と、電力増幅器
２へ供給する搬送波を発生する搬送波発生回路５と、電
力増幅器２へ供給する電源電圧Ｖｓを出力する電源回路
６と、合成回路４の出力信号に含まれる不要高調波を除
去して振幅変調信号Ｓｏとして出力するフィルタ７とを
備えている。
【０００３】ところで、この種の振幅変調装置では、コ
スト面から、電力増幅器２に電源電圧Ｖｓを供給する電
源回路６として安価な非安定化の整流電源を用いてい
る。しかし、電源電圧が変動して増減するのに伴って電
力増幅器の出力信号レベルも増減し、振幅変調信号Ｓｏ
のレベル変動が生じる。このため、電源電圧変動に対し
て電力増幅器の出力信号レベルを一定になるように補正
するレベル補正機能を設けている。
スト面から、電力増幅器２に電源電圧Ｖｓを供給する電
源回路６として安価な非安定化の整流電源を用いてい
る。しかし、電源電圧が変動して増減するのに伴って電
力増幅器の出力信号レベルも増減し、振幅変調信号Ｓｏ
のレベル変動が生じる。このため、電源電圧変動に対し
て電力増幅器の出力信号レベルを一定になるように補正
するレベル補正機能を設けている。
【０００４】いま、振幅変調装置の出力信号電力をＰと
し、供給される電源電圧をＶｓとし、装置の出力インピ
ーダンスをＲとすれば、Ｐ＝（Ｖｓ）2／Ｒ と表すこと
ができる。
し、供給される電源電圧をＶｓとし、装置の出力インピ
ーダンスをＲとすれば、Ｐ＝（Ｖｓ）2／Ｒ と表すこと
ができる。
【０００５】従って、電源電圧Ｖｓの変動がア１０％で
あるならば、レベル補正を行わない場合の出力信号電力
Ｐは約ア２０％変動することになる。しかし、規格上、
出力信号レベルの許容変動をア５％程度に抑える必要が
ある場合は、電源電圧が上昇したときには出力信号レベ
ルを低減させるように、電源電圧が下降したときには出
力信号レベルを増大させるようにレベル補正を行うよう
にしている。
あるならば、レベル補正を行わない場合の出力信号電力
Ｐは約ア２０％変動することになる。しかし、規格上、
出力信号レベルの許容変動をア５％程度に抑える必要が
ある場合は、電源電圧が上昇したときには出力信号レベ
ルを低減させるように、電源電圧が下降したときには出
力信号レベルを増大させるようにレベル補正を行うよう
にしている。
【０００６】例えば、特開平９−２８４０５３号公報に
開示されているように、電力増幅器へ供給される電源電
圧の変動を検出し、この検出信号を反転増幅して搬送波
を振幅変調し、この振幅変調信号を専用のアナログ型電
力増幅器で増幅することによって電源電圧に逆比例して
レベル変化する振幅変調信号を生成し、この振幅変調信
号を複数の電力増幅器の出力信号と共に合成することに
より、電源電圧の変動に対して出力信号レベルが一定と
なるように補正している。
開示されているように、電力増幅器へ供給される電源電
圧の変動を検出し、この検出信号を反転増幅して搬送波
を振幅変調し、この振幅変調信号を専用のアナログ型電
力増幅器で増幅することによって電源電圧に逆比例して
レベル変化する振幅変調信号を生成し、この振幅変調信
号を複数の電力増幅器の出力信号と共に合成することに
より、電源電圧の変動に対して出力信号レベルが一定と
なるように補正している。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
例では、電源電圧の変動に対して出力信号レベルを一定
にするために、専用のアナログ型電力増幅器を設けてい
るので、回路構成が複雑化しコスト高になるという問題
点を有している。また、電源電圧を検出する検出器の検
出出力にノイズが混入した場合、このノイズがアナログ
型電力増幅器から出力されるので、出力信号にノイズが
混入するという問題点を有している。
例では、電源電圧の変動に対して出力信号レベルを一定
にするために、専用のアナログ型電力増幅器を設けてい
るので、回路構成が複雑化しコスト高になるという問題
点を有している。また、電源電圧を検出する検出器の検
出出力にノイズが混入した場合、このノイズがアナログ
型電力増幅器から出力されるので、出力信号にノイズが
混入するという問題点を有している。
【０００８】本発明の目的は、専用のアナログ型電力増
幅器等を設けることなく、簡単な回路構成により電源電
圧の変動に対して出力信号レベルを補正でき、また、電
源電圧の検出出力にノイズが混入しても、このノイズに
よって振幅変調信号が品質悪化しないようにすることが
できる振幅変調装置を提供することにある。
幅器等を設けることなく、簡単な回路構成により電源電
圧の変動に対して出力信号レベルを補正でき、また、電
源電圧の検出出力にノイズが混入しても、このノイズに
よって振幅変調信号が品質悪化しないようにすることが
できる振幅変調装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の振幅変調装置
は、アナログ音声信号をデジタル信号に変換するＡ／Ｄ
変換回路と、前記デジタル信号のビット数に応じて設け
られて搬送波を増幅する複数の電力増幅回路と、前記デ
ジタル信号に応じて前記複数の電力増幅回路をオン／オ
フ制御する変調エンコーダと、前記複数の電力増幅回路
の出力を合成する合成回路と、前記搬送波を発生する搬
送波発生回路と、前記複数の電力増幅器へ供給する電源
電圧を出力する電源回路と、前記合成回路の出力信号に
含まれる不要高調波成分を除去して振幅変調信号として
出力するフィルタと、前記電源電圧の変動に伴って生じ
る前記振幅変調信号のレベル変動を補正するレベル補正
手段とを備える振幅変調装置において、前記レベル補正
手段は、前記電源電圧の基準電圧値からの変動量が予め
設定された値を超えるごとに段階的にレベル補正を行う
ように構成する。
は、アナログ音声信号をデジタル信号に変換するＡ／Ｄ
変換回路と、前記デジタル信号のビット数に応じて設け
られて搬送波を増幅する複数の電力増幅回路と、前記デ
ジタル信号に応じて前記複数の電力増幅回路をオン／オ
フ制御する変調エンコーダと、前記複数の電力増幅回路
の出力を合成する合成回路と、前記搬送波を発生する搬
送波発生回路と、前記複数の電力増幅器へ供給する電源
電圧を出力する電源回路と、前記合成回路の出力信号に
含まれる不要高調波成分を除去して振幅変調信号として
出力するフィルタと、前記電源電圧の変動に伴って生じ
る前記振幅変調信号のレベル変動を補正するレベル補正
手段とを備える振幅変調装置において、前記レベル補正
手段は、前記電源電圧の基準電圧値からの変動量が予め
設定された値を超えるごとに段階的にレベル補正を行う
ように構成する。
【００１０】具体的には、前記レベル補正手段は、前記
電源電圧を検出する電圧検出回路と、この電圧検出回路
の検出結果に基づき前記電源電圧の変動に伴う前記振幅
変調信号のレベル変動を補正するための補正信号を生成
する補正信号生成回路と、前記Ａ／Ｄ変換回路の入力側
に設けられ前記アナログ音声信号に前記補正信号を重畳
する演算回路とを有する。
電源電圧を検出する電圧検出回路と、この電圧検出回路
の検出結果に基づき前記電源電圧の変動に伴う前記振幅
変調信号のレベル変動を補正するための補正信号を生成
する補正信号生成回路と、前記Ａ／Ｄ変換回路の入力側
に設けられ前記アナログ音声信号に前記補正信号を重畳
する演算回路とを有する。
【００１１】また、前記補正信号生成回路は、前記電源
電圧の基準電圧値からの変動量が増加するときと減少す
るときとでヒステリシス特性をもつように前記補正信号
を生成する。更に、電源電圧の基準電圧値からの変動量
の増加時と減少時における前記ヒステリシス特性による
電圧値の幅は、前記電圧検出回路の検出出力に混入する
ノイズの振幅よりも大きくなるように設定する。
電圧の基準電圧値からの変動量が増加するときと減少す
るときとでヒステリシス特性をもつように前記補正信号
を生成する。更に、電源電圧の基準電圧値からの変動量
の増加時と減少時における前記ヒステリシス特性による
電圧値の幅は、前記電圧検出回路の検出出力に混入する
ノイズの振幅よりも大きくなるように設定する。
【００１２】また更に、前記補正信号生成回路は、前記
電源電圧の基準電圧値からの変動量が増加する場合と減
少する場合についての電源電圧値に対応する前記補正信
号のレベル値を予め記憶しているメモリを有する。
電源電圧の基準電圧値からの変動量が増加する場合と減
少する場合についての電源電圧値に対応する前記補正信
号のレベル値を予め記憶しているメモリを有する。
【００１３】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の一実施形態を示すブロック
図であり、アナログ信号をデジタル信号に変換するＡ／
Ｄ変換回路１と、デジタル信号のビット数に応じて設け
られて搬送波を増幅する複数の電力増幅回路２１，２
２，……，２ｎを有する電力増幅器２と、デジタル信号
に応じて複数の電力増幅回路２１，２２，……，２ｎを
オン／オフ制御する変調エンコーダ３と、電力増幅回路
２１，２２，……，２ｎの出力を合成する合成回路４
と、電力増幅器２へ供給する搬送波を発生する搬送波発
生回路５と、電力増幅器２へ供給する電源電圧Ｖｓを出
力する電源回路６と、合成回路４の出力信号に含まれる
不要高調波を除去して振幅変調信号Ｓｏとして出力する
フィルタ７と、電源電圧Ｖｓを検出して電源電圧を示す
信号Ｓ１を出力する電圧検出回路８と、電源電圧を示す
信号Ｓ１に基づき出力信号レベルを一定に補正するため
の補正信号Ｓ２を生成する補正信号生成回路９と、アナ
ログ音声信号Ｓａと出力設定バイアス電圧Ｖｂと補正信
号Ｓ２とをそれぞれ受けて加減算処理を行う演算回路１
０とを備えている。
図であり、アナログ信号をデジタル信号に変換するＡ／
Ｄ変換回路１と、デジタル信号のビット数に応じて設け
られて搬送波を増幅する複数の電力増幅回路２１，２
２，……，２ｎを有する電力増幅器２と、デジタル信号
に応じて複数の電力増幅回路２１，２２，……，２ｎを
オン／オフ制御する変調エンコーダ３と、電力増幅回路
２１，２２，……，２ｎの出力を合成する合成回路４
と、電力増幅器２へ供給する搬送波を発生する搬送波発
生回路５と、電力増幅器２へ供給する電源電圧Ｖｓを出
力する電源回路６と、合成回路４の出力信号に含まれる
不要高調波を除去して振幅変調信号Ｓｏとして出力する
フィルタ７と、電源電圧Ｖｓを検出して電源電圧を示す
信号Ｓ１を出力する電圧検出回路８と、電源電圧を示す
信号Ｓ１に基づき出力信号レベルを一定に補正するため
の補正信号Ｓ２を生成する補正信号生成回路９と、アナ
ログ音声信号Ｓａと出力設定バイアス電圧Ｖｂと補正信
号Ｓ２とをそれぞれ受けて加減算処理を行う演算回路１
０とを備えている。
【００１５】ここで、電圧検出回路８と補正信号生成回
路９と演算回路１０とでレベル補正手段を構成してい
る。また、アナログ音声信号Ｓａは、図示しない平衡／
不平衡変換回路によって平衡信号から不平衡信号に変換
されている。出力設定バイアス電圧Ｖｂは、無変調時の
出力信号レベルを設定するためのバイアス電圧である。
路９と演算回路１０とでレベル補正手段を構成してい
る。また、アナログ音声信号Ｓａは、図示しない平衡／
不平衡変換回路によって平衡信号から不平衡信号に変換
されている。出力設定バイアス電圧Ｖｂは、無変調時の
出力信号レベルを設定するためのバイアス電圧である。
【００１６】補正信号生成回路９は、電源電圧を示す信
号Ｓ１を受け、図２に示すように、電源電圧の基準電圧
値からの変動量が予め設定された値を超えて変動するご
とに段階的に変化する補正信号Ｓ２を生成する。例え
ば、電源電圧が基準値に対して１％変動するごとにレベ
ルが変化する補正信号Ｓ２を生成する。すなわち、電源
電圧の変動が基準値に対して１％以内であれば補正信号
Ｓ２は一定レベルであり、１％を超えたときに補正信号
Ｓ２のレベルを変化させて振幅変調信号のレベル変動を
補正させる。
号Ｓ１を受け、図２に示すように、電源電圧の基準電圧
値からの変動量が予め設定された値を超えて変動するご
とに段階的に変化する補正信号Ｓ２を生成する。例え
ば、電源電圧が基準値に対して１％変動するごとにレベ
ルが変化する補正信号Ｓ２を生成する。すなわち、電源
電圧の変動が基準値に対して１％以内であれば補正信号
Ｓ２は一定レベルであり、１％を超えたときに補正信号
Ｓ２のレベルを変化させて振幅変調信号のレベル変動を
補正させる。
【００１７】また、電源電圧の基準電圧値からの変動量
が増加するときは太い実線で示したように、また、電源
電圧の基準電圧値からの変動量が減少するときは細い実
線で示したように、補正信号Ｓ２のレベル変化点がヒス
テリシス特性をもつように予め設定しておく。この場
合、電源電圧の基準電圧値からの変動量の増加時と減少
時におけるヒステリシス特性による電圧値の幅Ｖｈは、
電圧検出回路８の検出出力に混入するノイズの振幅より
も大きくなるように設定する。
が増加するときは太い実線で示したように、また、電源
電圧の基準電圧値からの変動量が減少するときは細い実
線で示したように、補正信号Ｓ２のレベル変化点がヒス
テリシス特性をもつように予め設定しておく。この場
合、電源電圧の基準電圧値からの変動量の増加時と減少
時におけるヒステリシス特性による電圧値の幅Ｖｈは、
電圧検出回路８の検出出力に混入するノイズの振幅より
も大きくなるように設定する。
【００１８】なお、補正信号生成回路９としては、電源
電圧の基準電圧値からの変動量が増加する場合と減少す
る場合についての電源電圧値に対応する補正信号Ｓ２の
レベル値を予め記憶しているメモリを設け、このメモリ
を参照して補正信号Ｓ２を生成するように構成すること
によって、回路構成を簡素化できる。
電圧の基準電圧値からの変動量が増加する場合と減少す
る場合についての電源電圧値に対応する補正信号Ｓ２の
レベル値を予め記憶しているメモリを設け、このメモリ
を参照して補正信号Ｓ２を生成するように構成すること
によって、回路構成を簡素化できる。
【００１９】このように、ヒステリシス特性を有して段
階的に変化する補正信号Ｓ２を生成することにより、補
正信号のレベル変化点で電源電圧値がノイズによって変
動しても補正信号のレベルは変動しないので、電圧検出
回路８の検出出力に混入するノイズの影響を受けないよ
うにすることができる。
階的に変化する補正信号Ｓ２を生成することにより、補
正信号のレベル変化点で電源電圧値がノイズによって変
動しても補正信号のレベルは変動しないので、電圧検出
回路８の検出出力に混入するノイズの影響を受けないよ
うにすることができる。
【００２０】演算回路１０は、Ａ／Ｄ変換回路１の入力
側に設けられ、アナログ音声信号Ｓａと出力設定バイア
ス電圧Ｖｂとを加算し、補正信号Ｓ２を減算して重畳す
ることにより、電源電圧変動に対して出力信号レベルが
一定となるように補正できる入力アナログ信号Ｓｂとし
て出力する。
側に設けられ、アナログ音声信号Ｓａと出力設定バイア
ス電圧Ｖｂとを加算し、補正信号Ｓ２を減算して重畳す
ることにより、電源電圧変動に対して出力信号レベルが
一定となるように補正できる入力アナログ信号Ｓｂとし
て出力する。
【００２１】この入力アナログ信号ＳｂをＡ／Ｄ変換回
路１によりデジタル信号に変換し、変調エンコーダ３を
介して複数の電力増幅回路２１，２２，……，２ｎのオ
ン／オフ制御を行うことにより、電圧検出回路８の検出
出力に混入するノイズの影響を受けることなく、電源電
圧が上昇したときには出力信号レベルを低減させ、電源
電圧が下降したときには出力信号レベルを増大させてレ
ベル補正を行うことができる。
路１によりデジタル信号に変換し、変調エンコーダ３を
介して複数の電力増幅回路２１，２２，……，２ｎのオ
ン／オフ制御を行うことにより、電圧検出回路８の検出
出力に混入するノイズの影響を受けることなく、電源電
圧が上昇したときには出力信号レベルを低減させ、電源
電圧が下降したときには出力信号レベルを増大させてレ
ベル補正を行うことができる。
【００２２】
【発明の効果】以上説明したように本発明によれば、電
源電圧の変動に応じてヒステリシス特性を有して段階的
に変化する補正信号を生成し、この補正信号とアナログ
音声信号と出力設定バイアス電圧とを加減算し、電源電
圧変動に対して出力信号レベルが一定となるようにした
入力アナログ信号を生成してＡ／Ｄ変換回路へ供給する
ことにより、電源電圧の検出出力に混入するノイズの影
響を受けることなく、簡単な回路構成によって電源電圧
の変動に対して出力信号レベルを補正できる。
源電圧の変動に応じてヒステリシス特性を有して段階的
に変化する補正信号を生成し、この補正信号とアナログ
音声信号と出力設定バイアス電圧とを加減算し、電源電
圧変動に対して出力信号レベルが一定となるようにした
入力アナログ信号を生成してＡ／Ｄ変換回路へ供給する
ことにより、電源電圧の検出出力に混入するノイズの影
響を受けることなく、簡単な回路構成によって電源電圧
の変動に対して出力信号レベルを補正できる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示した補正信号生成回路９の動作を説明
するための図である。
するための図である。
【図３】振幅変調装置の基本構成を示すブロック図であ
る。
る。
１ Ａ／Ｄ変換回路 ２ 電力増幅器 ３ 変調エンコーダ ４ 合成回路 ５ 搬送波発生回路 ６ 電源回路 ７ フィルタ ８ 電圧検出回路 ９ 補正信号生成回路 １０ 演算回路 Ｓ１ 電源電圧を示す信号 Ｓ２ 補正信号 Ｓａ アナログ音声信号 Ｓｏ 振幅変調信号 Ｖｂ 出力設定バイアス電圧
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03C 1/00 H03F 1/30 H03F 3/68
Claims (6)
- 【請求項１】 アナログ音声信号をデジタル信号に変換
するＡ／Ｄ変換回路と、前記デジタル信号のビット数に
応じて設けられて搬送波を増幅する複数の電力増幅回路
と、前記デジタル信号に応じて前記複数の電力増幅回路
をオン／オフ制御する変調エンコーダと、前記複数の電
力増幅回路の出力を合成する合成回路と、前記搬送波を
発生する搬送波発生回路と、前記複数の電力増幅器へ供
給する電源電圧を出力する電源回路と、前記合成回路の
出力信号に含まれる不要高調波成分を除去して振幅変調
信号として出力するフィルタと、前記電源電圧の変動に
伴って生じる前記振幅変調信号のレベル変動を補正する
レベル補正手段とを備える振幅変調装置において、 前記レベル補正手段は、前記電源電圧の基準電圧値から
の変動量が予め設定された値を超えるごとに段階的にレ
ベル補正を行うことを特徴とする振幅変調装置。 - 【請求項２】 前記レベル補正手段は、前記電源電圧を
検出する電圧検出回路と、この電圧検出回路の検出結果
に基づき前記電源電圧の変動に伴う前記振幅変調信号の
レベル変動を補正するための補正信号を生成する補正信
号生成回路と、前記Ａ／Ｄ変換回路の入力側に設けられ
前記アナログ音声信号に前記補正信号を重畳する演算回
路とを有することを特徴とする請求項１記載の振幅変調
装置。 - 【請求項３】 前記補正信号生成回路は、前記電源電圧
の基準電圧値からの変動量に応じて段階的に変化するよ
うに前記補正信号を生成することを特徴とする請求項２
記載の振幅変調装置。 - 【請求項４】 前記補正信号生成回路は、前記電源電圧
の基準電圧値からの変動量が増加するときと減少すると
きとでヒステリシス特性をもつように前記補正信号を生
成することを特徴とする請求項３記載の振幅変調装置。 - 【請求項５】 電源電圧の基準電圧値からの変動量の増
加時と減少時における前記ヒステリシス特性による電圧
値の幅が、前記電圧検出回路の検出出力に混入するノイ
ズの振幅よりも大きくなるように設定されることを特徴
とする請求項４記載の振幅変調装置。 - 【請求項６】 前記補正信号生成回路は、前記電源電圧
の基準電圧値からの変動量が増加する場合と減少する場
合についての電源電圧値に対応する前記補正信号のレベ
ル値を予め記憶しているメモリを有すること特徴とする
請求項３または４記載の振幅変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29962699A JP3360664B2 (ja) | 1999-10-21 | 1999-10-21 | 振幅変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29962699A JP3360664B2 (ja) | 1999-10-21 | 1999-10-21 | 振幅変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119245A JP2001119245A (ja) | 2001-04-27 |
| JP3360664B2 true JP3360664B2 (ja) | 2002-12-24 |
Family
ID=17875047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29962699A Expired - Fee Related JP3360664B2 (ja) | 1999-10-21 | 1999-10-21 | 振幅変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360664B2 (ja) |
-
1999
- 1999-10-21 JP JP29962699A patent/JP3360664B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001119245A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2279600A (en) | A circuit for compensating noise and errors from an output stage of a digital amplifier | |
| JP2009522936A (ja) | 高利得複素フィルタのためのｄｃオフセット補正 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| EP1763130A1 (en) | Protection circuit | |
| US7528662B2 (en) | Signal amplification apparatus and signal amplification method | |
| JP3360664B2 (ja) | 振幅変調装置 | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| EP1547241B1 (en) | Dc-compensation loop for variable gain amplifier | |
| JP3776392B2 (ja) | Ｄ級増幅器 | |
| US6583658B1 (en) | Balanced circuit arrangement | |
| US20050063287A1 (en) | Optical disk reproducing apparatus, and offset adjustment method | |
| US7683711B2 (en) | Voltage regulator for biasing current-to-voltage amplifiers | |
| JP2005079692A (ja) | 信号処理装置及びｄ級アンプ装置 | |
| KR100259483B1 (ko) | 능동소음제어에서의제어신호합성장치 | |
| JPH11317626A (ja) | Ｆｍ復調器 | |
| JP3107680B2 (ja) | 線形送信回路 | |
| JP2788865B2 (ja) | 歪補償器 | |
| JP2004356963A (ja) | Ｄ級増幅器 | |
| JPH1093365A (ja) | オーディオ用電力増幅回路 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JP2590914B2 (ja) | 歪発生回路 | |
| JP2000304629A (ja) | 歪みゲージ調整装置 | |
| JPH07263962A (ja) | 直線補償型振幅変調送信機 | |
| JP2960484B2 (ja) | 振幅変調装置 | |
| JP2888848B2 (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |